一种抗总剂量辐射加固的屏蔽栅VDMOS

一种抗总剂量辐射加固的屏蔽栅vdmos
技术领域
1.本发明属于功率半导体器件技术领域，具体涉及到一种抗总剂量辐射加固的屏蔽栅vdmos。


背景技术：

2.相比于常规沟槽栅vdmos来说，屏蔽栅vdmos(sgt vdmos)在沟槽中的栅极多晶硅下方设置了一块与源极相连接的多晶硅屏蔽栅。屏蔽栅不仅作为体内场板调制了漂移区纵向电场，使得器件的击穿电压上升，还将大部分的栅漏电容c
gd
转化为了栅源电容c
gs
，使得器件具有更高的开关速度。然而更为均匀的漂移区电场分布也使得屏蔽栅vdmos在总剂量辐射时的击穿电压退化更为严重。屏蔽栅vdmos在受到总剂量辐射时，其内部氧化层半导体界面处形成固定正电荷以及界面态电荷，两者的净电荷量为正。存在于屏蔽栅侧壁氧化层中的这部分正电荷使漂移区纵向电场分布发生改变，沟槽底部电场降低，p
base-n
drift
结电场增强，导致了击穿电压的下降。为了限制这一退化过程，需要对屏蔽栅vdmos进行抗总剂量辐射加固设计。


技术实现要素：

3.鉴于现有技术在总剂量辐射中存在的退化现象，本发明提供一种可以抑制总剂量辐射过程中击穿电压退化的屏蔽栅vdmos结构。该结构采用了非均匀的漂移区掺杂分布，能使得器件在经受一定剂量的总剂量辐射后漂移区纵向电场为均匀分布，此时的击穿电压为最大值，而在辐射剂量小于这一值时，击穿电压小于最大值，在辐射剂量超过这一值时，击穿电压也小于最大值。因此，当本发明提出的器件在经受总剂量辐射时，随着辐射剂量的增大，击穿电压发生先增大后减小的变化，这延缓了器件的失效，使得需要更大的辐射剂量才能让器件退化至失效。
4.为实现上述目的，本发明提出了一种漂移区非均匀掺杂的屏蔽栅vdmos器件，该结构如图1所示，漂移区分为两部分，下方的第一层漂移区和上方的第二层漂移区，第一层漂移区的掺杂浓度从上至下线性递增，第二层漂移区为均匀的低浓度掺杂。采用这样的掺杂分布，可以使屏蔽栅侧壁氧化层内存在一定量的正电荷时漂移区纵向电场为均匀分布。
5.本发明所采用的技术方案如下：
6.一种抗总剂量辐射加固的屏蔽栅vdmos，包括漏极金属1，重掺杂第一导电类型半导体衬底2，第一层第一导电类型半导体漂移区3，第二层第一导电类型半导体漂移区4，第二导电类型半导体阱区5，重掺杂第二导电类型半导体欧姆接触区6，重掺杂第一导电类型半导体源区7，屏蔽栅多晶硅电极8，栅多晶硅电极9，屏蔽栅介质层10，隔离介质层11，栅极介质层12，栅源间介质层13，源极金属14；
7.重掺杂第一导电类型半导体衬底2位于漏极金属1上方，第一层第一导电类型半导体漂移区3位于重掺杂第一导电类型半导体衬底2上方，第二层第一导电类型半导体漂移区4位于第一层第一导电类型半导体漂移区3上方；第二层第一导电类型半导体漂移区4为掺
杂浓度低于1e16cm-3
的均匀掺杂，第一层第一导电类型半导体漂移区3的掺杂浓度为从上至下线性递增的分布；且第一层第一导电类型半导体漂移区3在与第二层第一导电类型半导体漂移区4交界处的掺杂浓度，与第二层第一导电类型半导体漂移区4的掺杂浓度相同；第二导电类型半导体阱区5位于第二层第一导电类型半导体漂移区4上方，重掺杂第二导电类型半导体欧姆接触区6位于第二导电类型半导体阱区5上方中部，重掺杂第二导电类型半导体欧姆接触区6两侧为重掺杂第一导电类型半导体源区7；由屏蔽栅多晶硅电极8、栅多晶硅电极9、屏蔽栅介质层10、隔离介质层11所构成的沟槽结构伸入到第一层第一导电类型半导体漂移区3内，且沟槽结构位于元胞的两侧；在沟槽内部，屏蔽栅多晶硅电极8位于栅多晶硅电极9下方，两者之间由隔离介质层11隔开，屏蔽栅多晶硅电极8与第一层第一导电类型半导体漂移区3之间、屏蔽栅多晶硅电极8与第二层第一导电类型半导体漂移区4之间都由屏蔽栅介质层10隔开，栅多晶硅电极9与第二导电类型半导体阱区5之间、栅多晶硅电极9和重掺杂第一导电类型半导体源区7之间都由栅极介质层12隔开；栅源间介质层13位于栅多晶硅电极9上方，且栅源间介质层13覆盖重掺杂第一导电类型半导体源区7的一部分；源极金属14位于重掺杂第二导电类型半导体欧姆接触区6的上方，且覆盖重掺杂第一导电类型半导体源区7的另一部分；栅多晶硅电极9接栅极电位，漏极金属1接漏极电位，屏蔽栅多晶硅电极8和源极金属14短接且接源极电位。
8.作为优选方式，重掺杂第二导电类型半导体欧姆接触区6的深度深于重掺杂第一导电类型半导体源区7且不深于第二导电类型半导体阱区5。
9.作为优选方式，源极金属14伸入半导体材料中，且其仍与重掺杂第二导电类型半导体欧姆接触区6和重掺杂第一导电类型半导体源区7相接触。
10.作为优选方式，介质层材料为二氧化硅或介电常数高于二氧化硅的高k材料。
11.作为优选方式，半导体材料为硅或碳化硅。
12.作为优选方式，第一导电类型半导体为n型半导体，第二导电类型半导体为p型半导体；或第一导电类型半导体为p型半导体，第二导电类型半导体为n型半导体。
13.作为优选方式，重掺杂的掺杂浓度大于1e19cm-3
。
14.本发明的有益效果为：该结构采用了非均匀的漂移区掺杂分布，能使得器件在经受一定剂量的总剂量辐射后漂移区纵向电场为均匀分布，此时的击穿电压为最大值，而在辐射剂量小于这一值时，击穿电压小于最大值，在辐射剂量超过这一值时，击穿电压也小于最大值。因此，当本发明提出的器件在经受总剂量辐射时，随着辐射剂量的增大，击穿电压发生先增大后减小的变化，这延缓了器件的失效，使得需要更大的辐射剂量才能让器件退化至失效。
附图说明
15.图1是本发明实施例1提出的一种抗总剂量辐射加固的屏蔽栅vdmos的元胞结构示意图。
16.图2是本发明实施例1提出的一种抗总剂量辐射加固的屏蔽栅vdmos漂移区及屏蔽栅氧化层中的横向电场分布。
17.图3是本发明实施例1中理论推导出的漂移区掺杂浓度分布图。
18.图4是本发明实施例1中实际采用的漂移区掺杂浓度分布图。
19.图5是实施例1当辐射剂量等于设定值时本发明提出的器件的漂移区纵向电场分布示意图。
20.图6是实施例1当辐射剂量小于设定值时本发明提出的器件的漂移区纵向电场分布示意图。
21.图7是实施例1当辐射剂量大于设定值时本发明提出的器件的漂移区纵向电场分布示意图。
22.图8是本发明实施例1提出的器件的击穿电压随辐射剂量变化示意图。
23.1为漏极金属，2为重掺杂第一导电类型半导体衬底，3为第一层第一导电类型半导体漂移区，4为第二层第一导电类型半导体漂移区，5为第二导电类型半导体阱区，6为重掺杂第二导电类型半导体欧姆接触区，7为重掺杂第一导电类型半导体源区，8为屏蔽栅多晶硅电极，9为栅多晶硅电极，10为屏蔽栅介质层，11为隔离介质层，12为栅极介质层，13为栅源间介质层，14为源极金属。
具体实施方式
24.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
25.实施例1
26.本实施例提供一种抗总剂量辐射加固的屏蔽栅vdmos，其元胞结构包括：
27.包括漏极金属1，重掺杂第一导电类型半导体衬底2，第一层第一导电类型半导体漂移区3，第二层第一导电类型半导体漂移区4，第二导电类型半导体阱区5，重掺杂第二导电类型半导体欧姆接触区6，重掺杂第一导电类型半导体源区7，屏蔽栅多晶硅电极8，栅多晶硅电极9，屏蔽栅介质层10，隔离介质层11，栅极介质层12，栅源间介质层13，源极金属14；
28.重掺杂第一导电类型半导体衬底2位于漏极金属1上方，第一层第一导电类型半导体漂移区3位于重掺杂第一导电类型半导体衬底2上方，第二层第一导电类型半导体漂移区4位于第一层第一导电类型半导体漂移区3上方；第二层第一导电类型半导体漂移区4为掺杂浓度低于1e16cm-3
的均匀掺杂，第一层第一导电类型半导体漂移区3的掺杂浓度为从上至下线性递增的分布；且第一层第一导电类型半导体漂移区3在与第二层第一导电类型半导体漂移区4交界处的掺杂浓度，与第二层第一导电类型半导体漂移区4的掺杂浓度相同；第二导电类型半导体阱区5位于第二层第一导电类型半导体漂移区4上方，重掺杂第二导电类型半导体欧姆接触区6位于第二导电类型半导体阱区5上方中部，重掺杂第二导电类型半导体欧姆接触区6两侧为重掺杂第一导电类型半导体源区7；由屏蔽栅多晶硅电极8、栅多晶硅电极9、屏蔽栅介质层10、隔离介质层11所构成的沟槽结构伸入到第一层第一导电类型半导体漂移区3内，且沟槽结构位于元胞的两侧；在沟槽内部，屏蔽栅多晶硅电极8位于栅多晶硅电极9下方，两者之间由隔离介质层11隔开，屏蔽栅多晶硅电极8与第一层第一导电类型半导体漂移区3之间、屏蔽栅多晶硅电极8与第二层第一导电类型半导体漂移区4之间都由屏蔽栅介质层10隔开，栅多晶硅电极9与第二导电类型半导体阱区5之间、栅多晶硅电极9和重掺杂第一导电类型半导体源区7之间都由栅极介质层12隔开；栅源间介质层13位于栅多晶
硅电极9上方，且栅源间介质层13覆盖重掺杂第一导电类型半导体源区7的一部分；源极金属14位于重掺杂第二导电类型半导体欧姆接触区6的上方，且覆盖重掺杂第一导电类型半导体源区7的另一部分；栅多晶硅电极9接栅极电位，漏极金属1接漏极电位，屏蔽栅多晶硅电极8和源极金属14短接且接源极电位。
29.优选的，介质层材料为二氧化硅或介电常数高于二氧化硅的高k材料。
30.优选的，半导体材料为硅或碳化硅。
31.优选的，第一导电类型半导体为n型半导体，第二导电类型半导体为p型半导体；或第一导电类型半导体为p型半导体，第二导电类型半导体为n型半导体。
32.重掺杂的掺杂浓度大于1e19cm-3
。
33.以第一导电类型半导体为n型半导体，第二导电类型半导体为p型半导体，介质层材料为二氧化硅，半导体材料为硅为例解释其基本工作原理：当栅极偏压大于阈值电压时，在沟道区表面形成反型层，在漏极高电压的作用下，电子从源极流出，依次经过沟道区，第二层漂移区，第一层漂移区，然后进入衬底，形成完整的电流通路，这就是器件的导通状态。当栅极偏压小于阈值电压时，沟道区未形成反型层，器件处于关断状态，此时由p
base-n
drift
结来承担漏源电压。
34.本发明提出的结构对总剂量辐射退化的改善作用体现如下：总剂量辐射过程中，器件中的氧化层内激发出电子-空穴对，在电场的作用下，迁移率较高的电子移出氧化层，而迁移率较低的空穴被氧化层内的空穴陷阱俘获形成固定正电荷，这部分氧化层固定正电荷对器件的电学特性产生了不利影响。其中，屏蔽栅侧壁氧化层内的固定正电荷破坏了器件原有的电荷平衡，使得漂移区纵向电场在沟槽底部附近削弱，而在p
base-n
drift
结附近增强，从而降低了器件的击穿电压。随着辐射剂量的增大，这种漂移区纵向电场的变化越发严重，因此器件的击穿电压持续下降。在器件的实际应用过程中，当击穿电压下降到器件漏源两端实际电压时，器件发生失效。为了抑制这种退化过程，可以调整漂移区掺杂分布，使得在某一辐射剂量即屏蔽栅氧化层内存在一定的固定正电荷时漂移区纵向电场为均匀分布，此时器件的击穿电压为最大值。那么，在辐射剂量小于设定值时，漂移区纵向电场在p
base-n
drift
结附近较弱，在沟槽底部附近较强；在辐射剂量大于设定值时，漂移区纵向电场在p
base-n
drift
结附近较强，在沟槽底部附近较弱。当辐射剂量大于或小于设定值时，漂移区纵向电场都是非均匀的，击穿电压小于最大值，因此随着辐射剂量的增大，器件的击穿电压出现先增大后减小的变化，这令击穿电压下降到失效值所需的辐射剂量变得更大，延缓了器件的失效过程。
35.下面定量地推导本发明中应采用的漂移区杂质浓度分布：
36.假设在经受一定剂量的总剂量辐射后器件漂移区纵向电场为均匀分布，则漂移区中y方向即纵向的电势分布与漂移区深度y成正比：
37.v(y)＝ey·
y＝ec·yꢀꢀ
(1)
38.其中v(y)为漂移区中线上距p
base-n
drift
结深度为y处的漂移区电势，ey为漂移区纵向电场，ec为临界击穿电场。
39.在漂移区横向方向上，根据麦克斯韦方程组的边界条件，可以得到：
40.41.其中ε
ox
为氧化层的介电常数，ε
si
为硅的介电常数，e
ox
为屏蔽栅氧化层内的横向电场，e
x
为硅内的横向电场。
42.如图2所示为器件横向电场分布，因此漂移区中线上任意深度y处的电势还可以表示为：
[0043][0044]
其中，v
ox
为氧化层内的压降，vs为半导体上的压降，e
ox
为屏蔽栅氧化层内的横向电场，t
ox
为屏蔽栅氧化层厚度，e
x
为硅内的横向电场，wm为漂移区宽度，q
ox
为某一辐射剂量对应的屏蔽栅氧化层内正电荷量，ε
ox
为氧化层的介电常数，ε
si
为硅的介电常数。
[0045]
另外，在横向方向上，有：
[0046][0047]
其中，e
x
为硅内的横向电场，wm为漂移区宽度，ε
si
为硅的介电常数，q为元电荷量，nd(y)为深度为y处的漂移区掺杂浓度。
[0048]
将(1)、(4)代入(3)中可以解出漂移区掺杂浓度nd(y)随深度y的变化关系为：
[0049][0050]
可见漂移区掺杂浓度nd(y)与深度y为一次函数关系，其示意图如图3所示。在深度小于l
d1
时，解出的掺杂浓度为负值，即掺杂类型为p型，这与假设存在冲突，因此将深度小于l
d1
的这部分漂移区掺杂浓度设为均匀轻掺杂的n型，此时的漂移区掺杂浓度如图4所示。
[0051]
以上述方法所述的掺杂分布对一屏蔽栅vdmos进行击穿电压仿真，图5为当辐射剂量等于设定值时的漂移区纵向电场分布，可见整个漂移区中的电场分布近似为均匀分布；图6为当辐射剂量小于设定值时的漂移区纵向电场分布，此时电场大小由pn结向沟槽底部逐渐增强；图7为当辐射剂量大于设定值时的漂移区纵向电场分布，此时电场大小由pn结向沟槽底部逐渐减弱。图8是本发明提出的器件的击穿电压随辐射剂量变化的示意图，与理论预测的一致，该器件的击穿电压随辐射剂量的增大而先增大后减小。
[0052]
实施例2
[0053]
本实施例和实施例1的区别在于：重掺杂第二导电类型半导体欧姆接触区6的深度深于重掺杂第一导电类型半导体源区7且不深于第二导电类型半导体阱区5。
[0054]
实施例3
[0055]
本实施例和实施例1的区别在于：源极金属14伸入半导体材料中，且其仍与重掺杂第二导电类型半导体欧姆接触区6和重掺杂第一导电类型半导体源区7相接触。
[0056]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。