一种低开关损耗功率器件结构及其制造方法与流程

1.本发明涉及一种晶体管结构，尤其是一种低开关损耗功率器件结构及其制造方法。


背景技术：

2.功率mosfet器件产品在应用中，器件本身的功率损耗由导通损耗及开关损耗两部分组成，而在高压高频的工作环境中，功率损耗主要为开关损耗，开关损耗主要由器件的寄生电容决定。
3.常规设计上，为了降低器件在高压高频工作环境中的开关损耗，即降低器件寄生电容，开发了屏蔽栅结构，这明显降低了米勒电容，降低了开关损耗，但是随着频率的上升，屏蔽栅结构的开关损耗也变得无法接受。
4.在专利cn111180521a（一种降低开关损耗的半导体结构及制造方法）中，提出了一种利用虚栅进一步加快开关速度，降低能量损耗的办法，但是，由于专利cn111180521a中的虚栅与控制栅在水平方向上并列设置，导致器件的元胞尺寸无法缩小，则器件的导通电阻无法进一步优化。专利cn111180521a中的结构主要应用与元胞尺寸较大的高压功率器件中，例如超结功率mosfet等，而在低压器件则无法使用该结构。
5.为了缩小元胞尺寸，需要提出一种改进方案。


技术实现要素：

6.本发明提供了一种功率半导体器件，解决相关技术中存在的元胞尺寸过大的问题。
7.为实现以上技术目的，本发明的技术方案是：一种低开关损耗功率器件结构，包括第一导电类型衬底，在所述第一导电类型衬底的上方设有第一导电类型外延层，在所述第一导电类型外延层的顶部设有第二导电类型体区，在所述第二导电类型体区内设有沟槽，所述沟槽穿透第二导电类型体区进入第一导电类型外延层内，所述沟槽顶部的两侧设有第一导电类型源区，在所述沟槽、第一导电类型外延层的上方设有第一绝缘介质层，在所述第一绝缘介质层的上方设有源极金属，在相临的沟槽之间的第一绝缘介质层内设有接触孔，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触。
8.所述沟槽内设有第一导电多晶硅与第二导电多晶硅，所述第一导电多晶硅位于沟槽的顶部，与沟槽的侧壁之间设有第一栅氧层，第一栅氧层的顶部与第一导电类型源区接触，底部与第二导电类型体区接触；所述第二导电多晶硅与沟槽的侧壁与底壁之间设有第二栅氧层，所述第二栅氧层的顶部与第二导电类型体区接触，底部与第一导电类型外延层接触，第二导电多晶硅与第一导电多晶硅之间设有第二绝缘介质层；所述第一栅氧层与第二栅氧层邻接。
9.所述第一栅氧层、第二栅氧层、第一绝缘介质层与第二绝缘介质层由二氧化硅或
氮化硅构成。
10.所述功率器件包括n型功率器件和p型功率器件，当所述功率器件为所述n型功率器件时，第一导电类型为n型，第二导电类型为p型，当所述功率器件为所述p型功率器件时，第一导电类型为p型，第二导电类型为n型。
11.所述第一导电多晶硅接栅极控制信号，当所述功率半导体器件为n型功率器件时，所述第二导电多晶硅的电位固定的比源极金属高2.5v至25v；当所述功率半导体器件为p型功率器件时，所述第二导电多晶硅的电位固定的比源极金属低2.5v至25v。
12.第二导电多晶硅的上方设有第一导电多晶硅，或者，第二导电多晶硅的两侧设有第一导电多晶硅。
13.当第二导电多晶硅的上方设有第一导电多晶硅时，对应的制造方法包括以下步骤：步骤1、提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，在所述第一导电类型外延层的表面刻蚀出沟槽；步骤2、在第一导电类型外延层的表面、沟槽的侧壁与底壁形成第二栅氧层，接着淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的下半段导电多晶硅，形成第二导电多晶硅；步骤3、去除第二导电多晶硅上方的沟槽侧壁上的第二栅氧层；步骤4、通过热生长，在第二栅氧层上方的沟槽侧壁上形成第一栅氧层，在第二导电多晶硅的上表面形成第二绝缘介质层；步骤5、淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的上半段导电多晶硅，形成第一导电多晶硅；步骤6、在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后再注入第一导电类型杂质，激活后形成第一导电类型源区；步骤7、淀积绝缘介质，形成第一绝缘介质层；步骤8、刻蚀第一绝缘介质层、第一导电类型源区、第二导电类型体区，形成接触孔；步骤9、淀积金属，填充接触孔，并在第一绝缘介质层的上方形成源极金属。
14.当第二导电多晶硅的两侧设有第一导电多晶硅时，对应的制造方法包括以下步骤：步骤1、提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，在所述第一导电类型外延层的表面刻蚀出沟槽；步骤2、在第一导电类型外延层的表面、沟槽的侧壁与底壁形成第二栅氧层，接着淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的导电多晶硅，形成第二导电多晶硅；步骤3、去除第二导电多晶硅顶部的两侧的第二栅氧层；步骤4、通过热生长，在第二栅氧层上方的沟槽侧壁上形成第一栅氧层，在第二栅氧层上方的第二导电多晶硅的两侧及顶部形成第二绝缘介质层；步骤5、淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的导电多晶硅，形成第一导电多晶硅；步骤6、在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导
电类型体区，然后再注入第一导电类型杂质，激活后形成第一导电类型源区；步骤7、淀积绝缘介质，形成第一绝缘介质层；步骤8、刻蚀第一绝缘介质层、第一导电类型源区、第二导电类型体区，形成接触孔；步骤9、淀积金属，填充接触孔，并在第一绝缘介质层的上方形成源极金属。
15.本发明在现有的技术上，缩小器件的元胞尺寸，降低器件的导通电阻，能够在中低压器件中应用；本发明能够加快开关速度，降低开关损耗；本发明的制造工艺与屏蔽栅结构器件的制造工艺兼容。
附图说明
16.图1为实施例1的剖面结构示意图；图2为与实施例1对应的传统沟槽栅结构的剖面结构示意图；图3为实施例1导通时的电流路径示意图；图4为实施例2的剖面结构示意图；图5为与实施例2对应的传统屏蔽栅结构的剖面结构示意图；图6为实施例2导通时的电流路径示意图；图7为测试器件开关性能的电路示意图；图8为实施例1与传统沟槽栅结构开启过程中的栅极波形对比图；图9为实施例2与传统屏蔽栅结构开启过程中的栅极波形对比图。
具体实施方式
17.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
18.本发明包括以下四种实施例，以n型功率半导体器件为例进行说明。
19.实施例1本实施例公开了一种低开关损耗功率器件结构，包括n型衬底1，在所述n型衬底1的上方设有n型外延层2，如图1所示，在所述n型外延层2的顶部设有p型体区3，在所述p型体区3内设有沟槽4，所述沟槽4穿透p型体区3进入n型外延层2内，所述沟槽4顶部的两侧设有n型源区10，在所述沟槽4、n型外延层2的上方设有第一绝缘介质层11，在所述第一绝缘介质层11的上方设有源极金属12，所述第一绝缘介质层11内设有接触孔13，所述源极金属12通过接触孔13与n型源区10、p型体区3欧姆接触。
20.所述沟槽4内设有第一导电多晶硅8与第二导电多晶硅5，第二导电多晶硅5的上方设有第一导电多晶硅8，所述第一导电多晶硅8位于沟槽4的顶部，与沟槽4的侧壁之间设有第一栅氧层9，第一栅氧层9的顶部与n型源区10接触，底部与p型体区3接触，所述第一栅氧层9的厚度为500
å
；所述第二导电多晶硅5与沟槽4的侧壁与底壁之间设有第二栅氧层6，所述第二栅氧层6的顶部与p型体区3接触，底部与n型外延层2接触，所述第二栅氧层的厚度为800
å
，第
二导电多晶硅5与第一导电多晶硅8之间设有第二绝缘介质层7，所述第二绝缘介质层7的厚度为800
å
，第一栅氧层9与第二栅氧层6邻接。第二绝缘介质层7在本实施例中之所以设为800
å
，是因为第二绝缘介质层7的厚度过大，会导致第一栅氧层9与第二栅氧层6无法邻接，沟槽4侧壁的电子积累层就会在第一栅氧层9与第二栅氧层6之间断开，导致本实施例无法导通电流，800
å
能够保证电子积累层的连续性，并且厚度适中。
21.本实施例公开了一种低开关损耗功率器件结构的制造方法，包括以下步骤：步骤1、提供n型衬底1，在所述n型衬底1上生长n型外延层2，在所述n型外延层2的表面刻蚀出沟槽4；步骤2、在n型外延层2的表面、沟槽4的侧壁与底壁形成第二栅氧层6，接着淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽4内的下半段导电多晶硅，形成第二导电多晶硅5；步骤3、去除第二导电多晶硅5上方的沟槽4侧壁上的第二栅氧层6；步骤4、通过热生长，在第二栅氧层6上方的沟槽4侧壁上形成第一栅氧层9，在第二导电多晶硅5的上表面形成第二绝缘介质层7；步骤5、淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽4内的上半段导电多晶硅，形成第一导电多晶硅8；步骤6、在n型外延层2的表面注入p型杂质，退火后形成p型体区3，然后再注入n型杂质，激活后形成n型源区10；步骤7、淀积绝缘介质，形成第一绝缘介质层11；步骤8、刻蚀第一绝缘介质层11、n型源区10、p型体区3，形成接触孔13；步骤9、淀积金属，填充接触孔13，并在第一绝缘介质层11的上方形成源极金属12。
22.所述第一导电多晶硅8接栅极控制信号，所述第二导电多晶硅5的电位固定的比源极金属12高10v。
23.所述第一栅氧层9、第二栅氧层6、第一绝缘介质层11与第二绝缘介质层7由二氧化硅构成。
24.实施例2本实施例公开了一种低开关损耗功率器件结构，包括n型衬底1，在所述n型衬底1的上方设有n型外延层2，如图4所示，在所述n型外延层2的顶部设有p型体区3，在所述p型体区3内设有沟槽4，所述沟槽4穿透p型体区3进入n型外延层2内，所述沟槽4顶部的两侧设有n型源区10，在所述沟槽4、n型外延层2的上方设有第一绝缘介质层11，在所述第一绝缘介质层11的上方设有源极金属12，所述第一绝缘介质层11内设有接触孔13，所述源极金属12通过接触孔13与n型源区10、p型体区3欧姆接触。
25.所述沟槽4内设有第一导电多晶硅8与第二导电多晶硅5，第二导电多晶硅5的两侧设有第一导电多晶硅8，所述第一导电多晶硅8位于沟槽4的顶部，与沟槽4的侧壁之间设有第一栅氧层9，第一栅氧层9的顶部与n型源区10接触，底部与p型体区3接触，所述第一栅氧层9的厚度为500
å
；所述第二导电多晶硅5与沟槽4的侧壁与底壁之间设有第二栅氧层6，所述第二栅氧层6的顶部与p型体区3接触，底部与n型外延层2接触，所述第二栅氧层6的厚度为4000
å
，
第一栅氧层9与第二栅氧层6邻接，第二导电多晶硅5与第一导电多晶硅8之间设有厚度为600
å
的第二绝缘介质层7。
26.本实施例公开了一种低开关损耗功率器件结构的制造方法，包括以下步骤：步骤1、提供n型衬底1，在所述n型衬底1上生长n型外延层2，在所述n型外延层2的表面刻蚀出沟槽4；步骤2、在n型外延层2的表面、沟槽4的侧壁与底壁形成第二栅氧层6，接着淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽4内的导电多晶硅，形成第二导电多晶硅5；步骤3、去除第二导电多晶硅5顶部的两侧的第二栅氧层6；步骤4、通过热生长，在第二栅氧层6上方的沟槽4侧壁上形成第一栅氧层9，在第二栅氧层6上方的第二导电多晶硅5的两侧及顶部形成第二绝缘介质层7；步骤5、淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽4内的导电多晶硅，形成第一导电多晶硅8；步骤6、在n型外延层2的表面注入p型杂质，退火后形成p型体区3，然后再注入n型杂质，激活后形成n型源区10；步骤7、淀积绝缘介质，形成第一绝缘介质层11；步骤8、刻蚀第一绝缘介质层11、n型源区10、p型体区3，形成接触孔13；步骤9、淀积金属，填充接触孔13，并在第一绝缘介质层11的上方形成源极金属12。
27.所述第一导电多晶硅8接栅极控制信号，所述第二导电多晶硅5的电位固定的比源极金属12高15v。
28.所述第一栅氧层9、第二栅氧层6、第一绝缘介质层11与第二绝缘介质层7由二氧化硅构成。
29.实施例1在导通状态时，第二导电多晶硅接10v，第一导电多晶硅接高电位，此时第一栅氧层与第二栅氧层和p型体区的交界面处出现电子积累层，由于第一栅氧层与第二栅氧层邻接，所以沟槽侧壁上的电子积累层连成了一体，如图3所示，当漏源电压逐渐增加，电流就会从n型外延层进入沟槽侧壁，然后向上运动进入n型源区，这样器件完全导通。当器件进入关断耐压状态时，第二导电多晶硅接10v，第一导电多晶硅接低电位，此时第一栅氧层和p型体区的交界面处的电子积累层消失，电流下降至零，器件进入耐压状态。
30.实施例2在导通状态时，第二导电多晶硅接15v，第一导电多晶硅接高电位，此时第一栅氧层与第二栅氧层和p型体区的交界面处出现电子积累层，因为第一栅氧层与第二栅氧层是无缝衔接的，所以沟槽侧壁上的电子积累层连成一体，如图6所示，当漏源电压逐渐增加，电流就会从n型外延层进入第二栅氧层的侧壁，然后向上运动经过第一栅氧层的侧壁，最后进入n型源区，这样器件完全导通。当器件进入关断耐压状态时，第二导电多晶硅接15v，第一导电多晶硅接低电位，此时第一栅氧层和p型体区的交界面处的电子积累层消失，电流下降至零，器件进入耐压状态。
31.如图7所示为测试器件开关性能的电路示意图，被测器件dut的栅极接栅极电阻rg的一端，栅极电阻的另一端输入栅极控制信号，被测器件dut的漏极接负载电阻r的一端，负载电阻的另一端与电源的正极相连，电源的负极与被测器件dut的源极都接地。
32.如图2所示为与实施例1对应的传统沟槽栅结构的剖面结构示意图，包括n型衬底
1，在所述n型衬底1的上方设有n型外延层2，在所述n型外延层2的顶部设有p型体区3，在所述p型体区3内设有沟槽4，所述沟槽4穿透p型体区3进入n型外延层2内，所述沟槽4顶部的两侧设有n型源区10，在所述沟槽4、n型外延层2的上方设有第一绝缘介质层11，在所述第一绝缘介质层11的上方设有源极金属12，在相临的沟槽4之间的第一绝缘介质层11内设有接触孔13，所述源极金属12通过接触孔13与n型源区10、p型体区3欧姆接触。所述沟槽4内设有接栅极电位的第一导电多晶硅8，所述第一导电多晶硅8与沟槽4的侧壁与底壁之间设有第一栅氧层9。mosfet器件的栅漏电容cgd越大，米勒平台越宽，开关损耗越大，如图8所示，为实施例1与上述的传统沟槽栅结构开启过程中的栅极波形对比图，使用了图7中的测试电路，显而易见的是，传统结构的栅极电压上升时出现了明显的米勒平台，而实施例1的结构则几乎没有米勒平台。这是因为实施例1的第一导电多晶硅8比传统结构的第一导电多晶硅8更加的短小，并且实施例1的第一栅氧层9没有与n型外延层2接触，所以cgd极小，所以本发明实施例1的开关速度更快，能量损耗更低。
33.如图5所示为与实施例2对应的传统屏蔽栅结构的剖面结构示意图，包括n型衬底1，在所述n型衬底1的上方设有n型外延层2，在所述n型外延层2的顶部设有p型体区3，在所述p型体区3内设有沟槽4，所述沟槽4穿透p型体区3进入n型外延层2内，所述沟槽4顶部的两侧设有n型源区10，在所述沟槽4、n型外延层2的上方设有第一绝缘介质层11，在所述第一绝缘介质层11的上方设有源极金属12，在相临的沟槽4之间的第一绝缘介质层11内设有接触孔13，所述源极金属12通过接触孔13与n型源区10、p型体区3欧姆接触。所述沟槽4内设有接源极电位的屏蔽栅导电多晶硅14，在所述屏蔽栅导电多晶硅14顶部的两侧设有接栅极电位的第一导电多晶硅8，所述第一导电多晶硅8与沟槽4的侧壁之间设有第一栅氧层9，所述第一栅氧层9的顶部与n型源区10接触，底部与n型外延层2接触，第一导电多晶硅8与屏蔽栅导电多晶硅14之间设有第二绝缘介质层7。传统屏蔽栅结构的cgd是目前硅基功率器件中最低的，但是实施例2能够在传统屏蔽栅结构的基础上进一步降低cgd，如图9所示，为实施例2与传统屏蔽栅结构开启过程中的栅极波形对比图，传统屏蔽栅结构的栅极电压上升时出现了较窄的米勒平台，而实施例2的结构则几乎没有米勒平台，这表明本发明能够在现有的技术上，进一步降低cgd，降低开关损耗。
34.所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。