封装结构中的电源-接地布置的制作方法

1.本公开总体涉及封装结构中的电源-接地布置。


背景技术：

2.在集成电路组件的制造中，电源和接地(vdd和vss)网络与信号线的设计一起被设计。电源和接地网络可以包括预先设计的宏(macro)(标准单元)，它们被选取并放置到集成电路组件的布局的期望位置。宏在提供便利和效率的同时也牺牲了设计灵活性。例如，在设计集成扇出(info)封装的重新分布(redistribution)结构的布局时，由于一个宏用于vdd或vss，整个宏(在重新分布结构的相反侧具有从焊料区域到金属凸点分布的特征)附接到vdd或vss。宏所占用的整个芯片区域不能用于其他特征的布线。


技术实现要素：

3.根据本公开的第一方面，提供了一种半导体结构，包括：器件管芯；封装剂，将所述器件管芯封装在其中；重新分布结构，在所述器件管芯之上并电连接到所述器件管芯，其中，重新分布结构包括底层和在所述底层之上的多个上层，并且其中，所述重新分布结构包括：第一电源-接地宏，从所述多个上层中的最顶层延伸到所述多个上层中的最底层；第二电源-接地宏，从所述多个上层中的所述最顶层延伸到所述多个上层中的所述最底层；至少一个第一导电特征，在所述底层中并与所述第一电源-接地宏重叠；以及至少一个第二导电特征，在所述底层中并与所述第二电源-接地宏重叠，其中，所述至少一个第一导电特征的图案与所述至少一个第二导电特征不同。
4.根据本公开的第二方面，提供了一种半导体结构，包括：重新分布结构，包括底层和在所述底层之上的多个上层，其中，所述重新分布结构包括：第一电源-接地宏，从所述多个上层中的最顶层延伸到所述多个上层中的最底层；以及第一金属焊盘，在所述底层中并与所述第一电源-接地宏重叠，其中，所述第一金属焊盘与所述第一电源-接地宏电断开。
5.根据本公开的第三方面，提供了一种用于形成半导体结构的方法，包括：将器件管芯放置在载体之上；将所述器件芯片封装在密封剂中；平坦化所述密封剂以露出所述器件芯片中的金属焊盘；以及在所述器件管芯和所述密封剂之上形成重新分布结构，其中，所述重新分布结构包括与所述器件管芯接触的底层、以及在所述底层之上的多个上层，并且其中，所述重新分布结构包括：第一电源-接地宏，从所述多个上层中的最顶层延伸到所述多个上层中的最底层；以及第一金属焊盘，在所述底层中并与所述第一电源-接地宏重叠，其中，所述第一金属焊盘与所述第一电源-接地宏电断开。
附图说明
6.在结合附图阅读时，可以从下面的具体实施方式最佳地理解本公开的各方面。应注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
7.图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b、图5a和5b示出了根据一些实施例的电源-接地(pg)重新分布网络的设计中的中间阶段的截面图和俯视图。
8.图6和图7示出了根据一些实施例的使用最短路径方案来设计的pg重新分布网络的截面图。
9.图8a示出了根据一些实施例的包括pg重新分布网络的封装的截面图。
10.图8b到图8e示出了根据一些实施例的包括pg重新分布网络的封装组件的制造中的中间阶段的截面图。
11.图9示出了根据一些实施例的用于设计和制造包括pg网络的封装的工艺流程。
12.图10示出了根据一些实施例的用于制造包括pg网络的封装的工艺流程。
具体实施方式
13.以下公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
14.此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。
15.提供了一种设计和布置用于重新分布结构的电源-接地(pg)网络的方法以及所得的封装组件。根据本公开的一些实施例，重分布结构包括pg网络和信号重新分布线。重新分布结构包括上层和位于上层之下的下层。多个pg宏(预先设计并保存在单元库中)被选取并放置到重新分布结构的布局中。pg宏在上层中，并且未延伸到下层中。下层中的pg网络被设计、布局并连接到宏以完成电力网络的布局。本文讨论的实施例将提供示例以使得能够制造或使用本公开的主题，并且本领域普通技术人员将容易地理解在保持在不同实施例的预期范围内的同时可以进行的修改。在各种视图和说明性实施例中，相同的附图标记用于表示相同的元件。尽管方法实施例可以被讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
16.图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b、图5a和5b示出了根据本公开的一些实施例的pg网络的设计和布局中的中间阶段的截面图和俯视图。相应工艺还示意性地反映在如图9所示的工艺流程200中。
17.参考图5a，示出了将通过本公开的设计工艺设计的重新分布结构100的布局的截面图。可以理解，图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b、图5a和图5b所示的设计工艺处于设计阶段，并且不对诸如晶圆、电介质材料、金属等之类的物理实体执行。因此，当这些层中的特征被称为(金属)线/焊盘/板等时，这些特征实际上是布局中的这些特征的图
案，并且相应特征在设计和布局完成之后被制造为物理实体。
18.据本公开的一些实施例，重新分布结构100的布局可以是图形数据系统(gds)格式或任何其他适用格式的形式。在图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b、图5a和图5b所示的工艺中，可以利用计算机对重新分布结构100的布局进行设计和布局。在布局完成之后，重新分布结构100的布局例如被保存到诸如硬盘之类的存储装置，然后下线(tape out)并实现为物理封装，如图8a中的示例所示。
19.如图5a所示，重新分布结构100包括多个金属层，并且金属线和金属板(金属面)形成在该多个金属层中。多个金属层还包括下层和在下层之上的上层。根据本公开的一些实施例，下层被称为无pg宏层，因为pg宏未延伸到这些层中。上层被称为含pg宏层，因为pg宏延伸到这些层中的每一层中。根据本公开的一些实施例，下层包括至少两层，即层1和层2。层1也称为底部(电)连接器层或凸块层(bump layer)，包括金属凸块、金属焊盘等，它们用于电连接到(并且可以接合到)其他封装组件，例如，内插器、封装衬底、印刷电路板等。层2为金属层，包括金属特征的(图案)，例如，金属线、金属板、金属焊盘等。下层包括至少两层，并且可以包括更多层，例如，3、4、5或更多个金属层。下层中的电源板和电源线在未使用pg宏的情况下进行布局。
20.含宏层(上层)可以包括多个金属层，例如，两层、三层、四层、或更多层。上层还可以包括顶部连接器层，该顶部连接器层包括诸如金属柱、焊料区域、金属焊盘、凸块下冶金(under-bump metallurgies)等之类的电连接器。在图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b、图5a和图5b所示的示例中，以两个下层和四个上层为例，并且不同数量的下层和上层也在本公开的范围内。还可以理解，本公开的附图主要呈现电力网络，而信号线也布置在pg网络所在的相同层中。然而，未详细呈现信号线的布局。
21.在布局工艺之前，pg宏可以被设计并保存在库中，并且可以保存在硬盘或其他类型的存储装置中。可以有多种宏设计以适应不同的设计需求。例如，在不同的pg宏中，设计宏中包含的尺寸、过孔数量等可彼此不同。用于vdd的一些pg宏的设计可能与用于vss的一些pg宏的设计相同或不同。用于vdd的pg宏也可以有多种不同的设计，并且用于vss的pg宏也可以有多种不同的设计。pg宏vdd也可称为电源宏vdd，并且pg宏vss也可称为接地宏vss。
22.在图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b、图5a和图5b中示出了用于设计和布局重新分布结构100(图5a)的布局的工艺。参考图1，在布局工艺的初始阶段，从库中选取多个pg宏并放置在布局中，该布局在此阶段可以是空白布局，或者可以已经包括一些布局(如信号线)。相应工艺在图9所示的工艺流程200中被示为工艺202。预先设计的pg宏包括pg宏mvdd(其为vdd(正电源)的宏)，以及pg宏mvss(其可为电接地的宏)。pg宏还可以用数字“1”、“2”等来标识以区分各个pg宏。在所示示例中，pg宏mvdd和mvss延伸到层3-5和顶部连接器层中。换句话说，pg宏mvdd和mvss的设计包括层3-5和顶部连接器层(层6)中的金属特征的图案的设计，并且不包括下层(在所示示例中即层1和层2)中的金属特征的设计。这也意味着当pg宏mvdd和mvss被放置在重新分布结构的某些芯片区域中时，含宏层中的相应芯片区域的上层被已经设计的特征所占据。然而，含宏层正下方的芯片区域仍可用于布局其他特征。
23.如图1a所示，一些pg宏彼此相同(或不同)。此外，一些pg宏mvdd可能与其他pg宏mvdd相同(或不同)，并且可能与一些pg宏mvss相同。相同的结构可用于从已通过实施相应
布局而制造的物理封装组件中识别pg宏的存在。
24.根据一些实施例，pg宏mvdd(和mvss)包括多个金属板，每个金属板在上层之一中。不同金属层中的相同pg宏的金属板的俯视形状和尺寸可以彼此相同(例如，都具有相同的正方形或矩形，如图1b所示)，或者可以彼此不同。形成过孔以互连相邻层中的金属板。可以理解，过孔层中的过孔与紧接上方和下方的过孔垂直偏移，因为设计规则可能要求两个相邻的过孔层中的过孔具有一定的横向间距。
25.图1b示出了根据一些实施例的多个放置的宏mvdd和mvss的俯视图。图1a所示的截面图示出了图1b中的参考截面1a-1a。所示的俯视图示出了在金属层3、4和/或5之一中放置的宏的部分。图1b示出了多个矩形宏作为示例，它们是pg宏mvdd或mvss。根据本公开的一些实施例，所放置的pg宏mvdd或mvss被大芯片区域围绕，并且彼此间隔开。根据本公开的一些实施例，pg宏mvdd或mvss中的一些是复合宏(例如，如图所示的复合宏cm)的部分。复合宏cm可以在其中包括一个或多个pg宏mvdd或mvss。复合宏cm还可以包括一些排气孔dh，这些排气孔dh形成为各个金属板中的孔，以减少在制造阶段的电镀工艺中形成各个金属层时发生的图案加载效应。
26.在图1b中，pg宏mvdd或mvss中的每一个包括四个过孔，每个过孔被示为相应pg宏的拐角处的圆形图案。可以理解，pg宏mvdd或mvss中的每一个中的过孔的数量可以与所示出的不同。例如，pg宏mvdd或mvss中的每一个可以包括两行至数十行以及两列至数十列的过孔。过孔还可以布置为阵列，或可以布置为具有蜂巢(六边形)图案。
27.另外，在图示的芯片区域中，可能有一些金属迹线mt，这些金属迹线mt可以放置pg宏mvdd或mvss之前或之后被布局。不同金属层中的金属迹线mt的图案可以与其他金属层中的金属迹线mt的图案不同，但它们在某个芯片区域中也可以是相同的。
28.如图1b所示，还存在一些金属焊盘mpad，它们以相反端的圆形图案而拉长，其中圆形图案代表金属过孔。每个金属焊盘用于连接两个过孔，其中一个过孔位于一端并用于连接上面的金属特征，并且另一过孔位于另一端并用于连接下面的金属特征。
29.图2a示出了用于将金属板mp1布局到金属层2中的布局工艺，以及将电连接器ecb布局到金属层1中。相应工艺在图9所示的工艺流程200中被示为工艺204和206。根据本公开的一些实施例，金属板mp1是延伸到与多个pg宏mvdd和mvss重叠的芯片区域的金属板。例如，在图2a中，金属板mp1连续地延伸到(并可以延伸超过)最左侧的pg宏mvdd的左边缘，并且延伸到(并可以延伸超过)最右侧的pg宏mvss的右边缘。图2b示出了金属板mp1的俯视图，金属板mp1是其中没有孔的空白板。根据本公开的一些实施例，如图1b所示的整个区域在如图2b所示的连续金属板mp1之上。金属板mp1还可以大于图1b中的所示区域，并且可以在一个或所有横向方向上延伸超出所示区域的边界。
30.返回参考图2a，多个电连接器ecb(可以是金属焊盘、金属柱等)被添加到层1中。多个电连接器ecb包括与pg宏mvdd和mvss重叠的一些电连接器，以及与pg宏mvdd和mvss垂直错位的一些其他电气连接器。可以理解，虽然一些pg宏mvdd和mvss彼此相同，但这些pg宏正下方的电连接器ecb的图案、位置、尺寸具有设计自由度，并且可以彼此相同或不同。因此，与一个pg宏重叠的电连接器ecb的图案、位置、总数、连接和尺寸可以与另一相同的pg宏下方的电气连接器ecb的相应图案、位置、总数、连接和尺寸不同(或者如果需要的话可以相同)。根据一些实施例，与pg宏重叠的所有电连接器ecb可以与pg宏电断开。
31.可以理解，在其中无宏层在层2之上包括更多(一个或多个)金属层的实施例中，对于无宏层中的每个金属层，可以添加金属板。不同的无宏层(下层)的金属板可以具有或可以不具有相同的俯视形状，并且可以具有或者可以不具有相同的俯视尺寸。
32.图3a示出了金属板mp1被图案化(切割)以形成不同图案(pattern)之后的重新分布结构的截面图，其中一些图案连接到pg宏mvdd，并且一些其他图案连接到pg宏mvss。还可能有一些用于信号路由的图案。相应工艺在图9所示的工艺流程200中被示为工艺208。
33.图3b示出了经切割的金属板mp1的俯视图。可以理解，虽然图3b示出了pg宏mvdd和mvss，但所示的pg宏mvdd和mvss实际上覆盖在图3b中所示的层(例如，层2)上，而不是在其中。因此，具有所示的pg宏mvdd和mvss的位置实际上是金属板。此外，层2中的金属板可以具有与相应的上覆pg宏中的金属板相同的图案、或不同的图案。
34.如图3b所示，图2b所示的大金属板mp1被图案化成多个较小金属板mpvdd和mpvss。金属板mpvdd用于承载电源电压vdd，并且金属板mpvss用于承载接地电位。在大金属板mpvdd中，可以有一个或多个较小金属板mpvss，并且在大金属板mpvss中，可以有一个或多个较小金属板mpvdd。因此，图2b所示的金属板mp1被分成多个较大和较小的金属板。一些特征被标记为mvss/mpvss，这表明金属层2中的这些部分的金属板是mpvss，它们在上覆的pg宏mvss下方(并将连接到上覆的pg宏mvss)。此外，虽然金属板mpvss(用虚线方块标记)及其上覆的pg宏mvss的图案被示为相同的，但它们也可以彼此不同。类似地，一些特征被标记为mvdd/mpvdd，这表明金属层2中的该部分金属板是mpvdd，它们在上覆的pg宏mvdd下方(并将连接到上覆的pg宏mvdd)。此外，虽然金属板mpvdd(用虚线方块标记)及其上覆的pg宏mvdd的图案被示为相同的，但它们也可以彼此不同。
35.金属板mpvdd与相邻的金属板mpvss实体地分离。相邻的金属板mpvdd在没有金属板mpvss将它们彼此分开时被合并而形成更大的金属板。例如，在图3b的中间，存在大金属板mpvdd。在示例实施例中，大金属板承载电源电压vdd。在金属板mpvdd内部，可能有一些标记为mvdd的虚线特征。这些是上覆的pg宏mvdd的图案，它们在上部金属层中并经由过孔电连接到金属板mpvdd。较大金属板mpvdd内部的金属板mpvss电连接到上覆的pg宏mvss。较小金属板mpvss与其环绕的大金属板mpvdd间隔开并电隔离。金属板mpvss的图案、位置和尺寸可以与上覆的pg宏mvss(图1b)不同。
36.类似地，存在一些较大金属板mpvss(例如，图3b左侧的金属板mpvss)，并且在较大金属板mpvss内部有较小金属板mpvdd。较小金属板mpvdd与其环绕的大金属板mpvss间隔开并电隔离。在金属板mpvss内部，可能有一些标记为mvss的虚线特征。这些是pg宏mvss的图案，它们在上部金属层中并经由过孔电连接到金属板mpvss。较大金属板mpvdd内部的小金属板mpvss电连接到上覆的pg宏mvss。小金属板mpvdd的图案、位置和尺寸可以与上覆的pg宏mvdd(图1b)不同。
37.通过如图2a、图2b、图3a和图3b所示的形成方案，形成大金属板mpvdd和mpvss(而不是细金属线)以用于vdd和vss电源。因此与使用相对薄的金属迹线来供电的电源方案相比，降低了电源阻抗。
38.图4a示出了将金属特征mif布局(添加)到如图3a所示的含宏层(例如，层3-5)中，金属特征mif将相邻的pg宏mvdd互连在一起，并将相邻的pg宏mvss互连在一起。相应工艺在图9所示的工艺流程200中被示为工艺210。可以理解，在图4a中，所添加的金属特征mif被示
为与原始的pg宏mvdd和mvss形成界面。然而，这些界面用于显示pg宏mvdd和mvss的边界在哪里，而这些界面实际上并不存在于布局中，也不存在于制造的最终物理封装中。
39.图4b示出了图4a的俯视图。该俯视图表示含宏层之一(例如，层3、4和/或5)。与电源网格相比，在添加金属互连特征mif后，如图1b所示的隔离的pg宏mvdd和mvss成为电源平面的部分，这些部分具有大金属板mpvdd和mpvss以用于承载电源和电气接地。
40.参考图5a，布局金属过孔mv以将电连接器ecb连接到上覆的金属板mpvdd和mpvss。相应工艺在如图9所示的工艺流程200中被示为工艺212。一些电连接器ecb连接到金属板mpvdd，并表示为电连接器ecbvdd。一些其他电连接器ecb连接到金属板mpvss，并表示为电连接器ecbvss。
41.图5b示出了图5a所示结构的俯视图。该俯视图表示无宏层之一(例如，层2)。与图3b所示的俯视图相比，形成多个排气孔dh以减小金属焊盘mpvdd和mpvss的密度。由于电源网络区域的高密度(相比于主要用于信号路由的芯片区域)，更可能发生图案加载效应，并且金属密度较高的芯片区域中的特征可能比金属密度较低的芯片区域中的特征更薄。通过形成排气孔，减少了图案加载效应。
42.根据替代实施例，可以在图3a和图3b所示的相同工艺中形成排气孔dh，而不是在形成金属板mpvdd和mpvss之后的步骤中形成。换句话说，在对金属板mp1进行图案化以形成金属板mpvdd和mpvss的相同步骤中，还在金属板mpvdd和mpvss中形成排气孔dh。
43.返回参考图4b，排气孔dh还形成在含宏层中，使得含宏层(例如，层3-5)中的相应金属特征也可具有减少的图案加载效应。金属互连特征mif(图4b)中的排气孔dh和金属板mpvdd和mpvss中的排气孔可以在同一布局修改步骤中、或在单独的布局修改步骤中形成。
44.返回参考图5a，根据本公开的一些实施例，布局冗余过孔mv1、mv2、mv3等。相应工艺在图9所示的工艺流程200中被示为工艺214。一些冗余过孔(例如，mv1)用于将金属特征mpvdd和mpvss连接到上覆的mp宏mvss和mvdd。一些其他冗余过孔(例如，mv2)被添加在上层中并且在pg宏mvddmvss的外部，并且用于电气互连pg宏mvdd并互连pg宏mvss。可以在或可以不在pg宏mvdd和mvss内部添加冗余过孔。图5a示出了一些示例冗余过孔mv3，它们被添加到pg宏mvdd和mvss内部，前提是它不违反设计规则。
45.可以在添加其他过孔以互连不同层中的金属特征的相同布局步骤中添加冗余过孔。还可以在添加过孔之后，在布局步骤中添加冗余过孔。在该实施例中，布局软件检查可以在不违反设计规则的情况下添加冗余过孔的位置，并添加冗余过孔。冗余过孔具有减小配电网络的电阻的作用。
46.可以理解，前述工艺包括多个工艺，包括例如在含宏层3、4和5中添加金属特征、布局电连接器ecb、布局过孔mv、添加冗余过孔等。这些工艺可以以任何顺序进行，并且这些工艺步骤中的一些也可以同时执行。
47.图6示出了根据本公开的一些实施例的在顶部连接器层处布局电连接器ect1和ect2。ect1可以是vdd连接器或用于承载电信号的信号连接器。ect2可以是vss连接器或用于承载信号的信号连接器。电连接器ect1和ect2不是pg宏的部分。因此，层1至层5中的金属线、电连接器ect1和ect2、以及相应的过孔被单独地布局，而无需从库中选取和放置。在布局各个金属特征时，使用最短路径方案。例如，图6示出了一些用虚线框绘制的特征，它们代表使用传统布局方案布局的金属特征。图6示出了虚线金属特征从底层到顶层延伸到同一
方向(例如，向左)。这使得在金属层5处，电路径远离电连接器ect1，并且必须使用长连接线con1来连接到顶部电连接器ect1。上覆过孔未被布局为与下方过孔重叠的原因是设计规则可能要求上覆于金属特征的过孔和位于同一金属特征下方的过孔具有最小横向间隔。
48.根据本公开的一些实施例，可以使用最短路径方案来执行金属线/板和过孔的布局。例如，在图6中，金属线/焊盘ml1具有左端和右端。其下方的过孔mv1连接到金属线/焊盘ml1的左端，并且上方的过孔mv2连接到金属线/焊盘ml1的右端。过孔mv1和mv2之间的横向间隔s1可以等于或大于设计规则所允许的最小间隔。金属线/焊盘ml2也具有左端和右端。其下方的过孔mv2连接到金属线/焊盘ml2的右端，并且上方的过孔mv3连接到金属线/焊盘ml2的左端。过孔v2和v3之间的横向间隔s2可以等于或略大于设计规则所允许的最小间隔。通过这种交错布局，底部电连接器ecb可以连接到上覆的顶部电连接器ect1而无需具有横向长金属线/焊盘，并且底部电连接器ecb和顶部电连接器ect1之间的总电阻减小。电连接器ect2也可使用最短路径方案连接到底部连接器ecb。
49.图7示出了根据一些实施例的最短路径方案，其中无宏层的总数大于二，例如无宏层包括金属层1、2、3和4，最短路径方案还可用于将底部电连接器ecb连接到上覆的pg宏，其可以是pg宏mvdd或mvss。
50.在布局完成之后，重新分布结构的布局下线，并执行制造工艺以形成物理封装组件。相应工艺在图9所示的工艺流程200中被示为工艺216。图8a示出了根据一些实施例的实现布局的重新分布结构。可以理解，所示结构包括集成扇出封装102，其中重新分布结构100横向延伸超过下面的器件管芯20的相反边缘，使得可以形成具有较大间距的顶部电连接器etc，以电连接连接到器件管芯20中的电连接器。可以理解，pg网络和对应的重新分布结构100可以用于其他封装组件，包括但不限于封装衬底、插入器等。
51.如图8a所示，器件管芯20包括位于器件管芯20的顶表面处的多个电连接器22。电连接器22可包括金属柱、金属焊盘等。电连接器22可位于电介质层24中，电介质层24可以由聚苯并恶唑(pbo)、聚酰亚胺、苯并环丁烯(bcb)等形成，或包括这些项。器件管芯20可被封装在密封剂26中，该密封剂可以是模塑料、环氧树脂、树脂等。器件管芯20和密封剂26的顶表面可以彼此共面。
52.图8b到图8e示出了制造如图8a所示的集成扇出封装102(其是物理和有形实体)的中间阶段。本文讨论了简短工艺。可以理解，由于pg重新分布网络可用于扇出封装以外的封装组件，因此可以采用其他工艺。
53.参考图8b，将器件管芯20放置在载体60之上，载体60可以是玻璃载体。相应工艺在图10所示的工艺流程300中被示为工艺302。在载体60之上涂覆离型膜62，其可以是光热转换(light-to-heat-conversion，lthc)膜。器件管芯20可通过管芯附着膜64粘附到离型膜62，管芯附着膜64可以是粘附层。尽管示出了一个器件管芯20，但可以将与器件管芯20相同的多个相同器件管芯放置在载体60之上。
54.参考图8c，分配并固化密封剂26以密封器件管芯20。相应工艺在图10所示的工艺流程300中被示为工艺304。密封剂26可以包括模塑料、环氧树脂、树脂等。接下来，如图8d所示，执行诸如化学机械抛光(cmp)工艺或机械研磨工艺之类的平坦化工艺，从而暴露器件管芯20中的电连接器22。相应工艺在如图10所示的工艺流程300中被示为工艺306。
55.参考图8e，在器件管芯20和密封剂26之上形成重新分布结构100。相应工艺在如图
10所示的工艺流程300中被示为工艺308。由此形成集成扇出封装102。电介质层30、31、34、40、48和54可以由有机材料形成，有机材料可以是诸如pbo、聚酰亚胺、bcb等之类的聚合物。替代地，电介质层30、31、34、40、48和54可以由诸如sio2、sin、sioc、siocn、sion等之类的无机材料形成。重新分布线和过孔etb、36、38、42、44、50、52、60和62可以由铜或铜合金形成，并且可以包括其他材料，例如，ti、tin、ta、tan、镍等。形成工艺可以包括电镀。金属线38、44、52和62可以在与对应的下方过孔36、42、50和60相同的电镀工艺中形成，因此它们之间可没有可区分的界面。根据一些实施例，电连接器ecb和重新分布线的形成可以包括沉积金属种子层，在金属种子层之上形成图案化电镀掩模(未示出)，在电镀掩模中的开口中以及金属种子层的暴露部分上电镀电连接器ecb，去除电镀掩模，并蚀刻先前被电镀特征覆盖的金属种子层。etc还可以包括金属柱和焊料区域。重新分布结构100的布局如参考前述实施例所讨论的。金属层1-6也被标记。金属层中的特征可以对应于图5a和图5b中的对应特征。例如，电连接器ecb和etc分别具有图5a中的电连接器ecb和ect的图案。
56.然后将集成扇出封装102与载体60脱离(de-bonded)。相应工艺在图10所示的工艺流程300中被示为工艺310。根据一些实施例，脱离工艺如下执行：将激光束投射到lthc 62上，使得lthc 62在激光束的热量下分解，并且集成扇出封装102可以从载体60剥离。可以对器件管芯20的背侧执行研磨工艺，从而去除管芯附着膜64。图8a示出了所得结构。
57.在形成重新分布结构100的上述讨论中，重新分布结构100在器件管芯20和密封剂26正上方逐层形成。根据其他实施例，重新分布结构100还可以单独地形成，然后接合到器件管芯20或另一类型的封装组件，例如，封装、插入器、封装衬底、印刷电路板等。
58.在诸如图8a所示的形成的结构中，pg宏mvdd和mvss形成在重新分布结构100中。根据一些实施例，未在pg宏mvdd和mvss内部形成冗余过孔。因此，多个pg宏mvdd和mvss(例如，图8a中的mvss1和mvss2)可以在结构、尺寸、形状等方面彼此相同。这些pg宏mvdd和mvss因此可针对它们延伸到多个金属层中的相同结构而标识。还应注意，一个或多个金属层中的pg宏mvdd和mvss可以是连续金属板的部分，其间没有可区分的界面。
59.本公开的实施例具有一些有利特征。通过设计延伸到重新分布结构的上层中的pg宏，并留下重新分布结构的下层来布局其他特征，可以自由地使用pg宏正下方并且下层中的芯片区域进行设计。这提供了设计灵活性，因为芯片区域与pg宏无关。该芯片区域可用于布局与除上覆的pg宏之外的其他电势相关的特征，或者可用于路由信号。此外，形成冗余过孔以减小电源路径的电阻。还采用最短路径方案来减小电源路径的电阻。最短路径方案可用于pg宏正下方的层，并且可以延伸到pg宏所在的上层中，使得既可以实现设计灵活性，又可以减小电阻。
60.根据本公开的一些实施例，一种结构包括：器件管芯；封装剂，将器件管芯封装在其中；重新分布结构，在器件管芯之上并电连接到器件管芯，其中，重新分布结构包括底层和在底层之上的多个上层，并且其中，重新分布结构包括：第一电源-接地宏，从多个上层中的最顶层延伸到多个上层中的最底层；第二电源-接地宏，从多个上层中的最顶层延伸到多个上层中的最底层；至少一个第一导电特征，在底层中并与第一电源-接地宏重叠；以及至少一个第二导电特征，在底层中并与第二电源-接地宏重叠，其中，至少一个第一导电特征的图案与至少一个第二导电特征不同。在一个实施例中，至少一个第一导电特征包括第一多个导电特征，至少一个第二导电特征包括第二多个导电特征，并且第一多个导电特征的
第一总数不同于第二多个导电特征的第二总数。在一个实施例中，至少一个第一导电特征包括与第一电源-接地宏电分离的第一金属焊盘。在一个实施例中，最顶层包括焊料区域。在一个实施例中，底层与器件管芯中的金属焊盘接触。在一个实施例中，第一电源-接地宏和第二电源-接地宏均为vdd宏。在一个实施例中，第一电源-接地宏和第二电源-接地宏均为vss宏。在一个实施例中，第一电源-接地宏包括多个金属板以及多个过孔，每个金属板在多个上层中的一层中，多个过孔在多个上层中的每一层中，并且其中，第一电源-接地宏中的多个金属板具有与第二电源-接地宏中的多个金属板中的对应金属板相同的图案、位置和尺寸。在一个实施例中，第一电源-接地宏包括多个金属板，并且多个金属板的边缘垂直对齐。在一个实施例中，重新分布结构还包括在底层之上并且在多个上层之下的附加层，并且其中，重新分布结构还包括位于附加层中的金属焊盘，并且金属焊盘与第一电源-接地宏重叠并与第一电源-接地宏电断开。
61.根据本公开的一些实施例，一种结构包括：重新分布结构，包括底层和在底层之上的多个上层，其中，重新分布结构包括：第一电源-接地宏，从多个上层中的最顶层延伸到多个上层中的最底层；以及第一金属焊盘，在底层中并与第一电源-接地宏重叠，其中，第一金属焊盘与第一电源-接地宏电断开。在一个实施例中，该结构还包括：第二金属焊盘，在底层中并与第一电源-接地宏重叠，其中，第二金属焊盘电连接到第一电源-接地宏。在一个实施例中，该结构还包括：器件管芯，与第一电源-接地宏重叠，其中，器件管芯还包括实体地接合到第一金属焊盘的第二金属焊盘。在一个实施例中，该结构还包括：第二电源-接地宏，从多个上层中的最顶层延伸到多个上层中的最底层，其中，第二电源-接地宏与第一电源-接地宏相同；以及第二金属焊盘，在底层中并与第二电源-接地宏重叠，其中，第二金属焊盘电连接到第二电源-接地宏。在一个实施例中，在底层中并与第一电源-接地宏重叠的金属焊盘的第一总数与在底层中并与第二电源-接地宏重叠的金属焊盘的第二总数不同。
62.根据本公开的一些实施例，一种方法包括：将器件管芯放置在载体之上；将器件芯片封装在密封剂中；平坦化密封剂以露出器件芯片中的金属焊盘；以及在器件管芯和密封剂之上形成重新分布结构，其中，重新分布结构包括与器件管芯接触的底层、以及在底层之上的多个上层，并且其中，重新分布结构包括：第一电源-接地宏，从多个上层中的最顶层延伸到多个上层中的最底层；以及第一金属焊盘，在底层中并与第一电源-接地宏重叠，其中，第一金属焊盘与第一电源-接地宏电断开。在一个实施例中，重新分布结构还包括：第二电源-接地宏，从多个上层中的最顶层延伸到多个上层中的最底层；以及第二金属焊盘，在底层中并且与第二电源-接地宏重叠，其中，第二金属焊盘电连接到第二电源-接地宏。在一个实施例中，形成第一电源-接地宏包括在多个上层中的最顶层中形成焊料区域。在一个实施例中，该方法还包括将载体与器件管芯和密封剂脱离。在一个实施例中，多个上层包括四层。
63.根据本公开的一些实施例，一种方法包括：将多个电源-接地宏放置在重新分布结构的布局中，其中，重新分布结构包括：多个上层，其中，多个电源-接地宏延伸到多个上层中；以及第一下层，在多个上层下方；在第一下层中布局金属板，其中，金属板在多个电源-接地宏正下方延伸；图案化金属板以形成多个金属特征的图案；以及布局金属过孔的图案，金属过孔将多个电源接-接地宏与多个电源-接地宏正下方的多个金属特征连接。在一个实施例中，该方法还包括：制造实现重新分布结构的布局的物理封装组件。在一个实施例中，
电源-接地宏是从单元库复制的。在一个实施例中，放置多个电源-接地宏包括放置vdd宏和vss宏，其中，vdd宏和vss宏具有相同的结构。在一个实施例中，该方法还包括：在第一下层下方的第二下层中布局底部电连接器，其中，底部电连接器与多个电源-接地宏中的第一宏重叠，并且底部电连接器电连接到多个电源-接地宏中的第二宏。在一个实施例中，第一宏是vdd宏，并且第二宏是vss宏。在一个实施例中，该方法还包括：在重分布结构的布局中布局顶部电连接器；在重分布结构的布局中布局底部电连接器；以及布局多个金属线和过孔以将底部电连接器与顶部电连接器电连接，其中，多个金属线和过孔是使用最短路径方案来布局的。在一个实施例中，该方法还包括：布局冗余过孔以进一步将多个电源-接地宏与多个电源-接地宏正下方的多金属特征连接。在一个实施例中，该方法还包括：在多个电源-接地宏内部布局冗余过孔。
64.根据本公开的一些实施例，一种方法包括：将第一电源-接地宏放置在重新分布结构的布局中，其中，第一电源-接地宏延伸到重新分布结构的多个上层中；在第一电源-接地宏正下方布局底部电连接器；在底部电连接器之上并且第一电源-接地宏下方形成金属特征的图案；布局第一过孔的第一图案，该第一过孔的第一图案将底部电连接器连接到金属特征的图案；以及布局第二过孔的第二图案，该第二过孔的第二图案将金属特征的图案连接到第一电源-接地宏。在一个实施例中，形成金属特征的图案包括：布局连续金属板，该连续金属板横向延伸超过第一电源-接地宏的边缘；以及图案化连续金属板以形成金属特征的图案。在一个实施例中，图案化连续金属板形成金属特征的图案以及附加金属特征的附加图案，其中，附加金属特征的图案被金属特征的图案环绕。在一个实施例中，第一电源-接地宏是vdd宏，并且该方法还包括：将第二电源-接地宏放置在重新分布结构的布局中，其中，附加金属特征的图案在第二电源-接地宏正下方，并且第二电源-接地宏是vss宏；以及布局第三过孔的第三图案，该第三过孔的第三图案将附加金属特征的图案连接到第二电源-接地宏。在一个实施例中，该方法还包括：将多个电源-接地宏放置在重新分布结构的布局中，其中，多个电源-接地宏中的每一个都被限制在多个上层中。在一个实施例中，该方法还包括：在多个上层之一中布局金属板，其中，金属板将多个电源-接地宏加入到电源-接地宏。
65.根据本公开的一些实施例，一种方法包括：提供重新分布结构的布局，其中，重新分布结构包括多个上层以及在上层下方的下层；放置多个电源宏和多个接地宏，其中，多个电源宏和多个接地宏的底部部分位于多个上层中的底层中；布局多个导电特征的图案，其中，多个导电特征的图案与多个电源宏和多个接地宏重叠；以及布局过孔，过孔将多个导电特征连接到多个电源宏和多个接地宏。在一个实施例中，多个电源宏和多个接地宏中的每一个包括顶部连接器层和在顶部连接器层下方的至少两个金属层。在一个实施例中，重新分布结构的布局是扇出封装的一部分。在一个实施例中，该方法还包括：制造封装，其中，重新分布结构的布局在封装中实现。在一个实施例中，多个电源宏和多个接地宏是从单元库复制的。
66.以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们
可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
67.示例
68.示例1.一种半导体结构，包括：器件管芯；封装剂，将所述器件管芯封装在其中；重新分布结构，在所述器件管芯之上并电连接到所述器件管芯，其中，重新分布结构包括底层和在所述底层之上的多个上层，并且其中，所述重新分布结构包括：第一电源-接地宏，从所述多个上层中的最顶层延伸到所述多个上层中的最底层；第二电源-接地宏，从所述多个上层中的所述最顶层延伸到所述多个上层中的所述最底层；至少一个第一导电特征，在所述底层中并与所述第一电源-接地宏重叠；以及至少一个第二导电特征，在所述底层中并与所述第二电源-接地宏重叠，其中，所述至少一个第一导电特征的图案与所述至少一个第二导电特征不同。
69.示例2.根据示例1所述的半导体结构，其中，所述至少一个第一导电特征包括第一多个导电特征，所述至少一个第二导电特征包括第二多个导电特征，并且所述第一多个导电特征的第一总数不同于所述第二多个导电特征的第二总数。
70.示例3.根据示例1所述的半导体结构，其中，所述至少一个第一导电特征包括与所述第一电源-接地宏电分离的第一金属焊盘。
71.示例4.根据示例1所述的半导体结构，其中，所述最顶层包括焊料区域。
72.示例5.根据示例1所述的半导体结构，其中，所述底层与所述器件管芯中的金属焊盘接触。
73.示例6.根据示例1所述的半导体结构，其中，所述第一电源-接地宏和所述第二电源-接地宏均为vdd宏。
74.示例7.根据示例1所述的半导体结构，其中，所述第一电源-接地宏和所述第二电源-接地宏均为vss宏。
75.示例8.根据示例1所述的半导体结构，其中，所述第一电源-接地宏包括多个金属板以及多个过孔，每个金属板在所述多个上层中的一层中，所述多个过孔在所述多个上层中的每一层中，并且其中，所述第一电源-接地宏中的多个金属板具有与所述第二电源-接地宏中的多个金属板中的对应金属板相同的图案、位置和尺寸。
76.示例9.根据示例1所述的半导体结构，其中，所述第一电源-接地宏包括多个金属板，并且所述多个金属板的边缘垂直对齐。
77.示例10.根据示例1所述的半导体结构，其中，所述重新分布结构还包括在所述底层之上并且在所述多个上层之下的附加层，并且其中，所述重新分布结构还包括位于所述附加层中的金属焊盘，并且所述金属焊盘与所述第一电源-接地宏重叠并与所述第一电源-接地宏电断开。
78.示例11.一种半导体结构，包括：重新分布结构，包括底层和在所述底层之上的多个上层，其中，所述重新分布结构包括：第一电源-接地宏，从所述多个上层中的最顶层延伸到所述多个上层中的最底层；以及第一金属焊盘，在所述底层中并与所述第一电源-接地宏重叠，其中，所述第一金属焊盘与所述第一电源-接地宏电断开。
79.示例12.根据示例11所述的半导体结构，还包括：第二金属焊盘，在所述底层中并与所述第一电源-接地宏重叠，其中，所述第二金属焊盘电连接到所述第一电源-接地宏。
80.示例13.根据示例11所述的半导体结构，还包括：器件管芯，与所述第一电源-接地
宏重叠，其中，所述器件管芯还包括实体地接合到所述第一金属焊盘的第二金属焊盘。
81.示例14.根据示例11所述的半导体结构，还包括：第二电源-接地宏，从所述多个上层中的最顶层延伸到所述多个上层中的最底层，其中，所述第二电源-接地宏与所述第一电源-接地宏相同；以及第二金属焊盘，在所述底层中并与所述第二电源-接地宏重叠，其中，所述第二金属焊盘电连接到所述第二电源-接地宏。
82.示例15.根据示例14所述的半导体结构，其中，在所述底层中并与所述第一电源-接地宏重叠的金属焊盘的第一总数与在所述底层中并与所述第二电源-接地宏重叠的金属焊盘的第二总数不同。
83.示例16.一种用于形成半导体结构的方法，包括：将器件管芯放置在载体之上；将所述器件芯片封装在密封剂中；平坦化所述密封剂以露出所述器件芯片中的金属焊盘；以及在所述器件管芯和所述密封剂之上形成重新分布结构，其中，所述重新分布结构包括与所述器件管芯接触的底层、以及在所述底层之上的多个上层，并且其中，所述重新分布结构包括：第一电源-接地宏，从所述多个上层中的最顶层延伸到所述多个上层中的最底层；以及第一金属焊盘，在所述底层中并与所述第一电源-接地宏重叠，其中，所述第一金属焊盘与所述第一电源-接地宏电断开。
84.示例17.根据示例16所述的方法，其中，所述重新分布结构还包括：第二电源-接地宏，从所述多个上层中的所述最顶层延伸到所述多个上层中的所述最底层；以及第二金属焊盘，在所述底层中并且与所述第二电源-接地宏重叠，其中，所述第二金属焊盘电连接到所述第二电源-接地宏。
85.示例18.根据示例16所述的方法，其中，形成所述第一电源-接地宏包括在所述多个上层中的所述最顶层中形成焊料区域。
86.示例19.根据示例16所述的方法，还包括将所述载体与所述器件管芯和所述密封剂脱离。
87.示例20.根据示例16所述的方法，其中，所述多个上层包括四层。