半导体芯片结构以及薄膜上芯片封装结构的制作方法

1.本实用新型涉及一种半导体芯片结构以及薄膜上芯片封装结构。


背景技术：

2.由于现今电子产品不断朝小型化、高速化以及高脚数等特性发展，集成电路(ic)的封装技术也朝此一方向不断演进，显示器上的驱动ic亦不例外。其中，薄膜上芯片封装工艺可以提供上述功能并且可用于软性电路板，适合使用于例如液晶显示器(liquid crystal display,lcd)、有机发光二极管(organic light-emitting diode,oled)等的驱动芯片封装。
3.倒装芯片封装技术泛指将芯片翻转后，以主动表面朝下的方式通过金属导体与衬底进行接合。当应用于软性电路板等可挠性衬底时，其芯片可固定于薄膜上，仅靠金属导体与可挠性衬底电连接，因此称为薄膜上芯片封装(chip on film,cof)。
4.随着市场对显示器的分辨率要求越来越高，驱动芯片的接脚数目也随之增加，加上薄膜封装的制造工艺能力以及线路设计利用度、驱动芯片大小等考虑，现行的显示面板通常需使用两个驱动芯片封装于同一个薄膜上，且因两个驱动芯片之间的走线空间不足，驱动芯片上的输入/输出凸块需呈不对称的型式配置以腾出更多走线空间，然而，上述的特殊配置会使驱动芯片的共用性降低，且易导致应力分布不平均等问题。


技术实现要素：

5.本实用新型的目的在于提供一种半导体芯片结构以及薄膜上芯片封装结构，其可提升驱动芯片的共用(兼容)性以及面积利用率，并可改善驱动芯片的应力分布不平均的问题。
6.为达上述目的，本实用新型的一种半导体芯片结构包括衬底、多个输出凸块组以及多个输入凸块组。衬底形成有驱动电路。所述多个输出凸块组各自包括多个输出凸块，其中所述多个输出凸块组所各自包括的输出凸块之间的数量差异小于或等于50。所述多个输入凸块组设置于所述多个输出凸块组中沿着所述衬底的横向排列的相邻两输出凸块组之间。
7.在本实用新型的实施例中，所述多个输出凸块组中沿着所述衬底的纵向排列的相邻两输出凸块组所各自包括的输出凸块之间的数量差异小于或等于50。
8.在本实用新型的实施例中，所述多个输出凸块组包括多个第一输出凸块组以及多个第二输出凸块组分别沿着所述衬底的横向彼此平行地排列。
9.在本实用新型的实施例中，所述多个第一输出凸块组所各自包括的输出凸块与所述多个第二输出凸块组所各自包括的输出凸块之间的数量差异小于或等于50。
10.在本实用新型的实施例中，所述多个输入凸块组分别设置于所述多个第一输出凸块组之间以及所述多个第二输出凸块组之间。
11.在本实用新型的实施例中，所述多个输出凸块组各自包括的输出凸块的数量介于
100个至300个之间。
12.在本实用新型的实施例中，所述多个输出凸块之间的间距小于或等于20微米。
13.本实用新型的一种薄膜上芯片封装结构包括如前所述的半导体芯片结构中的其中之一的半导体芯片结构以及薄膜基材。所述半导体芯片结构设置于所述薄膜基材的上表面上并电连接所述薄膜基材。
14.在本实用新型的实施例中，所述半导体芯片结构的数量为多个，且所述多个半导体芯片结构以并列的形式设置于所述薄膜基材上。
15.在本实用新型的实施例中，所述薄膜基材包括多个输出信号线，其分别连接所述多个输出凸块，其中所述多个输出信号线之间的间距介于18微米至25微米之间。
16.在本实用新型的实施例中，所述薄膜上芯片封装结构还包括散热膜片，还贴附于所述薄膜基材相对于所述上表面的下表面上。
17.在本实用新型的实施例中，所述散热膜片还贴附于所述主表面上，并覆盖所述半导体芯片结构。
18.在本实用新型的实施例中，所述散热膜片包括散热铝膜片或散热石墨膜片。
19.基于上述，本实用新型的优点在于，半导体芯片结构将各个输出凸块组中的任意相邻两输出凸块之间的间距缩小，因而使各个输出凸块组能呈对称配置，且各个输出凸块组中的输出凸块的数量可大致相似(各组的数量差异在50个以内)，因而可降低半导体芯片结构的应力分布不均的问题，并可提升半导体芯片结构的共用性以及面积利用率。并且，各个输出凸块组呈对称配置也可缩小半导体芯片结构的体积，进而可提升单位晶片中的半导体芯片结构的产出率。
20.本实用新型的优点还在于，将上述的半导体芯片结构设置于薄膜基材上以形成薄膜上芯片封装结构，如此，由于半导体芯片结构中相邻两输出凸块之间的间距缩小，缩减了半导体芯片结构的整体宽度，因而使薄膜基材上的多个半导体芯片结构之间的走线空间增加，提升薄膜上芯片封装结构的安全性与可靠度。
21.为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
22.图1是本实用新型的一实施例的一种半导体芯片结构的底视示意图；
23.图2是本实用新型的一实施例的一种薄膜上芯片封装结构的上视示意图；
24.图3是本实用新型的一实施例的一种薄膜上芯片封装结构的剖面示意图；
25.图4是本实用新型的另一实施例的一种薄膜上芯片封装结构的剖面示意图。
具体实施方式
26.有关本实用新型的前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本实用新型。并且，在下列各实施例中，相同或相似的组件将采用相同或相似的标号。
27.图1是依照本实用新型的一实施例的一种半导体芯片结构的底视示意图。请参照图1，在某些实施例中，半导体芯片结构100包括衬底110、多个输出凸块组120以及多个输入凸块组130。衬底110可为块状硅衬底，但亦可使用包含族iii、族iv及族v元素的其他半导体材料。在其他实施例中，衬底110也可为绝缘体上硅衬底、绝缘体上锗衬底或其他可能的半导体衬底。在某些实施例中，衬底110可包含半导体组件，例如锗(ge)，或诸如碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)及磷化铟(inp)的化合物半导体。
28.在某些实施例中，衬底110其中形成有驱动电路，其经配置而具有将电压施加至例如晶体管、电容器及/或二极管及类似者的半导体组件或电连接所述半导体组件的布线。在某些实施例中，半导体芯片结构100可包括各种类型。举例而言，在本实施例中，半导体芯片结构100可为显示器的驱动芯片，而驱动电路则可为产生用于驱动显示面板的驱动信号的电路。当然，本实用新型并不局限于此，驱动电路可包含根据半导体芯片结构的类型而执行功能的各种类型的电路。举例而言，在其他实施例中，半导体芯片结构也可为其他类型的芯片，例如内存芯片，则其驱动电路可为包含存储单元及其周边电路的电路。在某些实施例中，半导体芯片结构100可包括主动表面以及相对于主动表面的背面，图1所绘示的即为半导体芯片结构100的主动表面，其具有用以与外部电子组件接合的多个凸块。
29.在某些实施例中，所述多个输出凸块组120可包括沿着衬底110的纵向d1排列的相邻两输出凸块组122、124。在某些实施例中，输出凸块组120可包括多个第一输出凸块组122以及多个第二输出凸块组124，其中，多个第一输出凸块组122以及多个第二输出凸块组124可分别沿着衬底110的横向d2彼此平行地排列，举例而言，所述多个第一输出凸块组122沿着衬底110的横向d2排列，且所述多个第二输出凸块组124则可平行于第一输出凸块组122排列。具体而言，第一输出凸块组122可例如为位于衬底110中第一行的多个输出凸块组，第二输出凸块组124可例如为位于衬底110中第二行的多个输出凸块组。输出凸块组122、124可各自包括多个输出凸块。举例而言，第一输出凸块组122可各自包括多个输出凸块1221、1222，而第二输出凸块组可各自包括多个输出凸块1241、1242。
30.在某些实施例中，输入凸块组130设置于所述多个输出凸块组120中沿着衬底110的横向d2排列的相邻两输出凸块组之间。换句话说，所述多个输入凸块组130分别设置于沿着衬底110的横向d2排列的相邻两第一输出凸块组122之间以及设置于平行于第一输出凸块组122排列的相邻两第二输出凸块组124之间。进一步而言，输入凸块组130可包括第一输入凸块组132(包括多个输入凸块1321)以及第二输入凸块组134(包括多个输入凸块1341)，其中，第一输入凸块组132设置于沿着衬底110的横向d2排列的相邻两第一输出凸块组122之间，而第二输入凸块组134设置于沿着衬底110的横向d2排列的相邻两第二输出凸块组124之间。
31.在某些实施例中，各个输出凸块组120中的任意相邻两输出凸块之间的间距p1约可小于或等于20微米。在这样的配置下，所述多个输出凸块组120(包括输出凸块组122、124)所各自包括的输出凸块1221、1222、1241、1242之间的数量差异小于或等于50个。也就是说，组成每个输出凸块组的输出凸块的数量大致相似，其数量之间的差异小于或等于50个。在某些实施例中，输出凸块组120所各自包括的输出凸块1221、1222、1241、1242的数量约可各介于100个至300个之间。进一步而言，在某些实施例中，输出凸块组120中沿着衬底110的纵向d1排列的相邻两输出凸块组122、124所各自包括的输出凸块之间的数量大致相
似，其数量之间的差异约小于或等于50个。也就是说，第一输出凸块组122所各自包括的输出凸块1221、1222的数量与第二输出凸块组124所各自包括的输出凸块1241、1242的数量之间的差异小于或等于50个。举例而言，输出凸块1221、1222的数量各约为250个左右，而输出凸块1241、1242的数量各约为200个左右，然而，上述数值仅用以举例说明，本实用新型并不以此为限。
32.在上述的结构配置下，本实施例的半导体芯片结构100将各个输出凸块组122、124中的任意相邻两输出凸块之间的间距p1缩小至小于或等于20微米，因而能增加输入凸块组130的设置空间，让输入凸块组130可分别设置于多个第一输出凸块组122之间以及多个第二输出凸块组124之间，而无需只设置在半导体芯片结构100的一侧(例如下侧)。因此，各个输出凸块组122、124能呈对称配置，且各个输出凸块组122、124中的输出凸块1221、1222、1241、1242的数量可大致相似(各组的数量差异在50个以内)，因而可降低半导体芯片结构100的应力分布不均的问题，并可提升半导体芯片结构100的共用性以及面积利用率。
33.此外，各个输出凸块组122、124呈对称配置还可使沿横向d2排列的相邻两输出凸块组之间的空间最小化，进而可缩减半导体芯片结构100的整体宽度，使半导体芯片结构100的长宽比增加。在本实施例中，半导体芯片结构100的宽度w1约减少500微米至1000微米，而半导体芯片结构100的长度l1则约增加了50微米至200微米。并且，各个输出凸块组122、124呈对称配置也可缩小半导体芯片结构100的体积，进而可提升单位晶片中的半导体芯片结构100的产出率，也就是每个晶片可产出(切割出)更多的半导体芯片结构100。
34.图2是依照本实用新型的一实施例的一种薄膜上芯片封装结构的上视示意图。请同时参照图1及图2，在某些实施例中，上述的半导体芯片结构可设置于薄膜基材200的上表面上，并电连接薄膜基材200，以形成如图2所示的薄膜上芯片封装结构10。在本实施例中，设置于薄膜基材200上的半导体芯片结构的数量可为多个(绘示为两个，但不限于此)，也就是说，薄膜上芯片封装结构10可包括设置于薄膜基材200上的多个半导体芯片结构100a、100b，且半导体芯片结构100a、100b是以并列的形式设置于薄膜基材200上。半导体芯片结构100a、100b的结构配置(例如输出凸块组120a、120b与输入凸块组130a、130b的配置)可相同或至少相似于前述的半导体芯片结构100的结构配置(例如输出凸块组120与输入凸块组130的配置)。
35.在某些实施例中，半导体芯片结构100a、100b可分别利用倒装芯片接合技术电连接至薄膜基材200的接脚(例如外接脚与内接脚)上，但本实用新型并不以此为限。在某些实施例中，薄膜基材200可为可挠性衬底，其材料可例如是有机透明材质，例如聚烯类、聚酼类、聚醇类、聚酯类、橡胶、热塑性聚合物、热固性聚合物、聚芳香烃类、聚甲基丙酰酸甲酯类、聚碳酸酯类、其它合适材料、上述的衍生物或其组合，但本实用新型并不以此为限。
36.在某些实施例中，薄膜基材200可对应包括多个输出信号线210a、210b，其分别连接半导体芯片结构100a、100b的输出凸块组120a、120b。薄膜基材200还可对应包括多个输入信号线220a、220b，其分别连接半导体芯片结构100a、100b的输入凸块组130a、130b。并且，相邻两输出信号线210a、210b之间的间距约可介于18微米至25微米之间。也就是说，因应半导体芯片结构100a、100b中的相邻两输出凸块之间的间距p1缩小(小于或等于20微米)，薄膜基材200上对应的相邻两输出信号线210a、210b之间的间距也可缩小至约介于18微米至25微米之间。在某些实施例中，由于半导体芯片结构100a、100b中的相邻两输出凸块
之间的间距p1缩小，缩减了半导体芯片结构100的整体宽度，因而使薄膜基材200上的两个半导体芯片结构100a、100b之间的走线空间增加。再加上薄膜基材200上对应的相邻两输出信号线210a、210b之间的间距也随之缩小，半导体芯片结构100a、100b之间的走线数量更可大幅提升，因而可使半导体芯片结构100a、100b中的输出凸块的配置安排更为弹性而可呈对称设计，提升半导体芯片结构100a、100b的共用性以及面积利用率。
37.图3是依照本实用新型的一实施例的一种薄膜上芯片封装结构的剖面示意图。请参照图3，在某些实施例中，上述的薄膜上芯片封装结构10还可包括散热膜片400，其可贴附于薄膜基材200的下表面上，以帮助薄膜上芯片封装结构10进行散热。在本实施例中，半导体芯片结构100(或是半导体芯片结构100a/100b)可经由输出/输入凸块组120/130中的输出/输入凸块而倒装芯片接合至薄膜基材200的上表面，并电连接至薄膜基材200的输出/输入信号线210/220。而散热膜片400则是设置于相对于此上表面的下表面上。并且，从上视方向来看，半导体芯片结构100可与散热膜片400至少部分重迭。
38.在某些实施例中，散热膜片400还可包括散热层410、粘着层420以及保护层430，其中，散热层410可通过粘着层420而贴附至薄膜衬底200的下表面上，保护层430则可完全覆盖散热层410。在本实施例中，保护层430可包括绝缘膜，且散热层410可包括金属(铜)箔、铝或石墨薄膜，也就是散热膜片包括散热铜膜片、散热铝膜片或散热石墨膜片，但本实用新型并非仅限于此。在本实施例中，如图3中所示，保护层430的大小可约大于散热层410的大小，且在保护层430的轮廓线与散热层410的轮廓线之间保持有保护距离。相似地，如图3中所示，保护层430的大小大于粘着层420的大小，且在保护层430的轮廓线与粘着层420的轮廓线之间保持有保护距离。也就是，保护层430包括边界区，所述边界区环绕散热层410与粘着层420的边界。如此，当散热膜片400被压合以贴附于薄膜衬底200时，可避免粘着剂溢出的问题。
39.图4是依照本实用新型的另一实施例的一种薄膜上芯片封装结构的剖面示意图。请参照图3，在某些实施例中，散热膜片的数量可为多个，其可包括散热膜片400a以及散热膜片400b，其结构可相同或至少相似于前述实施例所述之散热膜片400。散热膜片400a可如前述实施例所述的包括散热层410a、粘着层420a以及保护层430a，并可设置(贴附)于薄膜衬底200的下表面上，而散热膜片400b则可设置于薄膜衬底200的上表面上，并覆盖半导体芯片结构100。详细而言，在本实施例中，薄膜上芯片封装结构10还可包括防焊层300，其可覆盖部分的输出/输入信号线210/220，而散热膜片400b即可覆盖(贴附)于半导体芯片结构100以及防焊层300上。散热膜片400b也可包括散热层410b、粘着层(未绘示)以及保护层430b，其中，散热层410b可通过粘着层而贴附至半导体芯片结构100以及防焊层300上，保护层430b则可覆盖散热层410b。在本实施例中，保护层430b可包括绝缘膜，且散热层410b可包括金属(铜)箔、铝或石墨薄膜，但本实用新型并非仅限于此。
40.综上所述，本实用新型的半导体芯片结构将各个输出凸块组中的任意相邻两输出凸块之间的间距缩小，因而使各个输出凸块组能呈对称配置，且各个输出凸块组中的输出凸块的数量可大致相似(各组的数量差异在50个以内)，因而可降低半导体芯片结构的应力分布不均的问题，并可提升半导体芯片结构的共用性以及面积利用率。并且，各个输出凸块组呈对称配置也可缩小半导体芯片结构的体积，进而可提升单位晶片中的半导体芯片结构的产出率。
41.本实用新型还将上述的半导体芯片结构设置于薄膜基材上以形成薄膜上芯片封装结构，如此，由于半导体芯片结构中相邻两输出凸块之间的间距缩小，缩减了半导体芯片结构的整体宽度，因而使薄膜基材上的多个半导体芯片结构之间的走线空间增加，提升薄膜上芯片封装结构的安全性与可靠度。此外，薄膜上芯片封装结构还可包括散热膜片，其可贴附于薄膜基材的上及/或下表面，以帮助薄膜上芯片封装结构进行散热。
42.最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。