使用时钟唤醒抑制的环式传输的制作方法

使用时钟唤醒抑制的环式传输


背景技术：

1.集成电路(ic)器件通常使用环式传输在连接到环式传输的各种部件之间传递数据和命令。常见的环式传输配置采用时钟唤醒信号，所述时钟唤醒信号在环式传输中领先于每个数据包一个或多个时钟周期。在环式传输中的节点处接收到时钟唤醒信号用于激活阶段以准备接收后续分组。然而，这样的时钟唤醒信号通常可以无限期地围绕环式传输环行，最终每个节点都变得始终被定时。这阻止节点进入低功率模式，因此导致环式传输消耗过多的功率。
附图说明
2.通过参考附图，可以更好地理解本公开，并且使得本领域技术人员容易明白本公开的许多特征和优点。在不同附图中使用相同附图标记指示类似或相同项。
3.图1是图示根据本公开的一些实施方案的具有带有睡眠控制器的双缓冲环式传输的集成电路(ic)器件的框图。
4.图2是根据本公开的实施方案更详细地图示图1的环式传输的节点和睡眠控制器的图。
5.图3是图示根据本公开的一些实施方案的代表状态图的一部分的方法的流程图，所述状态图表示图1和图2的睡眠控制器的操作。
具体实施方式
6.用于环式传输的部件的时钟分配通常会消耗相当大的功率，并且这种功率消耗会因常规实现方式加剧，其中错误的时钟唤醒信号无限期地环行环式传输，从而导致充满时钟唤醒信号并且因此连续不断地被定时的环式传输。以下公开描述用于通过实现睡眠控制器来降低环式传输中的功率消耗的系统和技术，所述睡眠控制器用于抑制或“压制”通过环式传输的错误时钟唤醒信号。在抑制这些错误的时钟唤醒信号时，在环式传输空闲时，环式传输的节点可以切换到非定时状态，因此使节点的功率消耗降低。
7.在至少一个实施方案中，环式传输包括多个节点，所述多个节点通过由多条线组成的线互连而连接成环，所述多条线包括用于进行控制信令的线和用于进行数据信令的线。睡眠控制器连接到选择节点并且操作以控制节点的关于转发或“重传”在节点处接收到的时钟唤醒信号的操作。睡眠控制器监视受控节点处的线互连以获取时钟唤醒信号和数据包。在节点处的指定空闲持续时间(在所述持续时间中，节点没有接收到数据业务)之后，睡眠控制器将节点配置为主动时钟抑制状态，在所述状态下，节点受到控制以抑制任何接收到的时钟唤醒信号(即，避免转发任何接收到的时钟唤醒信号)。在至少一个实施方案中，睡眠控制器将节点在持续时间内维持在这种时钟抑制状态，所述持续时间足以清除围绕环式传输传播的任何错误的时钟唤醒信号。在时钟抑制状态经过指定的持续时间后，睡眠控制器进入允许节点转发任何新接收的时钟唤醒信号的休眠状态，如果时钟唤醒信号后面有数据包，则睡眠控制器恢复到节点受到控制以实现有效操作的活动状态。
8.以这种方式，睡眠控制器通过受控节点作出反应以在空闲时段后主动地清除来自环式传输的错误时钟唤醒信号，然后恢复到节点可以对出现在环式传输上的新时钟唤醒信号作出反应的状态，这可能表明数据业务在环式传输上再次启动。通过这种主动时钟唤醒信号抑制，允许环式传输在没有错误时钟信号的情况下切换到实际空闲状态，因此节点可以在此空闲状态期间保持在非定时状态并且功率消耗相应降低。
9.图1图示根据一些实施方案的具有采用主动时钟唤醒抑制的环式传输102的集成电路(ic)器件100。ic器件100可以包括单个ic芯片，例如片上系统(soc)、专用集成电路(asic)等，或安装在公共衬底、电路板或其他载体上的多个ic芯片，例如多芯片模块(mcm)。ic器件100的实例包括中央处理单元(cpu)、图形处理单元(gpu)、加速处理单元(apu)、数字信号处理器(dsp)或其他处理器，以及通常在一个或多个ic芯片上实现的其他系统。
10.环式传输102包括多个节点104，例如所描绘的四个节点104-1到104-4，所述多个节点通过线互连106连接成环形状，使得控制和数据信令是节点到节点地传送，在单向环实现中是单向的(例如，顺时针方向108)，或在双向环实现中是任一方向。这种控制和数据信令继续围绕环形状环形，直到在节点104之一处被消耗或抑制。每个节点104连接到ic器件100的一个或多个部件110，例如分别连接到节点104-1到104-4的部件110-1到110-4。这些部件110操作以进行以下各项中的一种或两种：通过相应节点104将数据业务注入到环式传输102以传送到一个或多个其他节点104，或消耗由环式传输102从另一个节点104传送的数据业务。部件110包括ic器件100的各种元件中的任一个，例如处理元件、存储元件、总线或接口元件、输入/输出装置元件等。
11.节点104和部件110基于通过时钟分布树114分布在节点104和部件110之间的环形时钟信号112(在本文中也称为“ring_clk”112)而定时。环形时钟信号112可以是例如ic器件100的系统时钟，或者是从环式传输102导出并且特定于其的时钟。如果环式传输102和相关联的部件110保持活动并且因此在ic器件100至少最小供电的整个时间内被定时，则相当大的功率将由时钟分布树114及其时钟信宿(clock sink)消耗。为了避免这种不必要的功率消耗，环式传输102采用时钟唤醒方案，其中由ring_clk 112定时的节点104和部件110在数据包在环式传输102上的传送之间被时钟门控。因此，当节点准备在环式传输102上传送数据包时，所述节点插入时钟唤醒信号116，在本文中也被称为“clk_en”116，所述信号领先于表示数据包的信令指定数目的时钟周期(例如，1个时钟周期)。因此，接收时钟唤醒信号116的节点104通过从时钟门控状态切换到定时状态来响应，所述切换通过去激活节点104及其相关联的一个或多个部件110处的时钟门控进行，并且因此准备好接收和处理时钟唤醒信号116后的数据包。
12.虽然使用这种时钟唤醒信令允许节点104即刻接收来自上游的数据业务，同时还便于在数据包之间使用低功率时钟门控空闲状态，但是所述时钟唤醒信令通常会导致整个环式传输102一直被定时，并且因此永远不能进入低功率空闲状态。为了说明，除非接收节点能够确定给定数据包在下一个节点处正被消耗，否则接收节点不能用信号通知下一个节点不应该进一步传播给定的时钟唤醒信号。因此，领先于数据包的时钟唤醒信号可以在随后的数据包已经被消耗和移除之后保留在环式传输中，并且因此环式传输102最终可以被时钟唤醒“填充”，所述时钟唤醒信号有效地导致环式传输102一直被定时。这种错误的时钟唤醒信号的一种解决方法是实现额外的线和逻辑，以便在给定节点处计算接收到的数据包
是否将被消耗并且不会在下一个节点进一步传播，并且使用更快的电路和线以使指标更快地及时到下一个节点以启用其时钟。但是这样的布线和逻辑通常是不切实际的，或者会消耗足够的功率来抵消通过时钟唤醒方案可以实现的节能效果。
13.为了减轻错误时钟唤醒信号的影响，而不依赖于每个节点处的额外更高功率布线和逻辑，在至少一个实施方案中，环式传输102在节点104中的选择节点(例如，所示实例中的节点104-1)处采用睡眠控制器118。在至少一个实施方案中，睡眠控制器118操作以响应于相关联节点104-1处的空闲状况而进入主动时钟抑制状态。这种空闲状况包括例如节点104-1在指定的持续时间内空闲。在这种主动时钟抑制状态下，睡眠控制器118控制节点104-1抑制任何接收到的时钟唤醒信号116的转发，即，“压制”任何接收到的时钟唤醒信号116，直到接收到有效数据包或指定的持续时间已经过去。如果在处于主动时钟抑制状态时接收到有效数据包，则睡眠控制器118停止对节点104-1的控制以抑制接收到的时钟唤醒信号116并且进入正常的活动状态。如果指定的持续时间已经过去，则睡眠控制器118进入休眠状态，其中节点104-1不再被控制以主动地抑制接收到的时钟唤醒信号116(也就是说，允许节点104-1转发时钟唤醒信号116)，并且因此节点104-1可以响应于时钟唤醒信号116和随后的数据包而返回到活动状态。在这种方法下，在指定的持续时间内在节点104-1处有效抑制时钟唤醒信号116允许节点104-1和睡眠控制器118以从环式传输102去除任何错误的时钟唤醒信号116，并且因此进入休眠状态，其中接收到的下一个时钟唤醒信号116应该是领先于数据包的有效时钟唤醒信号116，从而发信号通知环式传输102已经返回到活动数据传输。
14.图2是根据一些实施方案更详细地图示图1的环式传输102的节点104-1和睡眠控制器118的图。为了便于说明，关于在顺时针方向108(图1)上传送信令的单向环配置对节点104-1和睡眠控制器118进行描绘。对于双向环配置，将了解，对于在相反方向上(例如，逆时针)行进的控制和数据信令，下文描述的部件和操作可被复制。
15.在一个实施方案中，线互连106包括多条线(通常也被称为迹线、引线、导线等)，包括用于控制信令的线和用于数据信令的线。用于数据信令的线包括k条数据线202以并行地(k》＝1)承载数据包的k个数据位(位d0到dk-1)，或者对于差分信令实现，包括2*k条数据线202。用于控制信令的线路包括用以承载数据包的有效(valid)信号的有效线204，所述信号与在k条数据线上插入数据一起被断言，以发信号通知数据线202的状态表示有效数据。用于控制信令的线还包括clk_en线206，所述线用于传递时钟唤醒信号116(例如，clk_en线206的脉冲或其他临时断言)，所述时钟唤醒信号领先于数据线202上的相应数据包插入指定数目的时钟周期(例如，一个时钟周期)。包括节点104-1的节点104实现中继器205，所述中继器用于缓冲、放大和转发在节点104的输入处接收到的线互连106的信令。在一个实施方案中，中继器205被实现为多个数字缓冲器208，线互连的每条线都有一个数字缓冲器，并且每个数字缓冲器208的输入端连接到节点104的输入侧的相应上游线段，而输出端连接到节点104的输出侧的相应下游线段。虽然示出了每线单数字缓冲器实现，但是中继器205可以使用本文中提供的指南使用其他电路配置来实现。节点104中的每一个还包括滑动缓冲区212，所述滑动缓冲区布置在节点104的输入侧(如所示)或输出侧。滑动缓冲区212包括双缓冲区214、216、复用/分用电路218、220和控制器224，并且操作以缓冲在数据线202上接收到的传入数据包以向下游转发。双缓冲区214、216允许滑动缓冲区212缓冲传入数据包，同
时处理先前接收到的数据包以用于随后的下游传送。
16.每个节点104还包括节点接口225，所述节点接口充当节点的线互连106和所述节点的一个或多个部件110之间的接口。节点接口225耦合到线互连106的各种线，并且操作以将从部件110接收的数据的数据包注入到环式传输102中以传送到下游节点，同时控制clk_en线206和有效线204以提供领先于所注入的数据包的时钟唤醒信号116和用于指示数据线202的状态表示有效数据的有效信令。在接收侧，节点接口225操作以在clk_en线206的输入侧接收时钟唤醒信号116，并且作为响应，停用应用于节点104或一个或多个部件110处的环形时钟信号112的任何时钟门控，使得节点104和一个或多个部件110及时被激活并且定时，以接收预计在接收时钟唤醒信号116之后的数据包。如果确实有这样的数据包，则节点接口225操作以确定数据包是否打算用于与节点相关联的部件110，如果是，则向预期的部件110提供数据包的数据的副本。
17.转到睡眠控制器118，在一个实施方案中，这个部件包括状态机226和由环形时钟信号112或从其导出的时钟定时的一组倒计时定时器，包括空闲定时器228和抑制定时器230。状态机226将使用硬编码逻辑、可编程逻辑、执行固件或硬件的处理器或其组合来实现。状态机226具有：耦合到clk_en线206的输入侧的输入端，用于监视节点104-1处的时钟唤醒信号116的接收；耦合到有效线204的输入侧的输入端，用于监视节点104-1处的有效数据包的接收(回忆有效线204的断言发信号通知由数据线202传信的“数据”是有效的)；以及提供睡眠信号232的输出端，所述睡眠信号用于控制clk_en线206的数字缓冲器208，使得如果睡眠信号232被断言(即sleep＝1)并且没有传入的有效数据包(即valid＝0)，则数字缓冲器208被有效禁用，因此在处于此状态时不重传任何接收到的时钟唤醒信号116(即，抑制或“压制”任何接收到的时钟唤醒信号116)。在所示的实施方案中，这种配置将使用布置在clk_en线206的上游段与数字缓冲器208的输入端之间的and门234来实现，由此and门234包括用于接收睡眠信号232的反相表示的反相输入端、耦合到clk_en线206的上游段的输入端，以及充当clk_en线206的数字缓冲器208的输入端的输出端。在其他实施方案中，根据本文中提供的教导使用不同的逻辑实现方式。
18.状态机226在控制节点104-1的操作时的操作由所示的状态图240表示，所述状态图包括四种操作状态：活动状态242、空闲状态244、时钟抑制状态246以及休眠状态248。状态机226如上所述地监视clk_en线206和有效线204，以检测通过节点104-1的时钟唤醒信号116(clk_en)和数据业务的存在。当存在有效数据业务时，状态机226保持在活动状态242，在此期间睡眠信号232未被断言(或被解除)，并且因此允许任何接收到任何时钟唤醒信号116由中继器205转发。如果接收到不具有后续数据包的时钟唤醒信号116，则状态机226进入空闲状态244。与活动状态242一样，在空闲状态下，睡眠信号232未被断言，并且因此允许将接收到的时钟唤醒信号116转发到下游节点。在指定的空闲状况发生之后，例如在空闲状态244下经过第一指定的持续时间后(如在节点104-1处没有接收到任何数据业务的情况下通过空闲定时器228所测量)，状态机226进入时钟抑制状态246。当处于时钟抑制状态246时，睡眠控制器118通过断言睡眠信号232来主动地抑制在节点104-1处接收到的任何时钟唤醒信号116，这继而有效地禁用clk_en线206上的数字缓冲器208。这继而阻止中继器205重传在节点104-1的输入侧接收到的任何接收到的时钟唤醒信号116。
19.状态机226在第二指定的持续时间内保持在时钟抑制状态246，除非在节点104-1
处接收到数据业务(如通过抑制定时器230所测量)。在一个实施方案中，这个第二指定的持续时间被选择或以其他方式指定以表示一持续时间，所述持续时间预期允许存在于环式传输102中的任何错误的时钟唤醒信号116到达节点104-1并且随后在进入休眠状态248发生之前被抑制。如果在处于时钟抑制状态246时并且在第二指定的持续时间期满之前接收到数据业务，则状态机226返回到活动状态。否则，当处于休眠状态248时，节点104-1切换到时钟门控状态并且状态机226解除睡眠信号232以便允许中继器205向下游传播任何接收到的时钟唤醒信号116。如果接收到时钟唤醒信号116并且所述信号跟随有数据包，则状态机226返回到活动状态242。如果接收到时钟唤醒信号116并且没有后续数据包，则状态机226返回到空闲状态244。
20.图3图示根据一些实施方案的更详细地描述由睡眠控制器118实现的状态机226的空闲时钟抑制-休眠状态转换的方法300。注意，虽然某些块在图3中按给定顺序图示，但是由这些块表示的过程可以同时或按不同的顺序执行。块302表示状态机226在检测到没有数据包跟随的时钟唤醒信号116的接收之后进入空闲状态244。响应于进入空闲状态244，在块304，状态机226将空闲定时器228重置为代表第一指定的持续时间的值m，所述值可以是固定的或可编程的，并且基于多种考虑中的任何一种，例如来自环式传输102的操作的建模的考虑，或基于在环式传输102的实际操作期间的实时反馈来指定，空闲定时器228然后随着环形时钟信号112的每个周期从m开始倒数计时。当空闲定时器228还未期满时，在块306，状态机226监视节点104-1处的任何数据包的接收。如果接收到数据包，则在块308，状态机226返回到活动状态242。否则，如在块310确定的，当从进入空闲状态244起已经过m个周期时(即，空闲定时器228已期满)，在块312，状态机226进入时钟抑制状态246。
21.响应于进入时钟抑制状态，在块314，状态机226将抑制定时器230重置为代表第二指定的持续时间的值n，所述值是固定的或可编程的。在至少一个实施方案中，值n被设置为足以允许在节点104-1处抑制存在于环式传输102上的所有错误时钟唤醒信号116的时间(以时钟周期测量)。举例说明，如果时钟唤醒信号116需要20个时钟周期来完成围绕环式传输102的回路，则值n可以设置为稍微大于20的值，例如22，以便允许环式传输102上的任何给定的错误时钟唤醒信号116有足够的时间到达节点104-1，使得所述信号可以被抑制。一旦重置为值n，抑制计时器230即随着环形时钟信号112的每个周期从n开始倒数计时。
22.进一步响应于进入时钟抑制状态246，在块316，状态机226断言睡眠信号232。睡眠信号232的断言又将clk_en线206上的数字缓冲器208配置为避免重传任何接收到的时钟唤醒信号116，并且因此在处于时钟抑制状态246时压制或以其他方式抑制在节点104-1处接收到的任何错误时钟唤醒信号116。
23.如判定块318所表示的，状态机226监视抑制定时器230的流逝(即，从进入时钟抑制状态246起是否已过去n个时钟周期)。如果抑制定时器230已期满，则在块320，状态机226进入休眠状态248并且解除睡眠信号232。随着休眠信号232在休眠状态248中被解除，数字缓冲器208被激活并且因此能够将从上游节点104接收的任何时钟唤醒信号116转发到下游节点104。因此，在块322，状态机226监视节点104-1处的数据包的接收，并且在块324，状态机226监视不具有后续数据包的时钟唤醒信号116的接收。如果在处于休眠状态248时在节点104-1处接收到数据包，则在块308，状态机226恢复到活动状态242。如果在处于休眠状态248时在节点104-1处接收到不具有后续数据包的时钟唤醒信号116，则在块302，状态机恢
复到空闲状态244。
24.返回到块318，当处于时钟抑制状态246时第二指定周期还没有过去时，在块326，状态机226监视数据包的接收。回想一下，在活动状态、空闲状态和休眠状态下，没有主动时钟唤醒信号抑制。这样，当在这些状态中的任一种下在节点104-1处接收到数据包时，领先于数据包的时钟唤醒信号由中继器205转发，然后接收到的数据包像往常一样在下一个时钟周期中被处理。然而，在时钟抑制状态246下，时钟唤醒信号在节点104-1处被抑制。因此，如果在块326检测到在节点104-1处接收到数据包，这意味着领先于数据包的时钟唤醒信号被抑制，并且因此数据包不能立即被处理并且向下游传送，因为数据包前面没有重传的时钟唤醒信号。相反，节点104-1产生新的时钟唤醒信号116以领先于朝向下游节点104-2的重传数据包。
25.因此，响应于在处于时钟抑制状态246时接收到数据包，在块328，数据包被缓存在滑动缓冲区212的双缓冲区214、216之一中，在块330，睡眠信号232被解除以便重新激活clk_en线206上的三态数字缓冲器208，并且在块332，状态机226产生时钟唤醒信号116以由三态数字缓冲器208经由clk_en线206传送到下游节点104-2。对于时钟唤醒信号116产生之后的时钟周期，在块334，滑动缓冲区在数据线202上输出缓冲的数据包并且断言有效线204，以便在产生的时钟唤醒信号之后向下游转发数据包和有效信号。此外，由于在数据包能够重传之前存在由于必须重新创建被抑制的时钟唤醒信号116导致的延迟，因此在这个过程中可能接收到另一个数据包。这样，滑动缓冲区212利用另一个缓冲区来临时存储这个接收到的第二个数据包，直到接收到的第一个数据包已经传动，此时可以提供第二个数据包以用相同的方式转发到下一个节点104-2，依此类推。
26.在一些实施方案中，上文所描述的设备和技术被实现在包括一个或多个集成电路(ic)器件(也被称为集成电路封装或微芯片)的系统中，例如上文参考图1到图3所描述的ic器件100。在这些ic器件的设计和制造中经常使用电子设计自动化(eda)和计算机辅助设计(cad)软件工具。这些设计工具通常表示为一个或多个软件程序。所述一个或多个软件程序包括代码，所述代码可由计算机系统执行以操纵计算机系统对表示一个或多个ic器件的电路的代码进行操作，以执行用于设计或调适用于制造电路的制造系统的过程的至少一部分。这个代码包括指令、数据或指令和数据的组合。表示设计工具或制造工具的软件指令通常存储在可由计算系统存取的计算机可读存储介质中。同样地，表示ic器件的设计或制造的一个或多个阶段的代码存储在同一计算机可读存储介质或不同的计算机可读存储介质中并且从中存取。
27.计算机可读存储介质包括在使用期间可由计算机系统存取以将指令和/或数据提供给计算机系统的任何非暂时性存储介质或非暂时性存储介质的组合。此类存储介质包括但不限于光学介质(例如，压缩光盘(cd)、数字通用光盘(dvd)、蓝光光盘)、磁性介质(例如，软盘、磁带或磁性硬盘驱动器)、易失性存储器(例如，随机存取存储器(ram)或高速缓存)、非易失性存储器(例如，只读存储器(rom)或闪速存储器)或基于微机电系统(mems)的存储介质。计算机可读存储介质可嵌入在计算系统中(例如，系统ram或rom)，固定地附接到计算系统(例如，磁性硬盘驱动器)，可移除地附接到计算系统(例如，光盘或基于通用串行总线(usb)的闪速存储器)，或经由有线或无线网络耦接到计算机系统(例如，网络可存取存储装置(nas))。
28.在一些实施方案中，上文所描述的技术的某些方面由执行软件的处理系统的一个或多个处理器实现。软件包括存储或以其他方式有形地体现在非暂时性计算机可读存储介质上的一个或多个可执行指令集。软件可以包括指令和某些数据，当由一个或多个处理器执行时，所述指令和某些数据操纵所述一个或多个处理器以执行上文所描述的技术的一个或多个方面。非暂时性计算机可读存储介质可以包括例如磁盘或光盘存储装置、例如闪速存储器的固态存储装置、高速缓存、随机存取存储器(ram)或其他一个或多个非易失性存储器装置等。存储在非暂时性计算机可读存储介质上的可执行指令可呈现源代码、汇编语言代码、对象代码或由一个或多个处理器解译或以其它方式可执行的其它指令格式。
29.根据一个方面，一种方法包括在集成电路(ic)器件的环式传输的节点处，监视用于围绕所述环式传输传送时钟唤醒信号的线。所述方法还包括响应于通过对所述线的所述监视识别出所述环式传输上的空闲状况而将所述节点在第一指定的持续时间内配置成时钟抑制状态，其中在处于所述时钟抑制状态时，所述节点抑制在所述节点处接收到的任何时钟唤醒信号的进一步传送。在一些实施方案中，该方法还包括，在所述环式传输的多个节点中的每个节点处，响应于在所述节点处接收到时钟唤醒信号，从时钟门控状态切换到定时状态。
30.根据另一方面，一种ic器件包括环式传输，所述环式传输具有多个节点和将所述多个节点耦合成环的线互连，所述线互连包括被配置为围绕所述环式传输传送时钟唤醒信号的线。所述环式传输还包括睡眠控制器，所述睡眠控制器耦合到所述多个节点中的选择节点，其中所述睡眠控制器将响应于通过对所述线的所述监视识别出所述环式传输上的空闲状况，将所述选择节点在第一指定的持续时间内配置成时钟抑制状态，其中在处于所述时钟抑制状态时，所述节点抑制在所述选择节点处接收到的任何时钟唤醒信号的进一步传送。在一些实施方案中，所述多个节点中的每个节点被配置为响应于在所述节点处接收到时钟唤醒信号，从时钟门控状态切换到定时状态。此外，在一些实施方案中，所述空闲状况包括从在所述选择节点处接收到不具有后续数据包的时钟唤醒信号起经过第二指定的持续时间。此外，在一些实施方案中，所述第一指定的持续时间由用于为所述环式传输计时的时钟信号的第一指定数目的时钟周期表示，所述第一指定数目的时钟周期具有至少等于时钟唤醒信号环行所述环式传输所需的持续时间的相应持续时间，并且所述第二指定的持续时间由所述时钟信号的第二指定数目的时钟周期表示。此外，在一些实施方案中，所述睡眠控制器将响应于经过所述第一指定的持续时间及在处于所述时钟抑制状态时在所述选择节点处没有接收到任何数据业务而将所述选择节点配置成休眠状态，其中，当处于所述休眠状态时，允许所述选择节点转发在所述选择节点处接收到的时钟唤醒信号。
31.根据又一方面，一种器件包括配置成在多个节点之间传输数据包的环式传输，每个节点选择性地由时钟信号定时并且每个数据包在所述环式传输中跟在时钟唤醒信号后。所述多个节点中的选择节点被配置为响应于所述环式传输在第一指定的持续时间内是空闲的，在所述第一指定的持续时间之后的第二指定的持续时间期间抑制在所述选择节点处接收到的任何时钟唤醒信号。
32.应注意，并不需要上文在一般描述中描述的所有活动或元件，可能不需要特定活动或器件的一部分，并且可以执行一个或多个其他活动，或者包括除所描述的那些元件之外的元件。再进一步，列出活动的顺序未必是执行所述活动的顺序。另外，概念已经参考具
体实施方案加以描述。然而，本领域普通技术人员应了解，在不脱离如所附权利要求书中所阐述的本公开的范围的情况下，可作出各种修改和改变。因此，本说明书和附图将被视为说明性的而非限制性的，并且所有此类修改都意图被包括在本公开的范围内。
33.益处、其他优点和问题的解决方法已经参考具体实施方案在上文加以描述。然而，所述益处、优点、问题解决方法以及可使任何益处、优点或问题解决方法出现或变得更突出的任何特征都不应被解释为是任何或所有权利要求的关键、必需或必要特征。此外，以上公开的特定实施方案只是说明性的，因为所公开的主题可以按受益于本文教导的本领域技术人员显而易知的不同但等效的方式来修改和实践。如所附权利要求中所描述的除外，不希望对本文所示的构造或设计的细节有任何限制。因此，明显的是以上公开的特定实施方案可以进行更改或修改，并且所有此类变化形式都被认为在所公开的主题的范围内。因此，本文所寻求的保护如所附权利要求中所阐述。