半导体结构及其形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.随着集成电路的制作向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
3.为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬底中的器件之间的导通，是通过金属层与金属层之间或者金属层与衬底之间的介质层中的导电插塞来实现的。
4.目前通过选择性钨生长工艺制成的导电插塞能够有效的增大导电插塞的体积，进而增大导电插塞底部的接触面积，以此实现减小接触电阻的目的。
5.然而，现有技术中采用选择性钨生长工艺制成的导电插塞性能有待提高。


技术实现要素：

6.本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效的提升最终形成的半导体结构的性能。
7.为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底包括基底以及位于所述基底上的器件结构；位于所述器件结构上的导电层；位于所述导电层上的至少一层复合层，所述复合层包括位于所述导电层上的第一膜层；位于所述衬底上的介质层，所述介质层覆盖所述器件结构和所述复合层，所述介质层内具有第一开口；位于所述第一膜层内的第二开口，所述第二开口的侧壁相对于所述第一开口的侧壁凹陷；位于所述第一开口和所述第二开口内的导电插塞。
8.可选的，所述复合层还包括：位于所述第一膜层上的阻挡层，所述阻挡层内具有第三开口，所述第二开口的侧壁相对于所述第三开口的侧壁凹陷，所述导电插塞还位于所述第三开口内。
9.可选的，所述复合层还包括：位于所述阻挡层上的第二膜层，所述第二膜层内具有第四开口，所述第四开口的侧壁相对于所述第三开口的侧壁凹陷，所述导电插塞还位于所述第四开口内。
10.可选的，所述第一膜层和所述阻挡层的材料不相同；所述第二膜层和所述阻挡层的材料不相同。
11.可选的，所述第一膜层的材料包括氮化铝；所述第二膜层的材料包括氮化铝。
12.可选的，所述阻挡层的材料包括掺碳的氮化硅。
13.可选的，所述导电插塞的材料包括钨。
14.可选的，所述导电层的材料包括钴。
15.可选的，所述器件结构包括晶体管结构。
16.可选的，所述晶体管结构包括：位于所述基底上的栅极结构；位于所述栅极结构两侧所述基底内的源漏掺杂层。
17.可选的，所述导电层位于所述源漏掺杂层或所述栅极结构上。
18.相应的，本发明的技术方案还提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底以及位于所述基底上的器件结构；在所述器件结构上形成导电层；在所述导电层上形成至少一层复合层，所述复合层包括位于所述导电层上的第一膜层；在所述衬底上形成介质层，所述介质层覆盖所述器件结构和所述复合层，所述介质层内具有第一开口；在所述第一膜层内形成第二开口，所述第二开口的侧壁相对于所述第一开口的侧壁凹陷。在所述第一开口和所述第二开口内形成导电插塞。
19.可选的，所述复合层还包括：位于所述第一膜层上的阻挡层，所述阻挡层内具有第三开口，所述第二开口的侧壁相对于所述第三开口的侧壁凹陷，所述导电插塞还位于所述第三开口内。
20.可选的，所述复合层还包括：位于所述阻挡层上的第二膜层，所述第二膜层内具有第四开口，所述第四开口的侧壁相对于所述第三开口的侧壁凹陷，所述导电插塞还位于所述第四开口内。
21.可选的，所述第一膜层和所述阻挡层的材料不相同；所述第二膜层和所述阻挡层的材料不相同。
22.可选的，所述第一膜层的材料包括氮化铝；所述第二膜层的材料包括氮化铝。
23.可选的，所述阻挡层的材料包括掺碳的氮化硅。
24.可选的，所述第二开口的形成工艺包括各向同性的湿法刻蚀工艺。
25.可选的，所述第四开口的形成工艺包括各向同性的湿法刻蚀工艺。
26.可选的，所述第三开口的形成工艺包括各向异性的干法刻蚀工艺。
27.可选的，所述导电插塞的形成的方法包括：采用金属选择性生长工艺在所述第一开口、第二开口、第三开口以及第四开口内、以及在所述介质层的顶部表面形成初始导电插塞；对所述初始导电插塞进行平坦化处理，直至暴露出所述介质层的顶部表面为止，形成所述导电插塞。
28.可选的，所述导电插塞的材料包括钨。
29.可选的，所述平坦化处理的工艺包括化学机械打磨工艺。
30.可选的，所述导电层的材料包括钴。
31.可选的，所述器件结构包括晶体管结构。
32.可选的，所述晶体管结构包括：位于所述基底上的栅极结构；位于所述栅极结构两侧所述基底内的源漏掺杂层。
33.可选的，所述导电层位于所述源漏掺杂层或所述栅极结构上。
34.与现有技术相比，本发明的技术方案具有以下优点：
35.在本发明的技术方案的结构中，通过位于所述第一膜层内的第二开口，所述第二开口的侧壁相对于所述第一开口的侧壁凹陷。在后续通过平坦化处理形成所述导电插塞的过程中，能够有效增加平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层的刻蚀损伤；另外，由于所述第二开口的侧壁相对于所述第一开口的侧壁凹陷，使得所述
导电插塞在所述第二开口内的生长受到限制，进而使得所述导电插塞在所述第二开口形成的结构更为致密，进一步的减小平坦化处理溶液流向所述导电层，进而减小了平坦化处理溶液对所述导电层的刻蚀损伤。
36.进一步，所述复合层还包括：位于所述第一膜层上的阻挡层，所述阻挡层内具有第三开口，所述第二开口的侧壁相对于所述第三开口的侧壁凹陷。通过所述阻挡层进一步的增加了平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层的刻蚀损伤。
37.进一步，所述复合层还包括：位于所述阻挡层上的第二膜层，所述第二膜层内具有第四开口，所述第四开口的侧壁相对于所述第三开口的侧壁凹陷，所述导电插塞还位于所述第四开口内。通过所述第二膜层进一步的增加了平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层的刻蚀损伤。另外，由于所述第四开口的侧壁相对于所述第三开口的侧壁凹陷，使得所述导电插塞在所述第四开口内的生长受到限制，进而使得所述导电插塞在所述第四开口形成的结构更为致密，进一步的减小平坦化处理溶液流向所述导电层，进而减小了平坦化处理溶液对所述导电层的刻蚀损伤。
38.在本发明的技术方案的形成方法中，通过在所述第一膜层内形成第二开口，所述第二开口的侧壁相对于所述第一开口的侧壁凹陷。在后续通过平坦化处理形成所述导电插塞的过程中，能够有效增加平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层的刻蚀损伤；另外，由于所述第二开口的侧壁相对于所述第一开口的侧壁凹陷，使得所述导电插塞在所述第二开口内的生长受到限制，进而使得所述导电插塞在所述第二开口形成的结构更为致密，进一步的减小平坦化处理溶液流向所述导电层，进而减小了平坦化处理溶液对所述导电层的刻蚀损伤。
39.进一步，所述复合层还包括：位于所述第一膜层上的阻挡层，所述阻挡层内具有第三开口，所述第二开口的侧壁相对于所述第三开口的侧壁凹陷。通过所述阻挡层进一步的增加了平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层的刻蚀损伤。
40.进一步，所述复合层还包括：位于所述阻挡层上的第二膜层，所述第二膜层内具有第四开口，所述第四开口的侧壁相对于所述第三开口的侧壁凹陷，所述导电插塞还位于所述第四开口内。通过所述第二膜层进一步的增加了平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层的刻蚀损伤。另外，由于所述第四开口的侧壁相对于所述第三开口的侧壁凹陷，使得所述导电插塞在所述第四开口内的生长受到限制，进而使得所述导电插塞在所述第四开口形成的结构更为致密，进一步的减小平坦化处理溶液流向所述导电层，进而减小了平坦化处理溶液对所述导电层的刻蚀损伤。
附图说明
41.图1至图2是一种半导体结构的结构示意图；
42.图3至图10是本发明半导体结构形成方法实施例各步骤结构示意图。
具体实施方式
43.正如背景技术所述，现有技术中采用选择性钨生长工艺制成的导电插塞性能有待提高。以下将结合附图进行具体说明。
44.请参考图1，提供衬底，所述衬底包括基底100以及位于所述基底100上的器件结构
101；在所述器件结构101上形成导电层102；在所述衬底上形成介质层103，所述介质层103覆盖所述器件结构101和所述导电层102；在所述介质层103内形成导电开口104，所述导电开口104暴露出所述导电层102的部分顶部表面。
45.请参考图2，在所述导电开口104内和所述介质层103的顶部表面形成初始导电插塞(未图示)；对所述初始导电插塞进行平坦化处理，直至暴露出所述介质层103的顶部表面为止，形成导电插塞105。
46.在本实施例中，通过金属钨的选择性生长形成所述初始导电插塞，然而，由于钨仅能够在金属表面上进行生长，因此形成的初始导电插塞与所述导电开口104的侧壁之间的结合性并不是很好，使得初始导电插塞与所述导电开口的侧壁之间存在缝隙，在对所述初始导电插塞进行平化学机械掩膜的坦化的过程中，所使用的研磨碱性溶液会顺着所述导电开口104的侧壁流向所述导电层102，进而对所述导电层102造成一定的损伤，使得所述导电层102与所述导电插塞105的接触性降低，甚至会造成导电插塞105与所述导电层102完全不接触的问题(如图2中a部分所示)，进而使得最终形成的半导体结构的性能降低。
47.在此基础上，本发明提供一种半导体结构及其形成方法，通过在所述第一膜层内形成第二开口，所述第二开口的侧壁相对于所述第一开口的侧壁凹陷。在后续通过平坦化处理形成所述导电插塞的过程中，能够有效增加平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层的刻蚀损伤；另外，由于所述第二开口的侧壁相对于所述第一开口的侧壁凹陷，使得所述导电插塞在所述第二开口内的生长受到限制，进而使得所述导电插塞在所述第二开口形成的结构更为致密，进一步的减小平坦化处理溶液流向所述导电层，进而减小了平坦化处理溶液对所述导电层的刻蚀损伤。
48.为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
49.图3至图10是本发明实施例的一种半导体结构的形成过程的结构示意图。
50.请参考图3，提供衬底，所述衬底包括基底200以及位于所述基底200上的器件结构201。
51.在本实施例中，所述基底200具有若干相互分立的鳍部(未标示)，以及位于覆盖部分所述鳍部的隔离层(未标示)，所述隔离层的顶部表面低于所述鳍部的顶部表面。在其他实施例中，所述基底还可以具有若干有源区，相邻的所述有源区之间具有隔离层。
52.在本实施例中，所述器件结构201包括晶体管结构，所述晶体管结构包括：位于所述基底上的栅极结构(未标示)，所述栅极结构横跨所述鳍部，且所述栅极结构覆盖所述鳍部的部分侧壁和顶部表面；位于所述栅极结构两侧所述基底内的源漏掺杂层(未标示)。
53.请参考图4，在所述器件结构201上形成导电层202。
54.在本实施例中，所述导电层202位于所述源漏掺杂层上。在其他实施例中，所述导电层还可以位于所述栅极结构上。
55.在本实施例中，所述导电层202的材料采用钴。
56.请参考图5，在所述导电层202上形成至少一层复合层，所述复合层包括位于所述导电层202上的第一膜层203。
57.在本实施例中，所述复合层还包括：位于所述第一膜层203上的阻挡层204。
58.在本实施例中，所述复合层还包括：位于所述阻挡层204上的第二膜层205。
59.在本实施例中，所述第一膜层203和所述阻挡层204的材料不相同；所述第二膜层205和所述阻挡层204的材料不相同。通过选择不同的材料，在后续刻蚀过程中，增大不同膜层之间的刻蚀选择比，减小对其他膜层的损伤。
60.在本实施例中，所述第一膜层203的材料包括氮化铝；所述第二膜层205的材料包括氮化铝。
61.在本实施例中，所述阻挡层204的材料包括掺碳的氮化硅。
62.请参考图6，在形成所述复合层之后，在所述衬底上形成介质层206，所述介质层206覆盖所述器件结构201和所述复合层，所述介质层206内具有第一开口207。
63.在本实施例中，所述介质层206的形成方法包括：在所述复合层上形成初始介质层(未图示)；在所述初始介质层上形成图形化层(未图示)，所述图形化层暴露出部分所述初始介质层的顶部表面；以所述图形化层为掩膜刻蚀所述初始介质层，直至暴露出所述复合的顶部表面为止，形成所述介质层206。
64.在本实施例中，所述介质层206的材料采用氧化硅；在其他实施例中，所述介质层的材料还可以为低k介质材料(低k介质材料指相对介电常数低于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数低于2.5的介质材料)。
65.在形成所述介质层206之后，还包括：在所述第一膜层203内形成第二开口，所述第二开口的侧壁相对于所述第一开口207的侧壁凹陷；在所述阻挡层204内形成第三开口，所述第二开口的侧壁相对于所述第三开口的侧壁凹陷；在所述第二膜层205内形成第四开口，所述第四开口的侧壁相对于所述第三开口的侧壁凹陷。具体形成过程请参考图7至图9。
66.请参考图7，以所述介质层206为掩膜刻蚀所述第二膜层205，在所述第二膜层205内形成所述第四开口208。
67.在本实施例中，所述第四开口208的形成工艺包括各向同性的湿法刻蚀工艺。
68.请参考图8，以所述介质层206和第二膜层205为掩膜刻蚀所述阻挡层204，在所述阻挡层204内形成所述第三开口209。
69.在本实施例中，所述第三开口209的形成工艺包括各向异性的干法刻蚀工艺。
70.请参考图9，以所述介质层206、第二膜层205以及阻挡层204为掩膜刻蚀所述第一膜层203，在所述第一膜层203内形成所述第二开口210。
71.在本实施例中，所述第二开口210的形成工艺包括各向同性的湿法刻蚀工艺。
72.在本实施例中，通过在所述第一膜层203内形成第二开口210，所述第二开口210的侧壁相对于所述第一开口207的侧壁凹陷。在后续通过平坦化处理形成所述导电插塞的过程中，能够有效增加平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层的刻蚀损伤；另外，由于所述第二开口210的侧壁相对于所述第一开口207的侧壁凹陷，使得所述导电插塞在所述第二开口210内的生长受到限制，进而使得所述导电插塞在所述第二开口210形成的结构更为致密，进一步的减小平坦化处理溶液流向所述导电层202，进而减小了平坦化处理溶液对所述导电层202的刻蚀损伤。
73.通过所述阻挡层204进一步的增加了平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层202的刻蚀损伤。
74.通过所述第二膜层205进一步的增加了平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层的刻蚀损伤。另外，由于所述第四开口208的侧壁相对于所述第
三开口209的侧壁凹陷，使得所述导电插塞在所述第四开口208内的生长受到限制，进而使得所述导电插塞在所述第四开口208形成的结构更为致密，进一步的减小平坦化处理溶液流向所述导电层202，进而减小了平坦化处理溶液对所述导电层202的刻蚀损伤。
75.请参考图10，在所述第一开口207和所述第二开口210内形成导电插塞211。
76.在本实施例中，所述导电插塞211还位于所述第三开口209和所述第四开口208内。
77.在本实施例中，所述导电插塞211的形成的方法包括：采用金属选择性生长工艺在所述第一开口207、第二开口210、第三开口209以及第四开口208内、以及在所述介质层206的顶部表面形成初始导电插塞(未图示)；对所述初始导电插塞进行平坦化处理，直至暴露出所述介质层206的顶部表面为止，形成所述导电插塞211。
78.在本实施例中，所述导电插塞211的材料包括钨。
79.在本实施例中，所述平坦化处理的工艺包括化学机械打磨工艺。
80.相应的，本发明实施例还提供了一种半导体结构，请继续参考图10，包括：衬底，所述衬底包括基底200以及位于所述基底200上的器件结构201；位于所述器件结构201上的导电层202；位于所述导电层202上的至少一层复合层，所述复合层包括位于所述导电层202上的第一膜层203；位于所述衬底上的介质层206，所述介质层206覆盖所述器件结构201和所述复合层，所述介质层206内具有第一开口207；位于所述第一膜层203内的第二开口210，所述第二开口210的侧壁相对于所述第一开口207的侧壁凹陷；位于所述第一开口207和所述第二开口210内的导电插塞211。
81.在本实施例中，通过位于所述第一膜层203内的第二开口210，所述第二开口210的侧壁相对于所述第一开口207的侧壁凹陷。在后续通过平坦化处理形成所述导电插塞211的过程中，能够有效增加平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层的刻蚀损伤；另外，由于所述第二开口210的侧壁相对于所述第一开口207的侧壁凹陷，使得所述导电插塞211在所述第二开口210内的生长受到限制，进而使得所述导电插塞211在所述第二开口210形成的结构更为致密，进一步的减小平坦化处理溶液流向所述导电层202，进而减小了平坦化处理溶液对所述导电层202的刻蚀损伤。
82.在本实施例中，所述复合层还包括：位于所述第一膜层203上的阻挡层204，所述阻挡层204内具有第三开口209，所述第二开口210的侧壁相对于所述第三开口209的侧壁凹陷，所述导电插塞211还位于所述第三开口209内。通过所述阻挡层204进一步的增加了平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层202的刻蚀损伤。
83.在本实施例中，所述复合层还包括：位于所述阻挡层204上的第二膜层205，所述第二膜层205内具有第四开口208，所述第四开口208的侧壁相对于所述第三开口209的侧壁凹陷，所述导电插塞211还位于所述第四开口208内。通过所述第二膜层205进一步的增加了平坦化处理溶液的流经路径，进而减小平坦化处理溶液对所述导电层202的刻蚀损伤。另外，由于所述第四开口208的侧壁相对于所述第三开口209的侧壁凹陷，使得所述导电插塞211在所述第四开口208内的生长受到限制，进而使得所述导电插塞211在所述第四开口208形成的结构更为致密，进一步的减小平坦化处理溶液流向所述导电层202，进而减小了平坦化处理溶液对所述导电层202的刻蚀损伤。
84.在本实施例中，所述第一膜层203和所述阻挡层204的材料不相同；所述第二膜层205和所述阻挡层204的材料不相同。
85.在本实施例中，所述第一膜层203的材料包括氮化铝；所述第二膜层205的材料包括氮化铝。
86.在本实施例中，所述阻挡层204的材料包括掺碳的氮化硅。
87.在本实施例中，所述导电插塞211的材料包括钨。
88.在本实施例中，所述导电层202的材料包括钴。
89.在本实施例中，所述器件结构201包括晶体管结构。
90.在本实施例中，所述晶体管结构包括：位于所述基底200上的栅极结构；位于所述栅极结构两侧所述基底内的源漏掺杂层。
91.在本实施例中，所述导电层202位于所述源漏掺杂层。在其他实施例中，所述导电层还可以位于所述栅极结构上。
92.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。