三维存储器及其制作方法、存储系统及电子设备与流程

三维存储器及其制作方法、存储系统及电子设备
【技术领域】
1.本发明涉及半导体技术领域，具体涉及一种三维存储器及其制作方法、存储系统及电子设备。


背景技术：

2.随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器件中的每一存储器裸片具有更多数量的存储器单元。其中，3dnand(三维)存储器由于其存储密度高、成本低等优点，已成为目前较为前沿、且极具发展潜力的存储器技术。
3.但是，如何实现三维存储器中沟道结构与底部源极层的良好电连接是当前存储器技术中一个相当困扰的问题，急待提出解决该问题的新方法。


技术实现要素：

4.本发明实施例提供一种三维存储器及其制作方法、存储系统及电子设备，以实现三维存储器中沟道结构与底部源极层的良好电连接，并提高三维存储器的良率和稳定性。
5.为了至少部分解决上述问题，本发明提供了一种三维存储器的制作方法，该三维存储器的制作方法包括：在衬底上形成叠层结构；形成沟道孔，沟道孔贯穿叠层结构，并延伸至衬底内；在沟道孔的底部形成阻挡层；在沟道孔中，形成位于阻挡层上的沟道结构。
6.其中，在沟道孔的底部形成阻挡层，具体包括：在露出于沟道孔的底部的衬底表面上生长阻挡层。
7.其中，在沟道孔的底部形成阻挡层，具体包括：对露出于沟道孔的底部的衬底表面进行氧化处理而形成氧化物，氧化物从衬底中未被氧化的剩余衬底向沟道孔的底部内的方向延伸，以形成阻挡层。
8.其中，在衬底上形成叠层结构，具体包括：在衬底上形成牺牲层；在牺牲层上形成叠层结构。
9.其中，阻挡层相对于沟道孔底表面的高度不大于牺牲层相对于沟道孔底表面的高度。
10.其中，在沟道孔中，形成位于阻挡层上的沟道结构，具体包括：在沟道孔的侧壁和阻挡层的表面上形成包括沟道层的沟道结构；且在沟道孔中，形成位于阻挡层上的沟道结构之后，还包括：去除衬底和阻挡层，并露出沟道层的端部；形成覆盖且连接沟道层的端部的共源极层。
11.其中，沟道结构还包括存储功能层，存储功能层和沟道层依次形成于沟道孔的侧壁和阻挡层的表面上，且去除衬底和阻挡层，并露出沟道层的端部，具体包括：去除衬底和阻挡层，以露出牺牲层和沟道结构的端部；去除牺牲层以及沟道结构的端部中的存储功能层，以露出沟道层的端部。
12.其中，在牺牲层上形成叠层结构之前，还包括：在牺牲层上形成停止层，叠层结构位于停止层上，沟道孔贯穿停止层；去除牺牲层以及沟道结构的端部中的存储功能层，以露
出沟道层的端部，具体包括：以停止层为刻蚀停止层，相对于沟道层，选择性刻蚀去除牺牲层以及沟道结构的端部中的存储功能层，以露出停止层以及沟道层的端部。
13.其中，在衬底上形成叠层结构，具体包括：在衬底上形成第一堆栈结构；形成第一沟道孔，第一沟道孔贯穿第一堆栈结构，并延伸至衬底内；在第一沟道孔中形成牺牲材料层；在第一堆栈结构和牺牲材料层上形成第二堆栈结构，以得到包括第一堆栈结构和第二堆栈结构的叠层结构；在叠层结构中形成沟道孔，具体包括：形成贯穿第二堆栈结构的第二沟道孔，第二沟道孔暴露出牺牲材料层；经由第二沟道孔去除牺牲材料层，以得到包括第一沟道孔和第二沟道孔的沟道孔。
14.为了至少部分解决上述问题，本发明实施例还提供了一种三维存储器，该三维存储器还包括：堆叠设置的共源极层和叠层结构；贯穿叠层结构并延伸至共源极层内的沟道结构，沟道结构包括沟道层和存储功能层，存储功能层围绕沟道层的侧壁设置，沟道层的端部延伸至共源极层内，且与共源极层连接；位于共源极层和叠层结构之间的停止层，沟道结构贯穿停止层，且存储功能层与停止层相接触。
15.其中，三维存储器包括空隙，空隙被密封于沟道结构中。
16.其中，叠层结构包括在远离共源极层的方向上依次设置的第一堆栈结构和第二堆栈结构，且空隙位于与第一堆栈结构和停止层并列设置的部分沟道结构中。
17.其中，沟道层的端部位于停止层背离叠层结构的一侧。
18.为了至少部分解决上述问题，本发明实施例还提供了一种三维存储器，该三维存储器采用上述任一项的三维存储器的制作方法制得。
19.为了至少部分解决上述问题，本发明实施例还提供了一种存储系统，该存储系统包括控制器和上述任一项的三维存储器，控制器耦合至三维存储器，且用于控制三维存储器存储数据。
20.为了至少部分解决上述问题，本发明实施例还提供了一种电子设备，该电子设备包括上述存储系统。
21.其中，电子设备包括如下至少一种：手机、台式计算机、平板电脑、笔记本电脑、服务器、车载设备、可穿戴设备、移动电源。
22.本发明实施例的有益效果是：区别于现有技术，本发明实施例提供的三维存储器及其制作方法、存储系统及电子设备，通过在衬底上形成叠层结构，然后形成沟道孔，沟道孔贯穿叠层结构，并延伸至衬底内，之后在沟道孔的底部形成阻挡层，并在沟道孔中，形成位于阻挡层上的沟道结构，从而使得形成的沟道结构能够位于衬底上，且不延伸至衬底的内部，进而在后续去除衬底的工艺步骤中，能够避免或减少反应液经由沟道结构内部的气腔间隙进入沟道结构内部，而影响沟道结构中存储单元的性能的问题，提高了三维存储器的良率和稳定性。
【附图说明】
23.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1是本发明实施例提供的三维存储器的制作方法的流程示意图；
25.图2是本发明实施例提供的步骤s111完成后的剖面结构示意图；
26.图3是本发明实施例提供的步骤s112完成后的剖面结构示意图；
27.图4是本发明实施例提供的步骤s12完成后的剖面结构示意图；
28.图5是本发明实施例提供的步骤s13完成后的剖面结构示意图；
29.图6是本发明实施例提供的步骤s13完成后的另一剖面结构示意图；
30.图7是本发明实施例提供的步骤s14完成后的剖面结构示意图；
31.图8是本发明实施例提供的步骤s14完成后的另一剖面结构示意图；
32.图9是另一个实施例提供的形成沟道结构后得到的半导体结构的剖面结构示意图；
33.图10是本发明实施例提供的将外围电路芯片键合至第一互连层上后得到的半导体结构的剖面结构示意图；
34.图11是本发明实施例提供的步骤s151完成后的剖面结构示意图；
35.图12是本发明实施例提供的步骤s152完成后的剖面结构示意图；
36.图13是本发明实施例提供的步骤s16完成后的另一剖面结构示意图；
37.图14是本发明实施例提供的形成第二互连层后得到的半导体结构的剖面结构示意图；
38.图15是本发明实施例提供的存储系统的结构示意图；
39.图16是本发明实施例提供的电子设备的结构示意图。
【具体实施方式】
40.下面结合附图和实施例，对本发明实施例作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明实施例，但不对本发明实施例的范围进行限定。同样的，以下实施例仅为本发明实施例的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明实施例保护的范围。
41.另外，本发明实施例所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明实施例，而非用以限制本发明实施例。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。
[0042]
本发明实施例可以各种形式呈现，以下将描述其中一些示例。
[0043]
请参阅图1，图1是本发明实施例提供的三维存储器的制作方法的流程示意图，该三维存储器的制作方法具体流程可以如下：
[0044]
步骤s11：在衬底上形成叠层结构。
[0045]
其中，上述步骤s11可以具体包括：
[0046]
步骤s111：在衬底上形成牺牲层。
[0047]
其中，步骤s111完成后的剖面结构示意图如图2所示。
[0048]
衬底10用于支撑其上的器件结构，可以包括硅、锗或绝缘体上硅(silicon-on-insulator，soi)等半导体材料。
[0049]
具体地，可以采用薄膜沉积工艺(比如，化学气相沉积工艺)在衬底10上形成牺牲层11。其中，牺牲层11的材质可以但不限于为氧化硅等绝缘材料，且牺牲层11可用于在后续工艺步骤中保护衬底10不被损伤。
[0050]
步骤s112：在牺牲层上形成叠层结构。
[0051]
其中，步骤s112完成后的剖面结构示意图如图3所示。
[0052]
叠层结构13可以包括在垂直于衬底10的纵向z上交替层叠设置的若干层栅极牺牲层131和层间绝缘层132。并且，具体实施时，可以采用物理气相沉积法、化学气相淀积法、原子层沉积法、激光辅助淀积法等方法，在停止层12上形成上述叠层结构13的栅极牺牲层131和层间绝缘层132。其中，栅极牺牲层131的材质可以但不限于为氮化硅，层间绝缘层132的材质可以但不限于为氧化硅，从而能够形成氮化硅层/氧化硅层的叠层结构13。并且，在后续工艺步骤中还会通过置换工艺换掉上述栅极牺牲层131并在相同位置填充导电材料(比如，钨)，以形成栅极层。
[0053]
在三维存储器中，叠层结构13的层数决定了其在垂直方向(也即，垂直于衬底10的纵向z)上所包含的存储单元的个数，例如，叠层结构13的层数可以为32层、64层、96层、128层等，且叠层结构13的层数越多，对应该三维存储器的集成度越高。
[0054]
在一些实施例中，如图3所示，在上述步骤s112之前，上述三维存储器的制作方法还可以包括：在牺牲层11上形成停止层12。具体地，可以采用薄膜沉积工艺(比如，化学气相沉积工艺)在牺牲层11上形成停止层12。其中，停止层12的材质可以但不限于为多晶硅。相应地，上述叠层结构13可以位于停止层12上。也即，上述叠层结构13可以形成于停止层12背离牺牲层11的一侧上。
[0055]
步骤s12：形成沟道孔，沟道孔贯穿叠层结构，并延伸至衬底内。
[0056]
其中，步骤s12完成后的剖面结构示意图如图4所示。
[0057]
具体地，可以采用各向异性刻蚀工艺(例如，干法刻蚀工艺)，由上至下依次刻蚀上述叠层结构13、停止层12、牺牲层11和衬底10，形成由上至下贯穿叠层结构13、停止层12、牺牲层11和部分衬底10的沟道孔14。其中，沟道孔14的底部露出衬底10，且沟道孔14延伸至衬底10的内部，并在该衬底10上形成凹槽111a。
[0058]
步骤s13：在沟道孔的底部形成阻挡层。
[0059]
其中，步骤s13完成后的剖面结构示意图如图5所示。
[0060]
阻挡层15可以自沟道孔14的底表面沿背离衬底10的方向延伸至沟道孔14的底部中。其中，阻挡层15相对于沟道孔14底表面的高度h1可以不大于上述牺牲层11相对于沟道孔14底表面的高度h2，从而在后续工艺步骤去除阻挡层15后，能够确保仍有一定厚度的剩余牺牲层覆盖于叠层结构13的底表面上，以保护叠层结构13不被用于去除阻挡层15的反应液所损伤。
[0061]
在一个具体实施例中，上述阻挡层15相对于沟道孔14底表面的高度h1可以等于或小于上述衬底10的顶表面相对于沟道孔14底表面的高度h3。也即，上述阻挡层15可以仅形成于上述沟道孔14穿过衬底10的沟道孔底段111a(也即，上述凹槽111a)中，且该阻挡层15可以将上述沟道孔底段111a完全填满，也可以将上述沟道孔底段111a不完全填满。
[0062]
在另一个具体实施例中，上述阻挡层15相对于沟道孔14底表面的高度h1还可以大于上述衬底10的顶表面相对于沟道孔14底表面的高度h3，且不大于上述停止层12的顶表面
相对于沟道孔14底表面的高度。
[0063]
在一个可能的实施例中，如图5所示，上述阻挡层15可以将上述沟道孔14穿过衬底10的沟道孔底段111a完全填满，也即，上述阻挡层15相对于沟道孔14底表面的高度h1可以等于上述衬底10的顶表面相对于沟道孔14底表面的高度h3。并且，上述步骤s13可以具体包括：在露出于沟道孔14底部的衬底10表面上生长阻挡层15，其中，阻挡层15可以从衬底10表面向沟道孔14的底部内的方向延伸，并连接为一体，以将沟道孔14穿过衬底10的沟道孔底段111a填满填实。其中，阻挡层15的材质可以但不限于为多晶硅或单晶硅，并且阻挡层15的材质与上述衬底10的材质可以相同，也可以不同。
[0064]
具体地，可以通过选择性外延生长(seg)工艺，在露出于沟道孔14底部的衬底10表面上外延生长上述阻挡层15。
[0065]
在一些替代实施例中，如图6所示，上述步骤s13可以具体包括：对露出于沟道孔14的底部的衬底10表面进行氧化处理，以使衬底10中经由沟道孔11的底部(或上述凹槽111a的内壁)露出的部分衬底被氧化为氧化物16。其中，氧化物16可以从衬底10中未被氧化的剩余衬底向沟道孔内部的方向延伸，并连接为一体，以将沟道孔14穿过衬底10的沟道孔底段111a填满填实，进而得到上述阻挡层15。其中，上述阻挡层15可以为上述氧化物16的延伸至上述沟道孔底段111a内的部分。具体地，上述衬底10的材质可以为单晶硅，对应上述氧化物16的材质可以为氧化硅。
[0066]
需要说明的是，衬底10(比如，单晶硅层)在被氧化后，其会发生膨胀。也即，在上述衬底10中经由沟道孔14的底部露出的部分衬底被氧化为氧化物16后，氧化物16的体积会大于该被氧化的部分衬底的体积。且由于氧化方向是从沟道孔14的底部内壁向衬底10内部的方向，也即，靠近沟道孔14的底部内壁的衬底材料比远离沟道孔14底部内壁的衬底材料更早被氧化，故被氧化的衬底材料会从衬底10内部向沟道孔14内部的方向膨胀，以进入到沟道孔14的底部中。并且，在被氧化的衬底材料达到一定量时，该被氧化的衬底材料会将沟道孔14的沟道孔底段111a填满填实，以得到由被氧化的衬底材料组成的上述阻挡层15。
[0067]
并且，具体实施时，可以采用热氧化工艺(比如，湿氧氧化工艺)氧化上述衬底10经由上述沟道孔底段111a的内壁暴露出来的部分衬底的材料，以形成上述氧化物16。
[0068]
值得注意的是，相较于对经由沟道孔14的底部露出的衬底10表面进行氧化处理以形成上述阻挡层15的方案，在经由沟道孔14底部露出的衬底10表面上进行外延生长形成上述阻挡层15的方案，更有利于降低后续工艺步骤中通过化学机械研磨工艺去除衬底10时的工艺难度。
[0069]
步骤s14：在沟道孔中，形成位于阻挡层上的沟道结构。
[0070]
其中，步骤s14完成后的剖面结构示意图如图7所示。
[0071]
沟道结构18可以包括依次形成于沟道孔14的侧壁和阻挡层15的表面上的存储功能层181和沟道层182。
[0072]
具体地，可以在沟道孔14的侧壁和阻挡层15的表面上依次形成存储功能层181以及沟道层182，然后在形成有存储功能层181和沟道层182的沟道孔14内填充电介质材料(例如，氧化硅)，形成绝缘填充层183，以填充沟道孔14中的剩余空间，进而得到沟道结构18。
[0073]
沟道结构18包括绝缘填充层183、沟道层182和存储功能层181。并且，由于电介质材料在不同材质表面上的沉积速度不同，上述绝缘填充层183的内部(也即，沟道结构18的
内部)可能会形成有气腔间隙18a。
[0074]
需要说明的是，虽然形成于各个沟道孔14中的沟道结构18内部均可能有形成上述气腔间隙18a，但在实际情况中，可以只有部分沟道孔14中的沟道结构18内形成了上述气腔间隙18a，或者，也可以所有沟道孔14中的沟道结构18内均形成了上述气腔间隙18a，又或者，也可以所有沟道孔14中的沟道结构18内均未形成上述气腔间隙18a(也即，各个沟道孔14可以均被各相对应的上述沟道结构18完全填实填满，以不形成上述气腔间隙18a)。并且，可以理解的是，上述气腔间隙18a是不被期待形成于上述沟道结构18内的。
[0075]
上述存储功能层182可以包括依次形成于沟道孔14的侧壁和阻挡层15的表面上的电荷阻挡层、电荷捕获层和隧穿层。具体地，电荷阻挡层、电荷捕获层、隧穿层和上述沟道层181的材质可以分别为氧化硅、氮化硅、氧化硅以及多晶硅，对应上述沟道结构18为“onop”结构。并且，可以理解的是，在此所例举的存储功能层虽以一氧化物层、一氮化物层和另一氧化物层所组成的ono为示例结构，但也可以是其他可能的结构。
[0076]
在上述实施例中，为了在增加叠层结构13的层数以增大三维存储器的存储密度的同时，不增加形成上述沟道孔14的刻蚀工艺难度，上述叠层结构13可以包括在纵向z上堆叠设置的多个堆栈结构，对应可以通过多次刻蚀来形成贯穿上述叠层结构13的沟道孔14。
[0077]
具体地，如图8所示，上述叠层结构13可以包括在纵向z上堆叠设置的第一堆栈结构13a和第二堆栈结构13b。相应地，上述步骤s11可以具体包括：在衬底10上形成第一堆栈结构13a；形成第一沟道孔14a，第一沟道孔14a贯穿第一堆栈结构13a，并延伸至衬底10内；在第一沟道孔14a中形成牺牲材料层；在第一堆栈结构13a和牺牲材料层上形成第二堆栈结构13b，以得到包括第一堆栈结构13a和第二堆栈结构13b的叠层结构13。上述步骤s13可以具体包括：形成贯穿第二堆栈结构13b的第二沟道孔14b，第二沟道孔14b暴露出牺牲材料层；经由第二沟道孔14b去除牺牲材料层，以得到包括第一沟道孔14a和第二沟道孔14b的沟道孔14。
[0078]
其中，叠层结构13中的第一堆栈结构13a和第二堆栈结构13b均可以包括在垂直于衬底10的纵向z上交替层叠设置的多层栅极牺牲层131和层间绝缘层132。并且，第二堆栈结构13b的层数与第一堆栈结构13a的层数可以相同，也可以不同。
[0079]
上述第一沟道孔14a可以在垂直于衬底10的纵向z上贯穿上述第一堆栈结构13a、停止层12和牺牲层11，并延伸至衬底10内部，以在衬底10上形成凹槽111a。上述第二沟道孔14b可以在垂直于衬底10的纵向z上贯穿上述第二堆栈结构13b，且第二沟道孔14b的底部暴露出第一沟道孔14a中的牺牲材料层的顶部表面。
[0080]
上述牺牲材料层可以通过采用化学气相沉积工艺在第一沟道孔14a中沉积填充牺牲材料，并采用化学机械平面化去除位于第一沟道孔14a外部的牺牲材料而形成。其中，牺牲材料可以为多晶硅、碳和钨中的任意一种。
[0081]
上述沟道孔14包括相连通的第一沟道孔14a和第二沟道孔14b，且在形成上述第二沟道孔14b之后，可以采用选择性的蚀刻剂，经由第二沟道孔14b，相对于第一堆栈结构13a和第二堆栈结构13b选择性刻蚀去除上述牺牲材料层，以得到上述沟道孔14。之后，可以在沟道孔14的底部形成上述阻挡层15。然后，在沟道孔14中形成位于阻挡层15上的上述沟道结构18。
[0082]
如图9所示，根据另一个三维存储器的制作方法，在形成沟道孔24后，在整个沟道
孔24中形成沟道结构28，沟道结构28贯穿叠层结构23、停止层22和牺牲层21，并延伸至衬底10内部。由于在形成有存储功能层281和沟道层282的沟道孔24内填充电介质材料(例如，氧化硅)，得到的绝缘填充层283内部会形成有气腔间隙28a。该气腔间隙28a会从叠层结构23向衬底20的方向延伸至牺牲层21背离叠层结构23的一侧，从而在后续工艺步骤中去除衬底20时，会导致用以去除衬底20的反应液(比如，用以通过化学机械研磨工艺去除衬底20的研磨反应液)会沿着该气腔间隙28a从牺牲层21背离叠层结构23的一侧进入沟道结构28内部，进而导致沟道结构28中存储单元的不良。
[0083]
本发明人还发现，如图9所示，在叠层结构23包括在纵向z上堆叠设置第一堆栈结构23a和第二堆栈结构23b时，由于第一堆栈结构23a和第二堆栈结构23b连接处的沟道孔孔径较小，会导致在形成有存储功能层281和沟道层282的沟道孔24(包括下部沟道孔24a和上部沟道孔24b)内填充电介质材料(例如，氧化硅)，以形成绝缘填充层283时，靠近衬底20的堆栈结构(也即，第一堆栈结构23a)中的下部沟道孔24a会被提前封口，进而导致沟道结构28的与第一堆栈结构23a相邻的沟道结构段内部会形成较大的空洞28a，这些空洞28a的存在会在后续去除衬底20的过程中导致反应液进入沟道结构28内部，而严重影响沟道结构28中存储单元的性能。
[0084]
并且，相比较于在整个沟道孔24中形成沟道结构28，沟道结构28延伸至衬底20内的方案，本实施例通过在沟道孔14的底部形成阻挡层15，能够使得后续工艺步骤中形成的沟道结构位于衬底上，且不延伸至衬底的内部，从而在后续工艺步骤中去除衬底10时，能够避免沟道结构18内部的气腔间隙18a从衬底10中露出，而导致反应液(比如，研磨反应液)从衬底10中露出的气腔间隙18a进入到沟道结构18内部，进而影响沟道结构18中存储单元的质量的问题。
[0085]
在一些具体实施例中，如图10所示，在形成上述沟道结构18之后，上述三维存储器的制作方法还可以包括：形成贯穿叠层结构13并延伸至衬底10的栅线缝隙；经由栅线缝隙去除上述叠层结构13中的栅极牺牲层131，以形成牺牲间隙；在牺牲间隙内形成栅极层131(本案中栅极层与栅极牺牲层采用相同的附图标记来表示)；以及，在栅线缝隙中填充绝缘材料(比如，氧化物)和/或导电材料(比如，钛、多晶硅和/或钨)，以形成栅线隙结构19。
[0086]
在一些实施例中，如图10所示，上述叠层结构13的至少一端的各栅极层131在背离衬底10的方向上宽度可以依次减少，以形成台阶结构13c，并且，在形成上述栅线隙结构19之后，上述三维存储器的制作方法还可以包括：形成多个字线接触32a，该多个字线接触32a分别在台阶结构13c的位置与栅极层131电连接。
[0087]
具体地，上述多个字线接触32a可以垂直于衬底10，并可以分别在纵向z上延伸至台阶结构13c的多层台阶。在一个实施例中，如图10所示，在形成上述多个字线接触32a的同时，还可以在叠层结构13的周边形成外围焊盘接触32b，外围焊盘接触32b用于与外围电路电连接，并且其数量和排布可根据实际需求进行制备。其中，字线接触32a和外围焊盘接触32b的材料可以采用导电材料，比如钨。
[0088]
在一些具体实施例中，如图10所示，在形成上述字线接触32a和外围焊盘接触32b之后，上述三维存储器的制作方法还可以包括：在叠层结构13上形成第一层间介质层33；形成贯穿第一层间介质层33的多个第一导电触点34；在第一层间介质层33上形成第一互连层35。其中，第一层间介质层33的材质可以为氧化硅等绝缘材料。第一互连层35的材质可以为
钨等导电材料。
[0089]
具体地，上述多个第一导电触点34可以包括位线触点，该位线触点可以在垂直于衬底10的方向z上延伸，且一端与沟道结构18电连接，另一端与第一互连层35中对应的导电走线电连接。在一些实施例中，上述多个第一导电触点34还可以包括外围电路触点，外围电路触点可以在垂直于衬底10的方向z上延伸，且一端与对应的外围电路接触32b电连接，另一端与上述第一互连层35中对应的的导电走线电连接。
[0090]
在一些具体实施例中，如图10所示，在形成上述第一互连层35后，上述三维存储器的制作方法还可以包括：提供外围电路芯片36，并通过键合结构将外围电路芯片36键合至第一互连层35上。并且，外围电路芯片36和键合结构可以参考现有技术中外围电路芯片和键合结构的具体实施方式，故此处不再赘述。
[0091]
在上述实施例中，在上述步骤s14之后，还可以包括：
[0092]
步骤s15：去除衬底和阻挡层，并露出沟道层的端部。
[0093]
其中，上述步骤s15可以具体包括：
[0094]
步骤s151：去除衬底和阻挡层，以露出牺牲层以及沟道结构的端部。
[0095]
其中，步骤s151完成后的剖面结构示意图可以如图11所示。
[0096]
具体地，可以将前序步骤完成后得到的半导体结构翻转180
°
，然后以上述牺牲层11为研磨停止层，对衬底10进行研磨，直至露出牺牲层11和沟道结构18的端部18b。其中，端部18b延伸至上述牺牲层11内。在一个具体实施例中，上述端部18b可以与牺牲层11切齐。也即，端部18b的端面可以与上述牺牲层11背离叠层结构13的表面位于同一水平面中。
[0097]
步骤s152：去除牺牲层以及沟道结构的端部中的存储功能层，以露出沟道层的端部。
[0098]
其中，步骤s152完成后的剖面结构示意图可以如图12所示。
[0099]
具体地，可以采用选择性的蚀刻剂，相对于沟道层182，选择性地刻蚀去除上述牺牲层11以及上述沟道结构18与牺牲层11相接触的端部18b中的存储功能层181，以露出沟道层182位于沟道结构18的端部18b中的端部182a。
[0100]
在一个具体实施例中，牺牲层11和叠层结构13之间可以形成有停止层12，并且，上述步骤s152可以具体包括：以停止层12为刻蚀停止层，相对于沟道层182，选择性地刻蚀去除上述牺牲层11以及上述沟道结构18的端部18b中的存储功能层181，直至露出停止层12以及沟道层182的位于上述沟道结构18的端部18b中的端部182a。
[0101]
步骤s16：形成覆盖且连接沟道层的端部的共源极层。
[0102]
其中，上述步骤s16完成后的剖面结构示意图可以如图13所示。
[0103]
具体地，可以在停止层12背离叠层结构13的一侧上形成覆盖上述沟道层182的端部182a的共源极层30。其中，共源极层30可以包括多晶硅。例如，共源极层30可以包括p型掺杂的多晶硅。具体地，共源极层30还可以覆盖上述存储功能层181的端部181a。
[0104]
在一些实施例中，如图14所示，在上述步骤s16之后，上述三维存储器的制作方法还可以包括：在共源极层30背离叠层结构13的一侧上形成第二层间介质层31；形成贯穿第二层间介质层31的多个第二导电触点37；在第二层间介质层31的背离共源极层30的一侧上形成第二互连层38。
[0105]
具体地，上述多个第二导电触点37可以包括源极触点，该源极触点可以纵向z上延
伸，且一端与共源极层30电连接，另一端与第二互连层38电连接。在一些实施例中，上述多个第二导电触点37还可以包括外围电路触点，外围电路触点可以在纵向z上延伸，且一端与上述外围电路接触32b电连接，另一端与第二互连层38电连接。
[0106]
本实施例中的三维存储器的制作方法，通过在衬底上形成叠层结构，然后形成沟道孔，沟道孔贯穿叠层结构，并延伸至衬底内，之后在沟道孔的底部形成阻挡层，并在沟道孔中，形成位于阻挡层上的沟道结构，从而使得形成的沟道结构能够位于衬底上，且不延伸至衬底的内部，进而在后续工艺步骤中去除衬底时，能够避免沟道结构内部的气腔间隙从衬底中露出，而导致反应液(比如，研磨反应液)从衬底中露出的气腔间隙进入到沟道结构内部，影响沟道结构中存储单元性能的问题，提高了三维存储器的良率和稳定性。
[0107]
根据本发明实施例上述方法实施例制作而成的三维存储器如图14所示，该三维存储器可以包括：
[0108]
根据本发明实施例上述方法实施例制作而成的三维存储器如图14所示，该三维存储器可以包括：堆叠设置的共源极层30和叠层结构13、以及贯穿叠层结构13并延伸至共源极层30内的沟道结构18。其中，沟道结构18包括沟道层182，沟道层182的端部182a延伸至共源极层30内，且与共源极层30连接。
[0109]
在一个实施例中，沟道结构18还可以包括存储功能层181，存储功能层181可以围绕沟道层182的侧壁设置。并且，三维存储器还可以包括位于共源极层30和叠层结构13之间的停止层12。其中，沟道结构18贯穿停止层12，且存储功能层181与停止层12相接触。
[0110]
具体地，上述沟道层182的侧壁向远离上述共源极层30的方向延伸，并且上述沟道层182还可以具有朝向上述共源极层30的底壁，且该沟道层182可以通过其底壁与上述共源极层30相接触。需要说明的是，不同于沟道层182具有朝向上述共源极层30的底壁，上述存储功能层181可以不具有朝向上述共源极层30的底壁，并且上述存储功能层181可以具有向远离上述共源极层30的方向延伸的侧壁，且该存储功能层181的侧壁围绕沟道层182的侧壁设置，并且该存储功能层181可以通过其侧壁与上述停止层30接触，从而确保位于该存储功能层181内侧的沟道层182的底壁能够暴露出来，且同时能够将停止层12与沟道层182隔离开。
[0111]
在一个实施例中，上述三维存储器还可以包括空隙18a，该空隙18a被密封于上述沟道结构18中。如此，能够避免现有三维存储器由于在沟道结构的形成过程中沟道结构的内部形成了空隙，而该空隙在去除衬底的过程中会从衬底的背侧暴露，以至于用以去除衬底的反应液会沿着暴露出来的该空隙进入到沟道结构内部，而导致沟道结构中存储单元的不良。换言之，本实施例的三维存储器即使在沟道结构18的形成过程中沟道结构18的内部形成了空隙18a，但因为沟道结构18仅形成于衬底上而不延伸至衬底内部，故在去除衬底的过程中，能够确保该空隙18a始终被密封于沟道结构18中，而不会暴露出来，从而能够避免用以去除衬底的反应液经由该空隙18a进入到沟道结构18内部，而影响沟道结构18中存储单元的质量的问题。
[0112]
在一个具体实施例中，上述叠层结构13可以包括在远离共源极层30的方向上依次设置的第一堆栈结构(如图8中所示的第一堆栈结构13a)和第二堆栈结构(如图8中所示的第二堆栈结构13b)，且上述空隙18a可以位于与第一堆栈结构和停止层12并列设置的部分沟道结构18中。
[0113]
在一个具体实施例，上述沟道层182的端部182可以位于停止层12背离叠层结构13的一侧。其中，沟道层182的端部182a为沟道层182的与上述共源极层30相接触的端部。
[0114]
需要说明的是，本实施例中三维存储器的各个结构可以参考上述方法实施例中所描述的具体实施方式，故此处不再赘述。
[0115]
本实施例提供的三维存储器，通过在沟道孔的底部形成阻挡层，该阻挡层能够在形成沟道结构时阻止沟道结构进入到沟道孔的底部，从而使得沟道结构内部的气腔间隙难以从叠层结构向衬底的方向延伸至牺牲层背离叠层结构的一侧，进而在后续去除衬底的工艺步骤中，能够避免或减少反应液经由沟道结构内部的气腔间隙进入沟道结构内部，而影响沟道结构中存储单元的性能的问题。
[0116]
相应地，如图15所示，本发明实施例还提供一种存储系统40，该存储系统40包括控制器41和三维存储器42，控制器41耦合至三维存储器42，且用于控制三维存储器42存储数据。
[0117]
其中，三维存储器42可与上文中任意实施例的所描述的三维存储器相同，故此处不再赘述。控制器41可通过通道ch控制三维存储器42，并且三维存储器42可响应于来自主机50的请求基于控制器41的控制而执行操作。三维存储器42可通过通道ch从控制器41接收命令cmd和地址addr并且访问响应于该地址而从存储单元阵列中选择的区域。换言之，三维存储器42可对由地址选择的区域执行与命令相对应的内部操作。
[0118]
在一些实施方式中，存储系统40可被实施为诸如通用闪存存储(ufs)装置，固态硬盘(ssd)，mmc、emmc、rs-mmc和微型mmc形式的多媒体卡，sd、迷你sd和微型sd形式的安全数字卡，个人计算机存储卡国际协会(pcmcia)卡类型的存储装置，外围组件互连(pci)类型的存储装置，高速pci(pci-e)类型的存储装置，紧凑型闪存(cf)卡，智能媒体卡或者记忆棒等。
[0119]
具体地，上述存储系统40可以用到计算机、电视、机顶盒、车载等终端产品上。
[0120]
本实施例提供的存储系统，通过在沟道孔的底部形成阻挡层，该阻挡层能够在形成沟道结构时阻止沟道结构进入到衬底的内部，从而在后续工艺步骤中去除衬底时，能够避免沟道结构内部的气腔间隙从衬底中露出，而导致反应液(比如，研磨反应液)从衬底中露出的气腔间隙进入到沟道结构内部，进而影响沟道结构中存储单元性能的问题，提高了三维存储器的良率和稳定性。
[0121]
相应地，如图16所示，本发明实施例还提供一种电子设备60，该电子设备60包括本发明实施例提供的上述存储系统61，具体地，该电子设备60可以是手机、台式计算机、平板电脑、笔记本电脑、服务器、车载设备、可穿戴设备、移动电源等任意可以存储数据的设备。
[0122]
本发明实施例提供的一种电子设备，由于设置了本发明实施例提供的存储系统，具有与上述存储系统相同的有益效果。
[0123]
以上所述仅为本发明实施例的较佳实施例而已，并不用以限制本发明实施例，凡在本发明实施例的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明实施例的保护范围之内。