一种基于反铁电层的负电容隧穿场效应晶体管

nctfet的开启过程为例，负电容效应同样发生于反铁电电压接近接近娇顽电压 v
c1
时，这时反铁电极化为正，则可以使得其下部串联的tfet在负电容效应开始时工作在亚阈区。
8.所述反铁电层可以在掺杂氧化铪的铁电材料基础上通过调整掺杂元素与铪元素的比例得到掺杂氧化铪反铁电材料。
9.所述反铁电层可以使用氧化锆(zro2)等反铁电材料。
10.所述栅叠层结构可以采用短栅设计，即栅叠层结构部分覆盖沟道区，在栅和漏之间存在一定间距的未覆盖区域，有效抑制漏结处的隧穿，即tfet中的双极导通效应。所述高掺杂源区和高掺杂漏区有不同掺杂类型的杂质，对于n型(或p型)器件，高掺杂源区由p

(或p-)掺杂区和n

(或n-)掺杂区两部分组组成。具体为：对于n型晶体管，高掺杂漏区由n-(浓度约为1
×
10
17
～1
×
10
19
cm-3
)掺杂区构成，高掺杂源区由p

(浓度约为1
×
10
20
～1
×
10
21
cm-3
)掺杂区构成。对于p型晶体管，高掺杂漏区由p-(浓度约为1
×
10
17
～1
×
10
19
cm-3
)掺杂区构成，高掺杂源区由n

(浓度约为1
×
10
20
～1
×
10
21
cm-3
)掺杂区构成。
11.本发明的技术效果如下：
12.一、采用反铁电层产生负电容效应，在栅压变化过程中若反铁电层的极化电荷单位时间变化量超过了外加栅压全部降落在隧穿场效应晶体管上引发的电荷增量(c
p
·
dvg)时，达到动态极化匹配条件，栅压放大系数大于1，可以实现亚阈值斜率的改善。
13.二、负电容效应发生时，与c
p
·
dvg之间的差先增后减，对应栅压放大系数先升后降。
14.三、负电容效应同样发生于反铁电电压接近接近娇顽电压 v
c1
时，这时反铁电极化为正，则可以使得其下部串联的tfet在负电容效应开始时工作在亚阈区，av的上升就可以减缓ss退化，得到更低的ss
avg
，低电压应用时有更高的开态电流，在低功耗应用中展示出巨大的潜力。
附图说明
15.图1a为典型铁电材料极化和电压关系示意图；
16.图1b为典型反铁电材料极化和电压关系示意图；
17.图2a为本发明的基于反铁电层的负电容隧穿场效应晶体管的mfis结构；
18.图2b为本发明的基于反铁电层的负电容隧穿场效应晶体管的mfmis结构；
19.图3a为在衬底上制备出栅叠层结构后的基片；
20.图3b为光刻有源区后的基片；
21.图3c为源区有源区注入工艺过程；
22.图3d为高掺杂漏区有源区注入工艺过程；
23.图3e为源漏结形成后的基于反铁电层的负电容隧穿场效应晶体管结构图；
24.图4为本发明基于反铁电层的负电容隧穿场效应晶体管的结构示意图。
25.图中：
26.1——半导体衬底
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
2——高掺杂源区
27.3——高掺杂漏区
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
4——栅介质层
28.5——金属等势层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
6——反铁电层
29.7——栅电极层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
8——光刻胶
具体实施方式
30.下面通过实例对本发明做进一步说明。需要注意的是，公布实例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
31.对应mfis的器件结构，如图2a所示，本发明控制栅叠层由反铁电层和栅电极层组成；控制栅叠层由金属等势层、反铁电层和栅电极层组成mfmis的器件结构，如图2b所示。
32.以mfmis器件结构为例，本发明可以在常规tfet工艺的基础上，在栅叠层结构中引入反铁电层进行制备。
33.具体实施步骤如图所示：
34.(1)在衬底1上通过原子层沉积(ald)方式生长hfo2绝缘介质，厚度为1nm-10nm；
35.(2)通过物理气相沉积(pvd)方式在步骤(1)生长好的绝缘介质上制备金属等势层，厚度为10nm-50nm；
36.(3)通过原子层沉积(ald)方式在步骤(2)中制备的金属等势层表面生长zro2的反铁电层，厚度为1nm-20nm；
37.(4)通过物理气相沉积(pvd)方式在步骤(3)中生长好的反铁电层表面制备栅电极，厚度10nm-50nm，如图3a所示；
38.(5)通过光刻定义栅图形，如图3b所示。在漏区涂光刻胶，以光刻胶为掩膜进行源区有源区注入，然后去胶，如图3c所示；
39.(6)在源区和栅区涂光刻胶，以光刻胶为掩膜进行漏区有源区注入，然后去胶，如图3d所示；
40.(7)通过快速热退火(rta)，激活源漏杂质，形成源区与漏区并使材料产生反铁电性，如图3e所示。
41.虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的树人员，在不脱离本发明技术方案范围情况下，都可利用上述解释的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。


技术特征：
1.一种负电容隧穿场效应晶体管，包括一半导体衬底、一高掺杂源区、一高掺杂漏区、一栅介质层和控制栅叠层，其特征在于，控制栅叠层由反铁电层和栅电极层组成，或控制栅叠层由金属等势层、反铁电层和栅电极层组成，当反铁电层的极化电荷单位时间变化量大于栅压全部降落在隧穿场效应晶体管上引发的电荷增量(c
p
·
dv
g
)时，负电容隧穿场效应晶体管发生负电容效应，栅压放大系数大于1。2.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述反铁电层为掺杂氧化铪反铁电材料。3.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述反铁电层为氧化锆反铁电材料。4.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述控制栅叠层部分覆盖沟道区，其和高掺杂漏区之间存在一定间距的未覆盖区域。5.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述高掺杂源区和高掺杂漏区有不同掺杂类型的杂质，对于n型晶体管，高掺杂漏区由n-掺杂区构成，掺杂浓度为1
×
10
17
～1
×
10
19
cm-3
，高掺杂源区由p

掺杂区构成，掺杂浓度为1
×
10
20
～1
×
10
21
cm-3
；对于p型晶体管，高掺杂漏区由p-掺杂区构成，掺杂浓度为1
×
10
17
～1
×
10
19
cm-3
，高掺杂源区由n

掺杂区构成，掺杂浓度为1
×
10
20
～1
×
10
21
cm-3
。6.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述金属等势层的厚度范围为10nm-50nm。7.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述反铁电层的厚度范围为1nm-20nm。8.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述栅电极的厚度范围为10nm-50nm。

技术总结
本发明公开了一种基于反铁电层的负电容隧穿场效应晶体管，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。本发明在TFET控制栅中加入反铁电层带来负电容效应，当满足动态极化匹配条件时栅压放大系数大于1，亚阈值斜率可以得到改善。负电容效应中栅压放大系数先增后减，反铁电的极化-电压关系使负电容效应可以开始于其下面串联的TFET的亚阈区，从而负电容效应中栅压放大系数上升的一段延缓了TFET亚阈值斜率退化的问题，降低平均亚阈值斜率，在低电压操作时提高了开态电流，展示出巨大的超低功耗应用前景。展示出巨大的超低功耗应用前景。展示出巨大的超低功耗应用前景。


技术研发人员：黄芊芊 徐劭迪 苏畅 王凯枫 黄如
受保护的技术使用者：北京大学
技术研发日：2022.02.09
技术公布日：2022/5/31