芯片及主板的制作方法

1.本实用新型涉及电子电路技术领域，尤其涉及一种芯片及主板。


背景技术：

2.在集成电路ic的系统级的应用中，通常会涉及多颗芯片之间的相互通讯。由于不同的芯片会采用不同的制造工艺，且处于不同部位的芯片对性能指标的追求不同，从而导致芯片所需的电源电压也不同。在很多主板上，进行通讯的两颗芯片使用不同的电源电压，而芯片发出的通讯信号的幅度与芯片的供电电压相关。如果供电电压较低的芯片向供电电压较高的芯片发出通讯信号，容易导致供电电压较高的芯片无法识别该通讯信号的风险；如果供电电压较高的电压芯片向供电电压较低的芯片发出通讯信号，容易导致该通讯信号损毁该供电电压较低的电压芯片。
3.现有的解决方法是在两个芯片之间增加一个电平转换芯片，如图1所示，a芯片的供电电压为1.2v，且a芯片输出的信号a幅度为1.2v。b芯片的供电电压为5v，且b芯片输出的信号b幅度为5v，通过电平转换芯片将芯片a输出的信号a、芯片b输出的信号b进行电平转换，会增加电路的面积成本和物料成本，也会带来额外的功耗消耗。


技术实现要素：

4.本实用新型的主要目的在于提供一种芯片，旨在设计一个能够减小电路成本的芯片，并且该芯片能够准确的识别其他芯片发送的信号，并且发送符合其他芯片的供电电压的信号。
5.第一方面，本实用新型提供一种芯片，所述芯片包括：
6.通讯引脚，所述通讯引脚用于连接其他芯片；
7.接收电路和发送电路，所述接收电路与所述通讯引脚连接，所述发送电路与所述通讯引脚连接；
8.数字电路，所述数字电路与所述接收电路和发送电路连接，所述接收电路用于将所述其他芯片发送的第一通信信号转换成所述数字电路能够识别的通信信号并发送给所述数字电路；所述发送电路用于将所述数字电路发送的第二通信信号转换成所述其他芯片能够识别的通信信号并发送给所述其他芯片。
9.在一实施例中，所述接收电路包括比较器；所述比较器的第一输入端与所述通讯引脚连接，用于接收所述其他芯片发送的第一通信信号；所述比较器的第二输入端用于接收参考电压信号，所述比较器的输出端与所述数字电路相连接；
10.所述比较器用于根据所述参考电压信号和所述第一通信信号，生成所述数字电路能够识别的通信信号。
11.在一实施例中，所述接收电路还包括毛刺滤波器，所述毛刺滤波器连接于所述比较器的输出端与所述数字电路之间；所述毛刺滤波器用于滤除所述比较器输出的通信信号中的毛刺信号。
12.在一实施例中，所述毛刺滤波器包括延迟电路和相位跟随电路；
13.所述延迟电路的输入端与比较器的输出端连接，用于将所述比较器输出的通信信号进行延迟处理，以输出延迟信号；
14.所述相位跟随电路与所述延迟电路的输出端、及所述比较器的输出端连接，用于根据所述延迟信号对所述比较器输出的通信信号进行滤波处理并发送给所述数字电路。
15.在一实施例中，所述发送电路包括数字缓冲器；
16.所述数字缓冲器的输入端与所述数字电路的第一输出端相连接，所述数字缓冲器的供电端用于接收电源电压，所述数字缓冲器的输出端用于与所述通讯引脚相连接；
17.所述数字缓冲器用于根据所述电源电压和所述第二通信信号，生成所述其他芯片能够识别的通信信号。
18.在一实施例中，所述数字缓冲器的使能端与所述数字电路的第二输出端相连接，用于接收使能信号；所述使能信号用于控制所述数字缓冲器处于高阻态或者低阻态。
19.在一实施例中，所述芯片还包括参考电压电路；所述参考电压电路的输入端与预设电压源相连接；
20.所述参考电压电路的第一输出端与所述比较器的第二输入端相连接，用于向所述比较器的第二输入端输出参考电压信号；
21.所述参考电压电路的第二输出端与所述数字缓冲器的供电端相连接，用于向所述数字缓冲器的供电端提供所述电源电压。
22.在一实施例中，所述参考电压电路的控制端与所述数字电路的第三输出端相连接，所述数字电路的第三输出端用于输出电压调整信号；
23.所述电压调整信号用于调整所述参考电压信号，以使所述参考电压信号与所述第二通信信号对应的幅度相匹配；
24.所述电压调整信号还用于调整所述电源电压，以使所述电源电压与所述第一通信信号对应的幅度相匹配。
25.第二方面，本实用新型实施例还提供一种主板，包括如实施例中任一项所述的芯片。
26.在一实施例中，所述主板还包括其他芯片，所述其他芯片通过总线与所述芯片连接。
27.本实用新型提供一种芯片及主板，该芯片包括通讯引脚、接收电路、发送电路和数字电路，该通讯引脚用于连接其他芯片，接收电路与通讯引脚连接，发送电路与通讯引脚连接；数字电路与接收电路和发送电路连接。接收电路用于将其他芯片发送的第一通信信号转换成数字电路能够识别的通信信号并发送给数字电路；发送电路用于将数字电路发送的第二通信信号转换成其他芯片能够识别的通信信号并发送给其他芯片。通过接收电路和发送电路能够使得该芯片能够准确的识别其他芯片发送的第一通信信号，以及发送符合其他芯片的供电电压的第二信通信号，无需设置电平转换芯片，从而能够减小电路成本和电路体积，并减少功耗。
附图说明
28.为了更清楚地说明本技术实施例技术方案，下面将对实施例描述中所需要使用的
附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1为本技术的实施例提供的芯片的一实施方式的电路示意图；
30.图2为本技术的实施例提供的芯片的一实施方式的电路示意图；
31.图3为本技术的实施例提供的芯片的另一实施方式的电路示意图；
32.图4为本技术的实施例提供的芯片的另一实施方式的电路示意图；
33.图5为本技术的实施例提供的芯片的另一实施方式的电路示意图；
34.图6为本技术的实施例提供的芯片的另一实施方式的电路示意图；
35.图7为本技术的实施例提供的芯片的另一实施方式的电路示意图；
36.图8为本技术实施例提供的主板的一结构示意图；
37.图9为本技术实施例提供的主板的另一结构示意图。
38.本技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
39.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
40.下面结合附图，对本技术的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
41.请参照图2，图2为本技术的实施例提供的芯片的一实施方式的电路示意图。
42.如图2所示，所示芯片包括通讯引脚110、接收电路120、发送电路130和数字电路140。其中，该通讯引脚110用于连接其他芯片，接收电路120与通讯引脚110连接，发送电路130与通讯引脚110连接；数字电路140与接收电路120和发送电路130连接。接收电路120用于将其他芯片发送的第一通信信号转换成数字电路140能够识别的通信信号并发送给数字电路140；发送电路130用于将数字电路140发送的第二通信信号转换成其他芯片能够识别的通信信号并发送给其他芯片。通过接收电路和发送电路能够使得该芯片能够准确的识别其他芯片发送的第一通信信号，以及发送符合其他芯片的供电电压的第二信通信号。
43.需要说明的是，与如图1所示的电路相比，本实施例的接收电路120和发送电路130集成在芯片内部，无需额外设置电平转换芯片，从而能够减小电路成本和电路体积，并有效减少功耗。
44.在一实施例中，如图2所示，接收电路120的输入端(a端)与通讯引脚110连接，通讯引脚110用于接收其他芯片发送的第一通信信号，接收电路120用于对所述其他芯片发送的第一通信信号进行电平转换，得到数字电路140能够识别的通信信号，且数字电路140用于控制发送电路130处于高阻态(high impedance)；接收电路120的输出端(c端)与数字电路140相连接，用于将数字电路140能够识别的通信信号发送给数字电路140。
45.如图2所示，发送电路130的输入端(d端)与数字电路140相连接，数字电路140能够向其他芯片发送第二通信信号，发送电路130用于对数字电路140发送的第二通信信号进行电平转换，得到其他芯片能够识别的通信信号；发送电路130的输出端(b端)与通讯引脚110
相连接，用于将其他芯片能够识别的通信信号通过通讯引脚110发送给其他芯片。
46.在一实施例中，通讯引脚110可以为一个或者多个。示例性的，当通讯引脚110为一个时，该通讯引脚110与接收电路120的输入端、发送电路130的输出端相连接；当通讯引脚110为两个时，其中一个通讯引脚110与接收电路120的输入端相连接，另一个通讯引脚110与发送电路130的输出端相连接；当通讯引脚110为多个时，每个通讯引脚110可以各自与其他芯片相连接；可以理解的，其他芯片可以为一个或者多个。
47.示例性的，通讯引脚110连接的其他芯片的供电电压低于本芯片，通讯引脚110上的信号幅度与其他芯片的供电电压保持一致。在芯片发送第二通信信号时，接收电路的输入端a端为高阻态(high impedance)，表示接收电路的输入端a端具有相对电路中其他端点相对更高的阻抗，保证第二通信信号的质量；在芯片接收其他芯片发送的第一通信信号时，发送电路的输出端b端呈现高阻态，此时发送电路的输出端b端具有相对电路中其他端点相对更高的阻抗，从而不会影响第一通信信号的质量。
48.如图2所示，数字电路140为芯片内部用数字信号完成对数字量进行算术运算和逻辑运算的电路。数字电路140包括多个逻辑门，逻辑门是数字电路的基本单元。由于数字电路140具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。可选的，数字电路140由半导体工艺制成的若干数字集成器件构造而成。
49.在一实施例中，如图3所示，接收电路120包括比较器121，该比较器121例如为电压比较器，包括同向比较器和反向比较器。在集成电路中，比较器121的输入端是cmos器件的栅端，因此呈现高阻态。
50.其中，所述比较器121的第一输入端与所述通讯引脚110连接，比较器121用于接收所述其他芯片发送的第一通信信号；所述比较器121的第二输入端用于接收参考电压信号，所述比较器121的输出端与所述数字电路140相连接。
51.其中，比较器121的作用包括为数字电路140产生输入信号，比较器121的供电端与数字电路140的供电电压连接，使得比较器121能够输出数字电路140能够识别的通信信号。具体的，所述比较器121用于根据所述参考电压信号和所述第一通信信号，生成所述数字电路140能够识别的通信信号，并将该通信信号发送至数字电路140，数字电路140的供电电压例如为5v。
52.示例性的，参考电压信号的幅度vr可以根据其他芯片发送的第一通信信号的幅度确定，例如参考信号的幅度为第一通信信号的幅度的1/2，保证比较器121对第一通信信号的检测点，刚好为第一通信信号幅度的一半，因此比较器121识别通讯信号拥有最佳的抗噪音能力和通信信号质量。
53.示例性的，比较器121为同向比较器，同向比较器的正相输入端与所述通讯引脚110连接，同向比较器的反相输入端用于接收参考电压信号。假设正相输入端输入的第一通信信号的幅度为1.2v，参考电压信号的幅度vr为1.2v的一半0.6v，则同向比较器的输出端向数字电路140输出的通信信号的幅度为数字电路140可识别的电压幅度，例如为5v。
54.需要说明的是，比较器121的供电电源为本芯片电源，在接收电路120中使用比较器121的优势在于：1、比较器121的精度高，对很低的信号幅度也有很好的识别能力；2、比较器121性能稳定，在不同的工艺偏差、温度偏差、电压偏差下，相比施密特触发器或反相器，拥有更稳定的检测能力。
55.在一实施例中，比较器121为迟滞比较器，能够增强其抗噪音能力。
56.在一实施例中，如图4所示，接收电路120还包括毛刺滤波器122，所述毛刺滤波器122连接于所述比较器121的输出端与所述数字电路140之间；所述毛刺滤波器122用于滤除所述比较器121输出的通信信号中的毛刺信号。
57.需要说明的是，毛刺滤波器122连接于比较器121的输出端，由于比较器121较为敏感，外部信号上的小毛刺也可能被识别出来，因此在比较器121的输出端增加一个毛刺滤波器122，可滤除固定宽度的信号毛刺，保证信号质量。
58.示例性的，如图5所示，毛刺滤波器122包括延迟电路和相位跟随电路；所述延迟电路的输入端与比较器121的输出端连接，用于将所述比较器121输出的通信信号进行延迟处理，以输出延迟信号；所述相位跟随电路与所述延迟电路的输出端、及所述比较器121的输出端连接，用于根据所述延迟信号对所述比较器121输出的通信信号进行滤波处理并发送给所述数字电路140。
59.如图5所示，若当前时刻该相位跟随电路接收到的通信信号与延迟信号相位相同，则相位跟随电路输出的通信信号与为滤波后的通信信号，若当前时刻相位跟随电路接收到的通信信号与延迟信号相位相反，则相位跟随电路输出的通信信号与上一时刻输出的通信信号相同。因此该毛刺滤波器122可以稳定地实现毛刺滤波，并简化毛刺滤波器122结构减少占用空间。
60.示例性的，延迟电路包括充放模块和翻转模块，所述充放模块包括电容单元以及连接于所述电容单元的充放单元，所述充放单元与比较器121的输出端连接，用于根据比较器121输出的通信信号给所述电容单元充放电；所述翻转模块的输入端与所述电容单元连接，且所述翻转模块的输出端与所述相位跟随电路连接，所述翻转模块用于根据输入端电压输出所述延迟信号。
61.在一实施例中，如图6所示，发送电路130包括数字缓冲器131，该数字缓冲器131例如为逻辑门彼此隔离或者用于驱动、切换高于正常负载的单输入逻辑门。
62.其中，所述数字缓冲器131的输入端与所述数字电路140的第一输出端相连接，所述数字缓冲器131的供电端用于接收电源电压，所述数字缓冲器131的输出端用于与所述通讯引脚110相连接；所述数字缓冲器131用于根据所述电源电压和所述第二通信信号，生成所述其他芯片能够识别的通信信号。发送电路可由一个数字缓冲器131实现，将数字电路140输出的第二通信信号的幅度为芯片的电源电压，数字缓冲器131能够将第二通信信号电压幅度的转换成其他芯片能够识别的通信信号的电压幅度。
63.示例性的，数字缓冲器131的供电端接收的电源电压的幅度可以根据其他芯片发送的第一通信信号的幅度确定，例如，电源电压的幅度等同于第一通信信号的幅度，数字缓冲器131发出的通信信号，能成功被其他芯片识别，且不会发生芯片损毁的事件。可选的，参考电压信号的幅度为vr，电源电压的幅度为2vr。
64.在一实施例中，如图6所示，所述数字缓冲器131的使能端与所述数字电路140的第二输出端相连接；数字缓冲器131的使能端用于接收使能信号，所述使能信号用于控制所述数字缓冲器131处于高阻态或者低阻态。
65.示例性的，使能信号包括第一使能信号和第二使能信号，所述数字电路140的第二输出端用于在所述通讯引脚110发送所述第一通信信号时输出第一使能信号，所述第一使
能信号用于控制所述数字缓冲器131的输出端处于高阻态；所述数字电路140的第二输出端还用于在所述数字电路140发送所述第二通信信号时输出第二使能信号，所述第二使能信号用于控制所述数字缓冲器131的输出端处于低阻态。
66.需要说明的是，在芯片接收信号时，数字缓冲器131的输出端呈现高阻态，因此不会影响通信引脚上接收的第一通信信号的质量。在芯片发送第二通信信号时，由于数字缓冲器131的输出端处于低阻态，则接收电路的输入端为高阻态，因此也不会影响发送的第二通信信号的质量。
67.示例性的，如图6所示，在接收电路包括比较器121，发送电路包括数字缓冲器131时，可识别并发送低于本芯片的供电电压的通讯信号。例如，其他芯片的供电电压为1.2v，且其他芯片输出的第一通信信号的幅度为1.2v。本芯片的供电电压为5v，且芯片输出的第二通信信号的幅度为5v。基于图6所示的芯片的电路示意图，其他芯片发出的电压较低的第一通信信号可直接被该芯片接收识别，同时该芯片发出的电压较低的第二通信信号也可直接被其他芯片接收。
68.在一实施例中，如图7所示，所述芯片还包括参考电压电路150；所述参考电压电路150的输入端与预设电压源相连接；所述参考电压电路150的第一输出端与所述比较器121的第二输入端相连接，用于向所述比较器121的第二输入端输出参考电压信号；所述参考电压电路150的第二输出端与所述数字缓冲器131的供电端相连接，用于向所述数字缓冲器131的供电端提供所述电源电压。
69.其中，预设电压源的电压可以根据实际情况进行设置，例如预设电压源的电压为芯片的供电电压，该预设电压源的电压可以大于或等于其他芯片的供电电压。参考电压电路150的第一输出端用于向所述比较器121的第二输入端输出参考电压信号，参考电压信号的幅度可以为芯片的供电电压的一半；参考电压电路150的第二输出端用于向所述数字缓冲器131的供电端提供所述电源电压，电源电压的幅度可以为其他芯片的供电电压或者等同于其他芯片输出的第一通信信号的电压幅度。
70.示例性的，所述参考电压电路150的控制端与所述数字电路140的第三输出端相连接，所述数字电路140的第三输出端用于输出电压调整信号；所述电压调整信号用于调整所述参考电压信号，以使所述参考电压信号与所述第二通信信号对应的幅度相匹配，并使得所述第二通信信号转换为所述数字电路能够识别的通信信号；所述电压调整信号还用于调整所述电源电压，以使所述电源电压与所述第一通信信号对应的幅度相匹配，并使得所述第一通信信号转换为所述其他芯片能够识别的通信信号。
71.例如，电压调整信号包括第二通信信号对应的幅度，参考电压电路150的控制端在接收到电压调整信号后，根据电压调整信号调整参考电压电路150的第一输出端输出的所述参考电压信号，以使所述参考电压信号的幅度为所述第二通信信号对应的幅度；例如，电压调整信号包括第一通信信号对应的幅度，参考电压电路150的控制端在接收到电压调整信号后，根据电压调整信号调整参考电压电路150的第一输出端输出的电源电压，以使所述参考电压信号的幅度为所述第一通信信号对应的幅度。
72.上述实施例所述的芯片，包括通讯引脚110、接收电路120、发送电路130和数字电路140。其中，该通讯引脚110用于连接其他芯片，接收电路120与所述通讯引脚110连接，所述发送电路130与所述通讯引脚110连接；所述数字电路140与所述接收电路120和发送电路
130连接。接收电路120用于将所述其他芯片发送的第一通信信号转换成所述数字电路140能够识别的通信信号并发送给所述数字电路140；所述发送电路130用于将所述数字电路140发送的第二通信信号转换成所述其他芯片能够识别的通信信号并发送给所述其他芯片。通过接收电路120和发送电路130能够使得该芯片能够准确的识别其他芯片发送的第一通信信号，以及发送符合其他芯片的供电电压的第二信通信号，无需设置电平转换芯片，从而能够减小电路成本和电路体积，并减少功耗。
73.请参照图8，图8为本技术实施例提供的主板的一结构示意图。
74.如图8所示，主板200包括：芯片201，芯片201包括通讯引脚、接收电路、发送电路和数字电路。其中，芯片201可以为前述实施例中如图2至图7所示的芯片。
75.在一实施例中，如图9所示，主板200还包括其他芯片202，其他芯片202通过总线203与所述芯片201连接。例如，其他芯片202通过总线203与所述芯片201通讯引脚连接。
76.上述实施例所述的主板200，该主板200中的芯片201包括通讯引脚、接收电路、发送电路和数字电路，该通讯引脚用于连接其他芯片202，接收电路与通讯引脚连接，发送电路与通讯引脚连接；数字电路与接收电路和发送电路连接。接收电路用于将其他芯片202发送的第一通信信号转换成数字电路能够识别的通信信号并发送给数字电路；发送电路用于将数字电路发送的第二通信信号转换成其他芯片202能够识别的通信信号并发送给其他芯片。通过接收电路和发送电路能够使得该芯片201能够准确的识别其他芯片202发送的第一通信信号，以及发送符合其他芯片202的供电电压的第二信通信号，无需设置电平转换芯片，从而能够减小电路成本和电路体积，并减少功耗。
77.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接。可以是机械连接，也可以是电连接。可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
78.在本技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
79.上文的公开提供了许多不同的实施方式或例子用来实现本技术的不同结构。为了简化本技术的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
80.在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施方式或示例中。在本说明书中，对
上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
81.上述实施方式仅为本技术的优选实施方式，不能以此来限定本技术保护的范围，本领域的技术人员在本技术的基础上所做的任何非实质性的变化及替换均属于本技术所要求保护的范围。