一种屏蔽栅MOSFET器件及其制作方法与流程

一种屏蔽栅mosfet器件及其制作方法
技术领域
1.本技术涉及半导体器件及制造领域，具体涉及一种屏蔽栅mosfet器件及其制作方法。


背景技术：

2.随着电子消费产品需求的增长，mosfet的需求越来越大，例如驱动件、电子通讯设备、功率器件等等应用方面。mosfet器件通过栅极电压控制漏极电流，具有驱动功率小、驱动电流小、输入阻抗高、开关速度快和热稳定性好等特性，被广泛应用。
3.在相关技术中，关于mosfet器件的设计和制作方法一直在持续的改进，随着市场竞争的激烈程度增加，对成本控制的要求也越来越高，如何在不降低器件性能的情况下，降低制造成本也是目前重要的研究方向。
4.对于控制制造成本，其主要的一个方向即与光刻次数相关，多晶硅淀积使用到光刻板实现，且在相关技术中，多晶硅淀积次数多次，则需要增加光刻板的使用次数。


技术实现要素：

5.本技术提供了一种屏蔽栅mosfet器件及其制作方法，可以解决相关技术中光刻次数较多带来的成本问题。
6.一方面，本技术实施例提供了一种屏蔽栅mosfet器件的制作方法，包括：
7.提供刻蚀有沟槽的衬底，在所述沟槽的内壁及底部沉积屏蔽栅厚介质层；
8.在所述沟槽内填充光刻胶并从上方开始去除部分厚度的光刻胶，所述沟槽中，剩余厚度的光刻胶的顶部低于所述屏蔽栅厚介质层的顶部；
9.沿所述沟槽侧壁刻蚀所述屏蔽栅厚介质层至顶部与所述剩余厚度的光刻胶的顶部齐平；
10.将所述衬底上方的硬质掩膜层以及所述沟槽内所述剩余厚度的光刻胶去除；
11.在所述屏蔽栅厚介质层上方且所述沟槽内壁形成栅介质层；
12.通过一步淀积同时形成多晶硅形成栅多晶硅和屏蔽栅多晶硅，其中，所述栅多晶硅形成于所述屏蔽栅厚介质层上方，所述屏蔽栅多晶硅形成于所述屏蔽栅厚介质层沟槽内；
13.在所述栅介质层两侧形成阱，并在所述阱上方形成源极；
14.在所述源极、所述阱、所述栅多晶硅和所述屏蔽栅多晶硅的上表面沉积接触孔介质层；
15.刻蚀所述接触孔介质层，使得所述阱、所述栅多晶硅和所述屏蔽栅多晶硅上方形成接触孔；
16.在所述衬底的背面形成背面金属，并在所述接触孔中填充正面金属。
17.可选的，所述通过一步淀积同时形成多晶硅形成栅多晶硅4和屏蔽栅多晶硅10，包括：
18.在所述沟槽101内部及所述衬底1顶部淀积多晶硅301，其中，所述屏蔽栅厚介质层2上方平坦处及所述衬底1顶部形成薄层多晶硅，所述屏蔽栅厚介质层2沟槽内及贴近所述栅介质层3侧壁处形成厚层多晶硅；
19.对所述多晶硅301进行刻蚀，留有所述栅多晶硅4以及所述屏蔽栅多晶硅10，所述屏蔽栅多晶硅(10)上方无所述栅多晶硅(4)。
20.可选的，所述对所述多晶硅301进行刻蚀，包括：
21.对所述屏蔽栅厚介质层2上方平坦处及所述衬底1顶部形成的薄层多晶硅刻蚀，留有所述屏蔽栅厚介质层2上方的栅多晶硅4以及所述屏蔽栅厚介质层2沟槽内的屏蔽栅多晶硅10。
22.可选的，所述提供刻蚀有沟槽101的衬底1，包括：
23.提供所述衬底1，在所述衬底1的上表面形成硬质掩膜层102；
24.通过光刻工艺对所述硬质掩膜层102进行刻蚀确定出栅极形成区域再以所述硬质掩膜层102为掩膜对所述衬底1进行刻蚀形成所述沟槽101。
25.另一方面，本技术实施例提供了一种屏蔽栅mosfet器件，包括：
26.设有沟槽101的衬底1；形成于所述沟槽101中的屏蔽栅多晶硅10；所述屏蔽栅多晶硅10侧壁及底部设有紧贴所述沟槽101内壁的屏蔽栅厚介质层2，其中，所述屏蔽栅多晶硅10顶部与所述屏蔽栅厚介质层2顶部齐平；覆盖于所述屏蔽栅多晶硅10顶部与所述屏蔽栅厚介质层2顶部的接触孔介质层7，所述屏蔽栅厚介质层7填充于所述沟槽101内；
27.形成于所述屏蔽栅厚介质层2上方的栅多晶硅4；所述栅多晶硅4侧壁设有栅介质层3；形成于所述栅介质层3两侧的阱5；所述阱5的上方设有源极6；形成于所述衬底1背面的背面金属8；填充于所述阱5、所述栅多晶硅4和所述屏蔽栅多晶硅10上方接触孔701内的正面金属9。
28.可选的，所述栅多晶硅4位于所述屏蔽栅厚介质层2上方，所述屏蔽栅多晶硅10位于屏蔽栅厚介质层2沟槽内。
29.可选的，所述衬底1为硅衬底，所述硅衬底上设有外延层。
30.本技术技术方案，至少包括如下优点：
31.在屏蔽栅厚介质层形成后，通过等高度的光刻胶形成出屏蔽栅多晶硅生成区域，光刻胶去除后其位置淀积形成屏蔽栅多晶硅，同时，屏蔽栅厚介质层上方紧贴沟槽侧壁处淀积形成栅多晶硅，从而在不增加光刻过程情况下一步淀积完成屏蔽栅多晶硅和栅多晶硅，减少了多晶硅的淀积次数，以解决相关技术中光刻次数较多带来的成本问题；此外，新结构与新工艺下，减少了屏蔽栅多晶硅和栅多晶硅这两层多晶硅之间的交叠电容，进而降低了输入电容。
附图说明
32.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
33.图1是本技术一个示例性实施例提供的屏蔽栅mosfet器件的制作方法的流程图；
34.图2至图10是本技术一个示例性实施例提供的屏蔽栅mosfet器件的形成示意图。
具体实施方式
35.下面将结合附图，对本技术中的9技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
36.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
37.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
38.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
39.请参考图1，其示出了本技术一个示意性实施例提供的屏蔽栅mosfet器件的制作方法的流程示意图，该方法包括：
40.步骤101，提供刻蚀有沟槽的衬底，在沟槽的内壁及底部沉积屏蔽栅厚介质层。
41.可选的，步骤101中提供刻蚀有沟槽的衬底的内容，包括但不限于如下内容。
42.内容一、提供衬底，在衬底的上表面形成硬质掩膜层。
43.内容二、通过光刻工艺对硬质掩膜层102进行刻蚀确定出栅极形成区域再以硬质掩膜层102为掩膜对衬底1进行刻蚀形成沟槽101。
44.参考图2，其示出了在衬底处形成沟槽，在沟槽内沉积屏蔽栅厚介质层的剖面示意图。示例性的，如图2所示，提供衬底1，进一步的，该衬底1位硅衬底且形成有外延层；在形成沟槽101时，首先在衬底1的上表面形成硬质掩膜层102，之后采用光刻工艺定义处沟槽101的栅极形成区域，之后依次对硬质掩膜层102和衬底1进行刻蚀形成沟槽101。
45.进一步的，在形成沟槽101后，如图3所示，其示出了淀积屏蔽栅厚介质层的剖面示意图。图3中，在沟槽101的内壁及底部沉积屏蔽栅厚介质层2，可选的，屏蔽栅厚介质层2还可以通过氧化方式形成。
46.步骤102，在沟槽内填充光刻胶并从上方开始去除部分厚度的光刻胶，沟槽中，剩余厚度的光刻胶的顶部低于屏蔽栅厚介质层的顶部。
47.参考图4，图4示出了光刻胶填充后的剖面示意图。示例性的，如图4所示，在沟槽101内填充光刻胶103，填充后从上方开始去除部分厚度的光刻胶103，由于靠近沟槽101内屏蔽栅厚介质层2上方区域的曝光不足，显影后光刻胶103依旧留下，其中，剩余厚度的光刻胶103的顶部低于屏蔽栅厚介质层2的顶部，即沟槽101底部上方留下光刻胶103。
48.步骤103，沿沟槽侧壁刻蚀屏蔽栅厚介质层至顶部与剩余厚度的光刻胶的顶部齐平。
49.参考图5，图5示出了屏蔽栅厚介质层刻蚀后的剖面示意图。示例性的，如图5所示，屏蔽栅厚介质层2被刻蚀后剩余部分的顶部与剩余部分的光刻胶103的顶部齐平。
50.步骤104，将衬底上方的硬质掩膜层以及沟槽内剩余厚度的光刻胶去除。
51.请参考图6，图6示出了硬质掩膜层和光刻胶去除后的剖面示意图。示例性的，如图6所示，位于衬底1上方的硬质掩膜层102去除，以及，沟槽101内的光刻胶103去除无剩余部分，及沟槽101底部仅剩余屏蔽栅厚介质层2。
52.步骤105，在屏蔽栅厚介质层上方且沟槽内壁形成栅介质层。
53.请参考图7，图7示出了栅介质层的剖面示意图。示例性的，如图7所示，屏蔽栅厚介质层2位于沟槽101的底部，在屏蔽栅厚介质层2两侧上表面处形成栅介质层3，各处栅介质层3紧贴沟槽101内壁。
54.步骤106，通过一步淀积同时形成多晶硅形成栅多晶硅和屏蔽栅多晶硅，其中，栅多晶硅形成于屏蔽栅厚介质层上方，屏蔽栅多晶硅形成于屏蔽栅厚介质层沟槽内。
55.可选的，步骤106提供的内容，包括但不限于如下内容。
56.内容一、在沟槽内部及衬底顶部淀积多晶硅，其中，屏蔽栅厚介质层上方平坦处及衬底顶部形成薄层多晶硅，屏蔽栅厚介质层沟槽内及贴近栅介质层侧壁处形成厚层多晶硅。
57.内容二、对多晶硅进行刻蚀，留有栅多晶硅以及屏蔽栅多晶硅，屏蔽栅多晶硅上方无栅多晶硅。
58.在一种可能的实施方式中，将屏蔽栅厚介质层上方平坦处及衬底顶部形成的薄层多晶硅去除，留有屏蔽栅厚介质层上方的栅多晶硅以及屏蔽栅厚介质层沟槽内的屏蔽栅多晶硅，其中，屏蔽栅多晶硅上方无栅多晶硅。
59.请继续参考图7，示例性的，如图7所示，沿着沟槽101内部以及衬底1顶部淀积多晶硅301。其中，此时平坦处留下薄层多晶硅，包括屏蔽栅厚介质层2上方平坦处和衬底1顶部平坦处；此外，在屏蔽栅厚介质层2沟槽内和紧贴栅介质层3侧壁处留下厚层多晶硅。
60.进一步的，如图8所示，图8示出了栅多晶硅和屏蔽栅多晶硅的剖面示意图。为了形成栅多晶硅4和屏蔽栅多晶硅10，将屏蔽栅厚介质层2上方平坦处及衬底1顶部形成的薄层多晶硅去除，从而留有屏蔽栅厚介质层2上方的栅多晶硅4以及屏蔽栅厚介质层2沟槽内的屏蔽栅多晶硅10。
61.示意性的，如图9所示，其示出了多晶硅的刻蚀过程图。在图9左起第一图中示出了衬底1的示意图，左起第二图中示出了多晶硅301的形成后示意图，左起第三图中示出了多晶硅301刻蚀后、留下侧壁的栅多晶硅的示意图。
62.步骤107，在栅介质层两侧形成阱，并在阱上方形成源极。
63.步骤108，在源极、阱、栅多晶硅和屏蔽栅多晶硅的上表面沉积接触孔介质层。
64.步骤109，刻蚀接触孔介质层，使得阱、栅多晶硅和屏蔽栅多晶硅上方形成接触孔。
65.步骤110，在衬底的背面形成背面金属，并在接触孔中填充正面金属。
66.请参考图10，图10示出了步骤107至步骤110加工后对应的剖面示意图。如图10所示，在形成完栅多晶硅和屏蔽栅多晶硅之后，在栅介质层3两侧注入阱5和源极6，其中，源极
6位于阱5上方；进一步的，刻蚀接触孔介质层7形成接触孔701，如图10所示，接触孔701形成于阱5、栅多晶硅4和屏蔽栅多晶硅10上方。
67.进一步的，在衬底1处淀积金属层，其中，在衬底1的背面形成背面金属8，并在各处接触孔701内填充正面金属9，从而在衬底正背面进行金属化处理。
68.综上，本发明提供一种屏蔽栅mosfet的器件制作方法，包括：在屏蔽栅厚介质层形成后，通过等高度的光刻胶形成出屏蔽栅多晶硅生成区域，光刻胶去除后其位置淀积形成屏蔽栅多晶硅，同时，屏蔽栅厚介质层上方紧贴沟槽侧壁处淀积形成栅多晶硅，从而在不增加光刻过程情况下一步淀积完成屏蔽栅多晶硅和栅多晶硅，减少了多晶硅的淀积次数，以解决相关技术中光刻次数较多带来的成本问题；此外，新结构与新工艺下，减少了屏蔽栅多晶硅和栅多晶硅这两层多晶硅之间的交叠电容，进而降低了输入电容。
69.请参考图10，其示出了本技术一个示意性实施例提供的屏蔽栅mosfet器件的剖面示意图，该器件通过上述任一方法实施例进行制作，该器件包括：
70.设有沟槽101的衬底1；形成于沟槽101中的屏蔽栅多晶硅10；屏蔽栅多晶硅10侧壁及底部设有紧贴沟槽101内壁的屏蔽栅厚介质层2，其中，屏蔽栅多晶硅10顶部与屏蔽栅厚介质层2顶部齐平；覆盖于屏蔽栅多晶硅10顶部与屏蔽栅厚介质层2顶部的接触孔介质层7，屏蔽栅厚介质层7填充于沟槽101内。
71.可选的，衬底1为硅衬底，硅衬底上设有外延层。
72.形成于屏蔽栅厚介质层2上方的栅多晶硅4；栅多晶硅4侧壁设有栅介质层3；形成于栅介质层3两侧的阱5；阱5的上方设有源极6；形成于衬底1背面的背面金属8；填充于阱5、栅多晶硅4和屏蔽栅多晶硅10上方接触孔701内的正面金属9。
73.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。