一种多芯片立体集成结构及制作方法与流程

1.本发明属于芯片封装领域，涉及一种多芯片立体集成结构及制作方法。


背景技术：

2.多芯片集成正在从二维向三维发展，但是在芯片晶圆上直接打tsv通孔受到诸多限制，工艺要求高，需要对芯片内部的电路和结构有充分的了解，芯片晶圆尺寸要求同tsv工艺线的尺寸相吻合，芯片晶圆在设计和加工时就考虑到后续的tsv孔，以及tsv孔需要隔离过渡区(keep-out区)等，所用芯片需要专门设计才可以打tsv孔并进行堆叠。同时芯片垂直堆叠对芯片的大小尺寸的等同也有一定的要求，另外目前tsv工艺还没有移至到gaas、inp、sic、gan等化合物半导体基材中去，所以基于这些化合物半导体衬底的芯片目前还不能制备连接上下表面的垂直导通孔。如何实现这些不同尺寸、不同材料、不同工艺、不同功能的芯片的高密度三维集成，是一个迫切需要解决的技术问题。


技术实现要素：

3.本发明的目的在于解决现有技术中的问题，提供一种多芯片立体集成结构及制作方法，能够对不同功能、不同材质、不同结构的芯片进行集成，能降低电子系统集成微系统的研发成本，也满足多品种、小批量的电子系统要求。
4.为达到上述目的，本发明采用以下技术方案予以实现：
5.一种多芯片立体集成结构，包括：多芯片立体集成结构组件；
6.多芯片立体集成结构组件包括芯片、无源器件、塑封料和若干个基板；
7.若干个基板逐层堆叠，包括顶层基板、中间基板和底层基板；
8.顶层基板和中间基板、中间基板和底层基板之间均通过层间凸点焊球进行相连；顶层基板、中间基板和底层基板上均键合有芯片；无源器件固定在顶层基板上；塑封料封装除底层基板下表面外的其余面。
9.本发明的进一步改进在于：
10.顶层基板、中间基板和底层基板分别为第一基板、第二基板和第三基板；
11.第一基板包括位于第一基板下表面的对外焊盘和位于第一基板上表面的第一层间焊盘；第二基板包括位于第二基板下表面的第一焊盘凸台和位于第二基板上表面的第二层间焊盘；第三基板包括位于第三基板下表面的第二焊盘凸台和位于第三基板上表面无源器件表贴焊盘；
12.芯片包括第一芯片、第二芯片、第三芯片、第四芯片和第五芯片；层间凸点焊球包括第一焊球和第二焊球；
13.第一芯片键合在第三基板的上表面；第二芯片和第三芯片键合在第二基板的上表面；第四芯片和第五芯片键合在第一基板的上表面；
14.无源器件通过在无源器件表贴焊盘表贴在第三基板的上表面，且位于第一芯片的四周；第一基板和第二基板之间通过第一焊球进行连接；第二基板和第三基板之间通过第
二焊球进行连接；第一焊球焊接于第一层间焊盘和第一焊盘凸台之间，第二焊球焊接于第二层间焊盘和第二焊盘凸台之间；
15.还包括第三焊球；第三焊球位于对外焊盘上；塑封料封装除第一基板下表面外的其余面。
16.第一基板、第二基板和第三基板均为tsv硅转接基板。
17.第一芯片、第二芯片、第三芯片、第四芯片和第五芯片通过倒装键合分别键合在第三基板、第二基板和第一基板上；
18.第一芯片通过第一芯片上的第一倒装凸点键合在第三基板上表面的第一芯片键合焊盘上；
19.第二芯片和第三芯片分别通过第二芯片上的第二倒装凸点和第三芯片上的第三倒装凸点键合在第二基板上表面的第二芯片键合焊盘上；
20.第四芯片和第五芯片分别通过第四芯片上的第四倒装凸点和第五芯片上的第五倒装凸点键合在第一基板上表面的第三芯片键合焊盘上。
21.第一基板还包括第一硅衬底、第一tsv通孔、第一多层金属再布线层、第一金属层间介质层、第二多层金属再布线层和第二金属层间介质层；
22.第一多层金属再布线层、第一金属层间介质层位于第一基板的上表面；第二多层金属再布线层和第二金属层间介质层位于第一基板的下表面；第一tsv通孔穿过第一硅衬底，第一硅衬底位于第一基板的中间；
23.第二基板还包括第二硅衬底、第二tsv通孔、第三多层金属再布线层、第三金属层间介质层、第四多层金属再布线层和第四金属层间介质层；
24.第三多层金属再布线层和第三金属层间介质层位于第二基板的上表面；第四多层金属再布线层和第四金属层间介质层位于第二基板的下表面；第二tsv通孔穿过第二硅衬底，第二硅衬底位于第二基板的中间；
25.第三基板还包括第三硅衬底、第三tsv通孔、第五多层金属再布线层、第五金属层间介质层、第六多层金属再布线层和第六金属层间介质层；
26.第五多层金属再布线层和第五金属层间介质层位于第三基板的上表面；第六多层金属再布线层和第六金属层间介质层位于第三基板的下表面；第三tsv通孔穿过第三硅衬底，第三硅衬底位于第三基板的中间。
27.塑封料采用热膨胀系数小于10ppm/℃的塑封材料；无源器件采用贴片式无源元件或者芯片式无源元件；第二芯片、第三芯片、第四芯片和第五芯片的厚度小于200微米。
28.还包括底部填充材料，底部填充材料包括第一填充材料、第二填充材料、第三填充材料、第四填充材料和第五填充材料；第一填充材料用于填充第一芯片与第三基板上表面的缝隙；第二填充材料和第三填充材料分别用于填充第二芯片、第三芯片与第二基板上表面的缝隙；第四填充材料和第五填充材料分别用于填充第四芯片、第五芯片与第一基板上表面的缝隙；
29.还包括第六填充材料和第七填充材料；第六填充材料用于填充第二基板和第三基板之间；第七填充材料用于填充第一基板和第二基板之间。
30.还包括保护膜层，保护膜层覆盖第一基板的下表面，包裹第三焊球根部靠近对外焊盘部分，第三焊球顶部球冠部分裸露在保护膜层外。
31.还包括金属焊柱和焊帽，金属焊柱焊接在对外焊盘上，焊帽位于金属焊柱的一端。
32.一种多芯片立体集成结构制作方法，包括：
33.制备第一基板、第二基板和第三基板对应的基板晶圆，对基板晶圆上的每一个第一基板、第二基板和第三基板进行外观测试和双面电通断测试，测试通过的基板进入下一单层组件微组装工序；
34.将第四芯片和第五芯片分别通过第四芯片上的第四倒装凸点和第五芯片上的第五倒装凸点键合在第一基板上表面的第三芯片键合焊盘上，并施加第四填充材料和第五填充材料填充第四芯片、第五芯片与第一基板上表面的缝隙；
35.将第二芯片和第三芯片分别通过第二芯片上的第二倒装凸点和第三芯片上的第三倒装凸点键合在第二基板上表面的第二芯片键合焊盘上；并施加第二填充材料和第三填充材料填充第二芯片、第三芯片与第二基板上表面的缝隙；
36.将第一芯片通过第一芯片上的第一倒装凸点键合在第三基板上表面的第一芯片键合焊盘上，并施加第一填充材料用于填充第一芯片与第三基板上表面的缝隙；
37.将无源器件通过在无源器件表贴焊盘表贴在第一基板的上表面，且位于第一芯片的四周；表贴后的无源元件的最高处低于倒扣键合后第一芯片的背面；对第一基板、第二基板和第三基板单层功能组件进行外观测试和电测试，测试通过的第一基板、第二基板和第三基板单层组件进入植球工序；
38.在第一基板上表面的第一层间焊盘上植入第一焊球；在第二基板上表面的第二层间焊盘上植入第二焊球；
39.通过第一焊球与第二基板下表面的第一焊盘凸台的键合和第二焊球与第三基板下表面的第二焊盘凸台的键合，实现第一基板、第二基板和第三基板单层组件的堆叠，并施加第六填充材料和第七填充材料，对除第一基板的下表面的对外焊盘所在面之外的其他侧面和顶面用塑封料进行包封，形成包封体；
40.减薄塑封料的顶面，裸露第一芯片的衬底；在第一基板的下表面的对外焊盘植入对外第三焊球；切割分离后形成多芯片立体集成结构组件。
41.与现有技术相比，本发明具有以下有益效果：
42.本发明通过将基板逐层堆叠，并将芯片键合在基板上，可实现不同材质、不同功能多颗芯片的三维立体集成，对于不同材质、不同工艺制备的成品芯片具有普适性，本发明通过芯片在基板进行微组装形成单层功能组件，对单层功能组件进行测试，提前剔除不合格单层功能组件，提高集成良率。
附图说明
43.为了更清楚的说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
44.图1为本发明实施例的多芯片立体集成结构的第一种示意图；
45.图2为本发明实施例的一种组装在底层基板晶圆上的裸组件和裸组件假件阵列示意图；
46.图3为本发明实施例的多芯片立体集成结构的第二种示意图；
47.图4为本发明实施例的多芯片立体集成结构的第三种示意图；
48.图5为本发明实施例的多芯片立体集成结构的第四种示意图；
49.图6为本发明实施例的另一种组装在有机载板条带的裸组件和裸组件假件阵列示意图。
50.其中，10-第一基板；11-第一硅衬底；12-第一tsv通孔；13-第一多层金属再布线层；14-第一金属层间介质层；15-第二多层金属再布线层；16-第二金属层间介质层；17-第三芯片键合焊盘；18-对外焊盘；19-第一层间焊盘；20-第二基板；21-第二硅衬底；22-第二tsv通孔；23-第三多层金属再布线层；24-第三金属层间介质层；25-第四多层金属再布线层；26-第四金属层间介质层；27-第二芯片键合焊盘；28-第一焊盘凸台；29-第二层间焊盘；30-第三基板；31-第三硅衬底；32-第三tsv通孔；33-第五多层金属再布线层；34-第五金属层间介质层；35-第六多层金属再布线层；36-第六金属层间介质层；37-第一芯片键合焊盘；38-第二焊盘凸台；39-无源器件表贴焊盘；40-芯片封装有机载板；41-第一芯片；42-第二芯片；43-第三芯片；44-第四芯片；45-第五芯片；46-无源元件；50-第三焊球；51-第一倒装凸点；52-第二倒装凸点；53-第三倒装凸点；54-第四倒装凸点；55-第五倒装凸点；56-第一焊球；57-第二焊球；61-第一填充材料；62-第二填充材料；63-第三填充材料；64-第四填充材料；65-第五填充材料；66-表贴焊点；67-第六填充材料；68-第七填充材料；69-第八填充材料；70-塑封料；71-保护膜层；72-金属焊柱；73-焊帽；80-裸组件；81-裸组件假件；100-多芯片立体集成结构组件；101-基板晶圆；200-第一多芯片立体集成结构组件；300-第二多芯片立体集成结构组件；400-第三多芯片立体集成结构组件；401-芯片封装有机载板条带。
具体实施方式
51.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
52.因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
53.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
54.在本发明实施例的描述中，需要说明的是，若出现术语“上”、“下”、“水平”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
55.此外，若出现术语“水平”，并不表示要求部件绝对水平，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可
以稍微倾斜。
56.在本发明实施例的描述中，还需要说明的是，除非另有明确的规定和限定，若出现术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
57.下面结合附图对本发明做进一步详细描述：
58.参见图1，本发明公布了一种多芯片立体集成结构，包括：多芯片立体集成结构组件100；多芯片立体集成结构组件100包括芯片、无源器件46、塑封料70和若干个基板；若干个基板逐层堆叠，形成顶层基板、中间基板和底层基板；
59.顶层基板和中间基板、中间基板和底层基板之间均通过层间凸点焊球进行相连；顶层基板、中间基板和底层基板上均键合有芯片，无源器件46固定在顶层基板上；塑封料70封装除底层基板下表面外的其余面。
60.顶层基板、中间基板和底层基板分别为第一基板10、第二基板20和第三基板30；
61.第一基板10包括位于第一基板10下表面的对外焊盘18和位于第一基板10上表面的第一层间焊盘19；第二基板20包括位于第二基板20下表面的第一焊盘凸台28和位于第二基板20上表面的第二层间焊盘29；第三基板30包括位于第三基板30下表面的第二焊盘凸台38和位于第三基板30上表面无源器件表贴焊盘39；
62.芯片包括第一芯片41、第二芯片42、第三芯片43、第四芯片44和第五芯片45；层间凸点焊球包括第一焊球56和第二焊球57；
63.第一芯片41键合在第三基板30的上表面；第二芯片42和第三芯片43键合在第二基板20的上表面；第四芯片44和第五芯片45键合在第一基板10的上表面；
64.第二芯片42、第三芯片43、第四芯片44和第五芯片45的厚度小于200微米；其中分别不包括第二倒装凸点52、第三倒装凸点53、第四倒装凸点54和第五倒装凸点55的厚度；以便能保持较小的相邻基板层间距，更有益于增加层间凸点焊球电互连密度，同时减小多芯片立体集成结构组件的整体高度，提高集成度；
65.无源器件46通过在第三基板30上表面的无源器件表贴焊盘39上焊接形成表贴焊点66，实现在第三基板30上的表贴组装，且位于第一芯片41的四周；无源器件46采用贴片式无源元件或者芯片式无源元件；
66.第一基板10和第二基板20之间通过第一焊球56进行连接；第二基板20和第三基板30之间通过第二焊球57进行连接；第一焊球56焊接于第一层间焊盘19和第一焊盘凸台28之间，第二焊球57焊接于第二层间焊盘29和第二焊盘凸台38之间；第一焊球56和第二焊球57实现相邻基板层间的电连接，同时对上层结构起到物理支撑作用。第一焊球56和第二焊球57可以是c4焊球，也可以是核壳结构的焊球，还可以是铜柱焊帽结构，第一焊球56和第二焊球57的制备方式可以是植球方式，也可以是电镀方式。
67.还包括第三焊球50；第三焊球50位于对外焊盘18上；塑封料70封装除第一基板10下表面外的其余面。
68.第一基板10、第二基板20和第三基板30均为tsv硅转接基板。
69.第一芯片41、第二芯片42、第三芯片43、第四芯片44和第五芯片45通过倒装键合分
别键合在第三基板30、第二基板20和第一基板10上；
70.第一芯片41通过第一芯片41上的第一倒装凸点51键合在第三基板30上表面的第一芯片键合焊盘37上；
71.第二芯片42和第三芯片43分别通过第二芯片42上的第二倒装凸点52和第三芯片43上的第三倒装凸点53键合在第二基板20上表面的第二芯片键合焊盘27上；
72.第四芯片44和第五芯片45分别通过第四芯片44上的第四倒装凸点54和第五芯片45上的第五倒装凸点55键合在第一基板10上表面的第三芯片键合焊盘17上。
73.第三基板30上表面的芯片优选功率较大，对散热要求较高的芯片，因该层芯片背面是裸露在外的，可以与热沉、冷板等散热装置直接接触，散热效果最好；第二基板20上表面的芯片优选与顶层的芯片间数据交互较频繁，数据传输速度要求高的芯片，第一基板10上表面的芯片优选与顶层的芯片间数据交互频次较低，数据传输速度要求低的芯片。例如，第三基板30上表面的芯片优选cpu、gpu、fpga、dsp、soc等信息处理计算芯片，第二基板20上表面的芯片优选ddr等存储器芯片，用来保存信息处理计算过程中的数据和临时文件，第一基板10上表面的芯片优选flash存储器芯片，用来保存程序代码。
74.第一基板10还包括第一硅衬底11、第一tsv通孔12、第一多层金属再布线层13、第一金属层间介质层14、第二多层金属再布线层15和第二金属层间介质层16；
75.第一多层金属再布线层13、第一金属层间介质层14位于第一基板10的上表面；第二多层金属再布线层15和第二金属层间介质层16位于第一基板10的下表面；第一tsv通孔12穿过第一硅衬底11，第一硅衬底11位于第一基板10的中间；
76.第二基板20还包括第二硅衬底21、第二tsv通孔22、第三多层金属再布线层23、第三金属层间介质层24、第四多层金属再布线层25和第四金属层间介质层26；
77.第三多层金属再布线层23和第三金属层间介质层24位于第二基板20的上表面；第四多层金属再布线层25和第四金属层间介质层26位于第二基板20的下表面；第二tsv通孔22穿过第二硅衬底21，第二硅衬底21位于第二基板20的中间；
78.第三基板30还包括第三硅衬底31、第三tsv通孔32、第五多层金属再布线层33、第五金属层间介质层34、第六多层金属再布线层35和第六金属层间介质层36；
79.第五多层金属再布线层33和第五金属层间介质层34位于第三基板30的上表面；第六多层金属再布线层35和第六金属层间介质层36位于第三基板30的下表面；第三tsv通孔32穿过第三硅衬底31，第三硅衬底31位于第三基板30的中间。
80.第一tsv通孔12、第二tsv通孔22和第三tsv通孔32优选铜填充的垂直实孔，孔径为5微米-50微米，第一硅衬底11、第二硅衬底21和第三硅衬底31的厚度为70微米-300微米，第一硅衬底11、第二硅衬底21和第三硅衬底31的厚度可以相同，也可以不同；
81.第一基板10、第二基板20和第三基板30上/下表面的各种焊盘金属材料结构采用铜、镍、金组合。
82.塑封料70采用热膨胀系数小于10ppm/℃的塑封材料；塑封料70的成型工艺优选采用晶圆级塑封工艺，实施塑封工艺时第一基板10是以整个tsv硅转接基板晶圆形式存在，第二基板20和第三基板30则是以组装在第一基板10上表面的一个个分立基板存在。
83.倒装键合在第三基板30上表面的一个或多个芯片背面是裸露出来的，且芯片背面之间，以及芯片背面与周围的塑封料70表面之间是齐平的，便于散热装置的施加。无源器件
46是被塑封料70包裹的，表贴后的无源器件46的最高处低于塑封料70表面。第一基板10、第二基板20和第三基板30的侧面包裹的塑封体横向厚度小于500微米。
84.底部填充材料包括第一填充材料61、第二填充材料62、第三填充材料63、第四填充材料64和第五填充材料65；第一填充材料61用于填充第一芯片41与第三基板30上表面的缝隙；第二填充材料62和第三填充材料63分别用于填充第二芯片42、第三芯片43与第二基板20上表面的缝隙；第四填充材料64和第五填充材料65分别用于填充第四芯片44、第五芯片45与第一基板10上表面的缝隙；
85.还包括第六填充材料67和第七填充材料68；第六填充材料67用于填充第二基板20和第三基板30之间的缝隙；第七填充材料68用于填充第一基板10和第二基板20之间的缝隙。
86.非底层的第二基板20和第三基板30下表面引脚不是采用常规的焊盘结构，而是采用有一定高度直径比的焊盘凸台结构，以在提高基板间互连密度的同时，适应较宽的基板间缝隙。第二基板20下表面的第一焊盘凸台28和第三基板30下表面的第二焊盘凸台38材质优选铜，表面可以镍金层保护，利用铜材料良好的导电性和延展性，减小相邻基板层间的电连接电阻，同时提高机械可靠性。第一焊盘凸台28和第二焊盘凸台38的制备方法优选采用先电镀铜凸台，再化镀镍金层，此时第一焊球56和第二焊球57采用植球制备方式；第一焊盘凸台28和第二焊盘凸台38与第一焊球56和第二焊球57的制备方法也可以采用依次先电镀铜凸台，再接着电镀焊料的方式。
87.还包括保护膜层71，保护膜层71覆盖第一基板10的下表面，包裹第三焊球50根部靠近对外焊盘18部分，第三焊球50顶部球冠部分裸露在保护膜层71外。
88.包括金属焊柱72和焊帽73，金属焊柱72焊接在对外焊盘18上，焊帽73位于金属焊柱72的一端。
89.一种多芯片立体集成结构制作方法，包括：
90.制备第一基板10、第二基板20和第三基板30对应的基板晶圆，对基板晶圆上的每一个第一基板10、第二基板20和第三基板30进行外观测试和双面电通断测试，测试通过的基板进入下一单层组件微组装工序；
91.将第四芯片44和第五芯片45分别通过第四芯片44上的第四倒装凸点54和第五芯片45上的第五倒装凸点55键合在第一基板10上表面的第三芯片键合焊盘17上，并施加第四填充材料64和第五填充材料65填充第四芯片44、第五芯片45与第一基板10上表面的缝隙；
92.将第二芯片42和第三芯片43分别通过第二芯片42上的第二倒装凸点52和第三芯片43上的第三倒装凸点53键合在第二基板20上表面的第二芯片键合焊盘27上；并施加第二填充材料62和第三填充材料63填充第二芯片42、第三芯片43与第二基板20上表面的缝隙；
93.将第一芯片41通过第一芯片41上的第一倒装凸点51键合在第三基板30上表面的第一芯片键合焊盘37上，并施加第一填充材料61用于填充第一芯片41与第三基板30上表面的缝隙；
94.将无源器件46通过在无源器件表贴焊盘39表贴在第一基板30的上表面，且位于第一芯片41的四周；表贴后的无源元件46的最高处低于倒扣键合后第一芯片41的背面；对第一基板10、第二基板20和第三基板30单层功能组件进行外观测试和电测试，测试通过的第一基板10、第二基板20和第三基板30单层组件进入植球工序；
95.在第一基板10上表面的第一层间焊盘19上植入第一焊球56；在第二基板20上表面的第二层间焊盘29上植入第二焊球57；
96.通过第一焊球56与第二基板20下表面的第一焊盘凸台28的键合和第二焊球57与第三基板30下表面的第二焊盘凸台38的键合，实现第一基板10、第二基板20和第三基板30单层组件的堆叠，并施加第六填充材料67和第七填充材料68，对除第一基板10的下表面的对外焊盘18所在面之外的其他侧面和顶面用塑封料70进行包封，形成包封体；
97.减薄塑封料70的顶面，裸露第一芯片41的衬底；在第一基板10的下表面的对外焊盘18植入对外第三焊球50；切割分离后形成多芯片立体集成结构组件100。
98.参见图2，裸组件80的包封工艺可以是晶圆级包封，此时，第一基板10所在的tsv硅转接基板晶圆101上包含着若干个二维周期性排列的第一基板10，第四芯片44和第五芯片45以芯片到晶圆(die-to-wafer)的方式倒装键合在测试通过的第一基板10上，并进行第四芯片44和第五芯片45键合互连测试，在测试通过的第四芯片44和第五芯片45的第一基板10单元上堆叠第二基板20和第三基板30所承载的单层功能组件，形成裸组件80；在测试未通过的第一基板10单元装贴假片，形成裸组件假件81。裸组件80和裸组件假件81形状相似，大小相当。以裸组件假件81填补tsv硅转接基板晶圆101上裸组件80的空缺，可以使得同批次内，以及不同批次间tsv硅转接基板晶圆101上塑封时的占空比相近，进而所需的塑封料的多少相近，便于晶圆级塑封时塑封料上料的稳定性，从而提高塑封工艺的稳定性。
99.参见图3，本发明公布了一种多芯片立体集成结构；第一基板10的下表面分布焊球阵列，作为整个第一多芯片立体集成结构组件200的对外引出管脚，为了对第一基板10的下表面进行保护，同时缓冲第一多芯片立体集成结构组件200在pcb板上装配焊接时，第三焊球50根部与对外焊盘18界面附近的热应力，在第一基板10的下表面的第二多层金属再布线层15之上设置保护膜层71，保护膜层71覆盖第一接基板10的下表面，包裹第三焊球50根部的靠近对外焊盘18的一部分，第三焊球50顶部球冠部分裸露在保护膜层71外；保护膜层71为有机材料，采用真空压膜后热固化的方法制备。
100.参见图4，本发明公布了一种多芯片立体集成结构；第一基板10的下表面分布金属焊柱72，作为整个第二多芯片立体集成结构组件300的对外引出管脚。金属焊柱72优选呈圆柱状或圆台(圆锥削掉尖顶)状，主要用于缓解和释放多芯片立体集成结构组件应用时，第一基板10与焊接板间因cte失配导致的热应力，提高多芯片立体集成结构组件应用时的机械可靠性。
101.金属焊柱72材料可以是铜、铅锡等，但不限于此。金属焊柱72顶端可以设置焊帽73，焊帽73的熔点低于金属焊柱72材料熔点，主要用于在第二多芯片立体集成结构组件300应用时的焊接装配。焊帽73的材料是焊料。金属焊柱72的表面可以覆盖表面保护层，表面保护层材料可以是镍金等抗腐蚀金属材料，也可以是有机防护材料，主要作用是提高金属焊柱72的防腐蚀、防氧化、防水、防污染能力。金属焊柱72的制备方法可以是植柱、电镀、3d打印等，但不限于此。
102.参见图5，本发明公布了一种多芯片立体集成结构；在第三多芯片立体集成结构组件400底层基板可以是芯片封装有机载板40，芯片封装有机载板40的主材是有机材料，如环氧树脂、bt材料、abf材料、mif材料等。相比于第一基板10的主材-硅；芯片封装有机载板40在金属布线线条精度、基板平整度和基板散热能力上处于劣势，但芯片封装有机载板40的
柔韧性好，热膨胀系数可处于硅和印刷电路板pcb之间，起到热应力缓冲的作用，当第二基板20尺寸较大时，表现的更加明显。
103.在芯片封装有机载板40上组装的第四芯片44和第五芯片45位于第二基板20正下方，且被连接到芯片封装有机载板40和第二基板20间的第一焊球56。
104.当底层基板是芯片封装有机载板40时，裸组件80的包封工艺可以是有机载板条带包封，第八填充材料69填充在芯片封装有机载板40与当第二基板20之间。此时，如图6所示，芯片封装有机载板40所在的芯片封装有机载板条带401上包含着若干个二维周期性排列的芯片封装有机载板40，第四芯片44和第五芯片45以芯片到载板(die-to-board)的方式倒装键合在测试通过的芯片封装有机载板40上，并进行第四芯片44和第五芯片45键合互连测试，在测试通过的第四芯片44和第五芯片45的芯片封装有机载板条带401单元上堆叠第二基板20和第三基板30所承载的单层功能组件，形成裸组件80；在测试未通过的芯片封装有机载板40单元装贴假片，形成裸组件假件81。裸组件80和裸组件假件81形状相似，大小相当。以裸组件假件81填补芯片封装芯片封装有机载板条带401上裸组件80的空缺，可以使得同批次内，以及不同批次间芯片封装有机载板条带401上塑封时的占空比相近，进而所需的塑封料的多少相近，便于载板条带塑封时塑封料上料的稳定性，从而提高塑封工艺的稳定性。
105.以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。