半导体器件的测试方法以及测试装置与流程

1.本发明涉及存储器技术领域，尤其涉及一种半导体器件的测试方法以及测试装置。


背景技术：

2.高温寿命测试(high temperature operating life，htol)是高温、长时间的可靠性加速应力测试，用以预测集成电路(integrated circuit，ic)芯片的寿命。
3.现有技术下的高温寿命测试，是对半导体器件施加读取电压，然后通过判断半导体器件的应力后表征是否合格，来评估半导体器件的寿命。
4.但是，由于读取电压的电压值较低，以读取电压进行半导体器件的高温寿命测试，会使半导体器件的外围高压电路接收到的应力不够充分，而导致测试结果不准确。


技术实现要素：

5.本发明提供了一种半导体器件的测试方法以及测试装置，有效地解决了由于使用读取电压对半导体器件进行高温寿命测试，使得半导体器件的外围高压电路接收到的应力不够充分，导致测试结果不准确的问题。
6.为了解决上述问题，本发明提供了一种半导体器件的测试方法，所述测试方法包括：
7.将所述半导体器件连接至测试装置；
8.将增量步进脉冲操作中的其中一级操作电压作为预设操作电压，并根据所述增量步进脉冲操作的操作脉冲数量、操作电压倍数因子以及操作温度倍数因子，计算得到预设脉冲数量；
9.以所述预设脉冲数量的所述预设操作电压，对所述半导体器件进行预设次数的编程和擦除。
10.根据本发明一实施例的测试方法，其中，在所述根据所述增量步进脉冲操作的脉冲数量、操作电压倍数因子以及操作温度倍数因子，计算得到预设脉冲数量的步骤之前，还包括：
11.根据爱伦模型计算得到电压加速因子，并根据阿伦尼乌斯模型计算得到温度加速因子；
12.分别根据所述电压加速因子以及所述温度加速因子，计算得到在电压或温度的影响下，将所述增量步进脉冲操作中的所有级操作电压等效至所述预设操作电压时所需的电压等效脉冲数量以及温度等效脉冲数量；
13.分别将所述电压等效脉冲数量以及所述温度等效脉冲数量与所述增量步进脉冲操作的操作脉冲数量按照预设公式进行计算，得到操作电压倍数因子以及操作温度倍数因子。
14.根据本发明一实施例的测试方法，其中，所述预设操作电压为所述增量步进脉冲
操作中的最大操作电压。
15.根据本发明一实施例的测试方法，其中，所述增量步进脉冲操作包括增量步进脉冲编程以及增量步进脉冲擦除。
16.根据本发明一实施例的测试方法，其中，在所述对所述半导体器件进行预设次数的编程和擦除的过程中，不进行编程验证以及擦除验证。
17.根据本发明一实施例的测试方法，其中，在对所述半导体器件进行预设次数的编程的过程中，对所述半导体器件的存储单元阵列写入擦除态。
18.根据本发明一实施例的测试方法，其中，在对所述半导体器件进行预设次数的擦除的过程中，不选择所述半导体器件的字线。
19.根据本发明一实施例的测试方法，其中，在对所述半导体器件进行预设次数的编程的过程中，将所述半导体器件的页缓冲器中的锁存器写入高电平电压。
20.根据本发明一实施例的测试方法，其中，在所述以所述预设脉冲数量的所述预设操作电压，对所述半导体器件进行预设次数的编程和擦除的步骤之前以及之后，还包括：
21.分别记录所述半导体器件的初始表征数据以及应力后表征数据；
22.其中，所述初始表征数据包括所述半导体器件的初始静态电流、初始动态电流以及初始时序，所述应力后表征数据包括所述半导体器件的应力后静态电流、应力后动态电流以及应力后时序。
23.根据本发明一实施例的测试方法，其中，所述半导体器件为3d nand闪存存储器。
24.根据本发明一实施例的测试方法，其中，所述测试方法覆盖所述3d nand闪存存储器的外围高压电路的高温寿命测试。
25.另一方面，本发明还提供了一种半导体器件的测试装置，所述测试装置包括：
26.使能模块，用于将所述半导体器件连接至所述测试装置；
27.设定模块，用于将增量步进脉冲操作中的其中一级操作电压作为预设操作电压，并根据所述增量步进脉冲操作的操作脉冲数量、操作电压倍数因子以及操作温度倍数因子，计算得到预设脉冲数量；
28.操作模块，用于以所述预设脉冲数量的所述预设操作电压，对所述半导体器件进行预设次数的编程和擦除。
29.本发明提供了一种半导体器件的测试方法，包括：将半导体器件连接至测试装置，之后，将增量步进脉冲操作中的其中一级操作电压作为预设操作电压，并根据增量步进脉冲操作的操作脉冲数量、操作电压倍数因子以及操作温度倍数因子，计算得到预设脉冲数量，最后，以预设脉冲数量的预设操作电压，对半导体器件进行预设次数的编程和擦除，本发明提供的半导体器件的测试方法，通过以预设操作电压对半导体器件进行编程和擦除，使得半导体器件的外围高压电路可以接收到充分的电压应力，从而，半导体器件在测试后所呈现出的应力表征会更加准确，提高了测试结果的准确性。
附图说明
30.为了更清楚地说明本发明的技术方案，下面将对根据本发明而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获
得其他的附图。
31.图1是根据本发明而成的实施例所提供的半导体器件的测试方法的流程示意图。
32.图2是根据本发明而成的实施例所提供的半导体器件的测试方法的进一步流程示意图。
33.图3是根据本发明而成的实施例所提供的半导体器件的测试方法中，将增量步进脉冲操作中的所有级操作电压等效至预设操作电压的示意图。
34.图4是根据本发明而成的实施例所提供的半导体器件的测试装置的结构示意图。
35.图5是根据本发明而成的实施例所提供的半导体器件的结构示意图。
具体实施方式
36.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
37.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
38.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
39.在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
40.下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
41.请参阅图1，图1示出了根据本发明而成的实施例所提供的半导体器件的测试方法的流程示意图，该测试方法具体可以包括以下步骤：
42.使能步骤s101：将半导体器件连接至测试装置；
43.设定步骤s102：将增量步进脉冲操作中的其中一级操作电压作为预设操作电压，并根据增量步进脉冲操作的操作脉冲数量、操作电压倍数因子以及操作温度倍数因子，计算得到预设脉冲数量；
44.操作步骤s103：以预设脉冲数量的预设操作电压，对半导体器件进行预设次数的编程和擦除。
45.容易理解的是，上述使能步骤s101是为了让测试设备对半导体进行使能。
46.需要说明的是，增量步进脉冲操作是指：将具有预设操作电压v0的脉冲作为第一级操作脉冲，随着操作次数的增加，每次在预设操作电压v0的基础上增加预设电压增量h，其中，第i级操作脉冲所对应的第i级操作电压可以表示为vi＝v0 (i-1)*h，整个增量步进脉冲操作具有n级操作脉冲，这n级操作脉冲分别对应n级操作电压。上文所述的“其中一级操作电压”可以是这n级操作电压中的任一级操作电压。
47.需要说明的是，在本实施例中，半导体器件为3d nand闪存存储器，其外围电路包括：用以对3d nand闪存存储器的各工作模块提供工作电压的电荷泵(charge pump)电路、字线(x-path)高压传输电路、位线(y-path)高压传输电路、与位线电连接的页缓冲器(page buffer)以及输入/输出口(input/output口，i/o口)。本实施例提供的测试方法可以覆盖3d nand闪存存储器的外围高压电路(比如电荷泵电路、字线高压传输电路以及位线高压传输电路)的高温寿命测试(high temperature operating life，htol)。
48.在一种实施例下，对3d nand闪存存储器进行高温寿命测试，是使3d nand闪存存储器在预设应力环境中工作1000小时，并在此期间对3d nand闪存存储器进行读操作，其中，上述预设环境可以是：让3d nand闪存存储器受到大于其电源电压的测试电压，并处于温度大于125摄氏度的环境中。然而，相比于用以对3d nand闪存存储器进行编程操作或擦除操作的电压，用以对其进行读取操作的电压较低，因此，在这种实施例下对3d nand闪存存储器进行的高温寿命测试，会由于例如其外围高压电路(例如上文所述的字线高压传输电路)所接收到的电应力不够充分、该测试无法覆盖与编程操作或擦除操作相关的电荷泵电路以及与擦除操作相关的高压电路等问题，而导致测试结果不准确。本实施例提供的测试方法，通过以预设操作电压对3d nand闪存存储器进行编程和擦除，使得其外围高压电路可以接收到充分的电压应力，从而，3d nand闪存存储器在测试后所呈现出的应力表征会更加准确，测试结果的准确性也因此被提高。
49.需要说明的是，上述预设操作电压是增量步进脉冲操作中的其中一级操作电压，具体的，增量步进脉冲操作包括：增量步进脉冲编程(incremental step pulse programming，ispp)以及增量步进脉冲擦除(incremental step pulse erase，ispe)。以对半导体器件采用增量步进脉冲编程的方法进行编程操作为例，该编程方法是：使用分别对应n级编程电压的n级编程脉冲，依次对半导体器件的存储单元进行编程操作以及验证操作，直至通过验证的存储单元的数量达到设定值；相应的，对半导体器件采用增量步进脉冲擦除的方法进行擦除操作则是：使用分别对应n级擦除电压的n级擦除脉冲，依次对半导体器件的存储单元进行擦除操作以及验证操作，直至通过验证的存储单元的数量达到设定
值。
50.进一步地，由于在本实施例中，在对半导体器件进行一次操作时，预设脉冲数量的预设操作电压的电压值相等，而不是如增量步进脉冲操作中的多个编程电压脉冲一样逐级增加，所以，需要计算出在将增量步进脉冲操作中的其中一级操作电压作为预设操作电压的情况下，其产生相同于增量步进脉冲操作对半导体器件带来的电应力效果时，所需的预设脉冲数量，如图3所示。
51.由于在将增量步进脉冲操作中的所有级操作电压等效至预设操作电压时，计算得到的预设脉冲数量的大小会受电压与温度的共同影响，所以，如图2所示，上述设定步骤s102具体可以包括：
52.加速因子计算步骤s1021：将增量步进脉冲操作中的其中一级操作电压作为预设操作电压，并根据爱伦模型以及阿伦尼乌斯模型分别计算得到电压加速因子以及温度加速因子；
53.分别等效步骤s1022：分别根据电压加速因子以及温度加速因子，计算得到在电压或温度的影响下，将增量步进脉冲操作中的所有级操作电压等效至预设操作电压时所需的电压等效脉冲数量以及温度等效脉冲数量；
54.倍数因子计算步骤s1023：分别将电压等效脉冲数量以及温度等效脉冲数量与增量步进脉冲操作的操作脉冲数量按照预设公式进行计算，得到操作电压倍数因子以及操作温度倍数因子；
55.等效计算步骤s1024：根据增量步进脉冲操作的操作脉冲数量、操作电压倍数因子以及操作温度倍数因子，计算得到预设脉冲数量。
56.需要说明的是，在上文所述的加速因子计算步骤s1021中，加速因子是半导体器件在正常应力下的寿命与在加速应力下的寿命的比值，其中，正常应力是指使半导体器件工作在正常电压与正常温度下，加速应力是指使半导体器件工作在应力电压与应力温度下，一般来说，应力电压高于正常电压，应力温度高于正常温度。
57.具体的，爱伦模型(eyring)是：
[0058]vaf
＝exp[a*(vstress-vnormal)]
[0059]
其中，v
af
是电压加速因子，a是电压加速常数(典型的，0.5《a《1)，vstress是应力电压，在本实施例中，vstress是n级操作电压中的任一级操作电压，即，vstress＝vi＝v0 (i-1)*h(其中，0≤i≤n)，vstress是半导体器件正常工作时的电压。
[0060]
具体的，阿伦尼乌斯模型(arrhenius)是：
[0061]
t
af
＝lnormal/lstress＝exp[(ea/k)*(1/tnormal-1/tstress)]
[0062]
其中，t
af
是温度加速因子，lnormal是半导体器件在正常温度下的寿命，lstress是半导体器件在应力温度下的寿命，ea是失效反应活化能(典型的，0.3ev《ea《1.2ev)，k是玻尔兹曼常数(k＝8.62
×
10
–
5ev/k)，tnormal是正常温度，tstress是应力温度。
[0063]
需要说明的是，在上文所述的分别等效步骤s1022中，“将增量步进脉冲操作中的所有级操作电压等效至预设操作电压时所需的电压等效脉冲数量以及温度等效脉冲数量”的步骤，可以通过如下方式计算得到：
[0064]
[0065][0066]
其中，j是将增量步进脉冲操作中的所有级操作电压等效至预设操作电压(具体的，为第i级操作电压)时所需的电压等效脉冲数量，k是将增量步进脉冲操作中的所有级操作电压等效至预设操作电压(具体的，为第i级操作电压)时所需的温度等效脉冲数量。
[0067]
需要说明的是，在上文所述的倍数因子计算步骤s1023中，可以按照如下计算公式计算得到操作电压倍数因子af_v以及操作温度倍数因子af_t：
[0068]
af_v＝n/j
[0069]
af_t＝n/k
[0070]
其中，n是增量步进脉冲操作的操作脉冲数量。
[0071]
需要说明的是，在上文所述的等效计算步骤s1024中，可以按照如下计算公式计算得到预设脉冲数量t：
[0072]
t＝n/(af_v*af_t)
[0073]
容易理解的是，选择增量步进脉冲操作中的较高级操作电压作为预设操作电压时所需的预设脉冲数量，会比选择增量步进脉冲操作中的较低级操作电压作为预设操作电压时所需的预设脉冲数量少，因此，为了缩短对半导体器件进行测试的时间，在本实施例中，预设操作电压为增量步进脉冲操作中的最大操作电压，即v0 (n-1)*h。
[0074]
进一步地，在设定步骤s102中，会分别计算出将增量步进脉冲编程中的其中一级编程电压作为预设编程电压时所需的第一预设脉冲数量，以及将增量步进脉冲擦除中的其中一级擦除电压作为预设擦除电压时所需的第二预设脉冲数量，然后，在操作步骤s103中，以第一预设脉冲数量的预设编程电压以及第二预设脉冲数量的预设擦除电压，对半导体器件进行预设次数的编程与擦除循环(p/e cycling)。
[0075]
容易理解的是，由于本实施例所提供的测试方法是针对半导体器件的外围高压电路进行的测试，因此，在对半导体器件进行预设次数的编程和擦除的过程中，半导体器件的存储单元不需要进行编程验证(programming verify，pgm verify)以及擦除验证(erase verify，ers verify)。进一步地，也需要避免因半导体器件的存储单元发生数据的输入和输出而导致进行测试的时间较长，例如，可以将半导体器件的页缓冲器中的锁存器全部写入高电平电压，以不进行数据的输入，且后续不进行读操作，以不进行数据的输出。具体的，上述进行设置的步骤可以介于上文所述的使能步骤s101与操作步骤s103之间。
[0076]
进一步地，为了避免半导体器件的存储单元因受到电压值较高的上述预设操作电压而出现性能退化的问题，可以在以第一预设脉冲数量的预设编程电压对半导体器件进行编程时，对半导体器件的存储单元阵列写入擦除态，从而使半导体器件的存储单元通过自增压编程抑制(self-boosting program inhibit，sbpi)机制，降低其栅极与沟道之间的电压差，同时，在以第二预设脉冲数量的预设擦除电压对半导体器件进行擦除时，不选择半导体器件的字线，从而使半导体器件的存储单元通过自增压擦除抑制(self-boosting erase inhibit，sbei)机制，降低其栅极与沟道之间的电压差。具体的，上述进行设置的步骤可以介于上文所述的使能步骤s101与操作步骤s103之间。
[0077]
容易理解的是，在上述操作步骤s103进行之前以及进行之后，还可以包括以下步骤：
[0078]
分别记录半导体器件的初始表征数据以及应力后表征数据；
[0079]
其中，初始表征数据包括半导体器件的初始静态电流、初始动态电流以及初始时序，应力后表征数据包括半导体器件的应力后静态电流、应力后动态电流以及应力后时序。
[0080]
需要说明的是，当使用预设操作电压对半导体器件进行测试后，半导体器件的各项数据表征会出现变化，所以，需要在对半导体器件进行测试的前后，分别记录其各项表征对应的数据，例如：静态电流、动态电流以及时序，进一步地，还可以对测试前后半导体器件的各项功能的表征进行记录，以在测试结束之后，可以通过判断半导体器件的各项表征对应的数据是否合格，来评估半导体器件的寿命。
[0081]
根据前述实施例，本发明提供了一种半导体器件的测试方法，包括：将半导体器件连接至测试装置，之后，将增量步进脉冲操作中的其中一级操作电压作为预设操作电压，并根据增量步进脉冲操作的操作脉冲数量、操作电压倍数因子以及操作温度倍数因子，计算得到预设脉冲数量，最后，以预设脉冲数量的预设操作电压，对半导体器件进行预设次数的编程和擦除，本发明提供的半导体器件的测试方法，通过以预设操作电压对半导体器件进行编程和擦除，使得半导体器件的外围高压电路可以接收到充分的电压应力，从而，半导体器件在测试后所呈现出的应力表征会更加准确，提高了测试结果的准确性。
[0082]
请参阅图4，图4示出了根据本发明而成的实施例所提供的半导体器件200的测试装置100的结构示意图，从图中可以很直观地看到根据本发明而成的实施例的各组成部分，以及各组成部分的相对位置关系。
[0083]
如图4所示，该测试装置100具体可以包括以下模块：
[0084]
使能模块110，用于将半导体器件200连接至测试装置100；
[0085]
设定模块120，用于将增量步进脉冲操作中的其中一级操作电压作为预设操作电压，并根据增量步进脉冲操作的操作脉冲数量、操作电压倍数因子以及操作温度倍数因子，计算得到预设脉冲数量；
[0086]
操作模块130，用于以预设脉冲数量的预设操作电压，对半导体器件200进行预设次数的编程和擦除。
[0087]
需要说明的是，在一种实施例下的测试装置，是利用读取电压对半导体器件200进行测试，这会使半导体器件200的外围高压电路接收到的电应力不够充分，最终导致测试结果不准确的问题出现，本实施例提供的测试装置100，其操作模块130可以通过以比读取电压高的预设操作电压对半导体器件200进行编程和擦除，使得其外围高压电路可以接收到充分的电压应力，从而，半导体器件200在测试后所呈现出的应力表征会更加准确，测试结果的准确性也因此被提高。
[0088]
进一步地，请参阅图5，图5示出了根据本发明而成的实施例所提供的半导体器件200的结构示意图。
[0089]
如图5所示，半导体器件200包括存储单元阵列210以及与存储单元阵列210耦接的外围电路220。
[0090]
具体的，测试装置100的使能模块110与半导体器件200的外围电路220电连接，半导体器件200的存储单元阵列210为3d nand存储单元阵列。
[0091]
根据前述实施例，本发明提供了一种半导体器件200的测试装置100，包括：用于将半导体器件200连接至测试装置100的使能模块110，用于将增量步进脉冲操作中的其中一
级操作电压作为预设操作电压，并根据增量步进脉冲操作的操作脉冲数量、操作电压倍数因子以及操作温度倍数因子，计算得到预设脉冲数量的设定模块120，以及用于以预设脉冲数量的预设操作电压，对半导体器件200进行预设次数的编程和擦除的操作模块130，本发明提供的半导体器件200的测试装置100，其操作模块130会以预设操作电压对半导体器件200进行编程和擦除，使得半导体器件200的外围高压电路可以接收到充分的电压应力，从而，半导体器件200在测试后所呈现出的应力表征会更加准确，提高了测试结果的准确性。
[0092]
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本发明要求的保护范围。
[0093]
综上所述，虽然本发明已将优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。