一种基于多级闪存晶体管的模拟内容可寻址存储器

1.本发明属于半导体与集成电路领域，具体涉及一种可对模拟数据进行范围内容查找的模拟内容可寻址存储器。


背景技术：

2.在路由器的核心节点处，路由表是最重要的概念，其中储存着路由器中由数据包里目的ip决定的发送路径，在路由器实际的报文转发过程中，这是一种根据内容寻找地址的搜索过程。传统的查找方法很多，有线型查找法、二叉树查找法和哈希表查找法等。这些查找方法都是基于软件算法的查找方法，共同特点是查找速度慢，效率低。虽然有很多对于这些查找算法的优化方法，但是还很难满足新形势下高速实时通信系统的高速查找需求。
3.内容可寻址存储器是一种高速硬件搜索引擎，最大的特点是可以把储存的内容作为关键字进行搜索操作，具体来说，是输入希望被查找的数据，经过搜索之后，内容可寻址存储器返回该数据在内容可寻址存储器中被储存的地址，以及一个匹配信号来显示是否搜索成功。用此方法进行查找时，整个表内所有数据在同一时刻被查询，查找速度不受表项空间数据大小影响，每个时钟周期完成一次查找，平均查找速度远快于基于软件算法的查找方法。一般的内容可寻址存储器中每个单元的状态只有两个([0]或[1])，三态内容可寻址存储器中每个单元有三种状态，([0]，[1]或[x])。三态内容可寻址存储器的第三种状态使其既能进行精确匹配查找，又能进行模糊匹配查找，提升了效率，但是传统内容可寻址存储器仅能用于确定的单个数据的查找，仍有继续提升的空间。
[0004]
虽然目前基于静态随机存储器(sram)、忆阻器(rram)、磁性存储器(mram)和相变存储器(pcm)的内容可寻址存储器单元及内容可寻址存储器都已被实现或被提出，但是它们具有(1)电路结构复杂，(2)时序逻辑复杂，(3)功耗和面积开销大，(4)相邻单元干扰和(5)信息存储密度低等诸多缺陷。


技术实现要素：

[0005]
针对上述的不足，本发明的目的在于利用具有可存储多比特信息的多级闪存晶体管对输入电压的开关特性逻辑，实现一种不同于传统的数字内容寻址存储器单元的模拟内容寻址存储器单元。进一步地，利用该单元实现一种新型的模拟内容可寻址存储器，可提升内容可寻址存储器的性能，简化单元结构，减小面积，降低成本，为在路由器节点处的硬件寻址的广泛应用提供基础。
[0006]
本发明的目的通过以下的技术方案来实现：
[0007]
一种模拟内容可寻址存储单元，任意一个该单元包括至少两个多级闪存晶体管，至少两个输入端口，至少一个输出端口；
[0008]
所述多级闪存晶体管的栅极分别连接所述输入端口；
[0009]
所有所述多级闪存晶体管的漏极相连后连接所述输出端口，所有所述多级闪存晶体管的源极相连后接地，这种情况称为并联接法；
[0010]
或者，所述多级闪存晶体管的漏极与相邻多级闪存晶体管的源极相连，未连接的漏极连接所述输出端口中的第一类，未连接的源极连接所述输出端口中的第二类，这种情况称为串联接法；
[0011]
任意一个该单元存储至少两个多比特数据，可以同时进行至少两个多比特数据和单元输入数据之间的大小比较；
[0012]
当所有多比特数据和单元输入数据之间的大小比较都成立时记为事件1，当至少一个多比特数据和单元输入数据之间的大小比较不成立时记为事件2，事件1和事件2对应的单元的输出端口表现出不同的电学特性；通过多比特数据和单元输入数据之间的比较，能够对单元输入数据进行范围内容查找，判断单元输入数据是否处于由存储的多比特数据决定的数据范围内。
[0013]
进一步地，所述多级闪存晶体管的阈值电压可以从4级变化至256级，即多级闪存晶体管可以存储量化后的2比特至8比特的数据。
[0014]
进一步地，每个模拟内容可寻址存储单元内存储一段范围内的数据；多级闪存晶体管存储的数据表现为多级闪存晶体管的阈值电压，决定模拟内容可寻址存储单元存储的数据范围的上限和下限。模拟内容可寻址存储单元存储的上限数据经过一次转换，转换后的数据与上限数据的大小呈正相关，之后被存储在并联接法中存储数据范围上限的多级闪存晶体管中；或者经过一次转换，转换后的数据与上限数据的大小呈负相关，之后被存储在串联接法中存储数据范围上限的多级闪存晶体管中；模拟内容可寻址存储单元存储的下限数据经过一次转换，转换后的数据与下限数据的大小呈负相关，之后被存储在并联接法中存储数据范围下限的多级闪存晶体管中；或者经过一次转换，转换后的数据与下限数据的大小呈正相关，之后被存储在串联接法中存储数据范围下限的多级闪存晶体管中。
[0015]
进一步地，所述模拟内容可寻址存储单元的输入为由单个模拟信号派生的多个模拟电压信号，分别施加到多个输入端口上；其中一些派生的模拟电压信号与输入模拟信号的大小呈正相关，施加到并联接法中存储数据范围上限的多级闪存晶体管对应的输入端口上，或者施加到串联接法中存储数据范围下限的多级闪存晶体管对应的输入端口上；另一些派生的模拟电压信号与输入模拟信号的大小呈负相关，施加到并联接法中存储数据范围下限的多级闪存晶体管对应的输入端口上，或者施加到串联接法中存储数据范围上限的多级闪存晶体管对应的输入端口上。
[0016]
进一步地，并联接法的单元工作方式如下：当正相关派生模拟电压信号大于存储数据范围上限的多级闪存晶体管的阈值电压时，即输入数据大于存储数据范围上限时，多级闪存晶体管导通，输出端口被拉低到地，代表失配状态结果；当负相关派生模拟电压信号大于存储数据范围下限的多级闪存晶体管的阈值电压时，即输入数据小于存储数据范围下限时，多级闪存晶体管导通，输出端口被拉低到地，代表失配状态结果；只有当正相关派生模拟电压信号小于存储数据范围上限的多级闪存晶体管的阈值电压，同时负相关派生模拟电压信号小于存储数据范围下限的多级闪存晶体管的阈值电压，即输入数据小于存储数据范围上限且大于存储数据范围下限时，所有多级闪存晶体管都关断，输出端口电压保持，代表匹配状态结果。
[0017]
进一步地，串联接法的单元工作方式如下：当正相关派生模拟电压信号小于存储数据范围下限的多级闪存晶体管的阈值电压时，即输入数据小于存储数据范围下限时，多
级闪存晶体管关断，第一类输出端口和第二类输出端口之间关断，代表失配状态结果；当负相关派生模拟电压信号小于存储数据范围上限的多级闪存晶体管的阈值电压时，即输入数据大于存储数据范围的上限时，多级闪存晶体管关断，第一类输出端口和第二类输出端口之间关断，代表失配状态结果；只有当正相关派生模拟电压信号大于存储数据范围下限的多级闪存晶体管的阈值电压，同时负相关派生模拟电压信号大于存储数据范围上限的多级闪存晶体管的阈值电压，即输入数据小于存储数据范围上限且大于存储数据范围下限时，所有多级闪存晶体管都开通，第一类输出端口和第二类输出端口之间导通，代表匹配状态结果。
[0018]
一种基于多级闪存晶体管的模拟内容可寻址存储器，该模拟内容可寻址存储器由若干如前述的模拟内容可寻址存储单元呈阵列排列构成；所述模拟内容可寻址存储单元具有存储、读写和比较功能；所述存储器的所有存储单元的多级闪存晶体管均采用并联接法；同一列的所有所述存储单元的对应输入端口连接同一信号搜索线；同一行的所有所述存储单元的输出端口连接同一匹配线。
[0019]
在搜索工作开始之前，所述匹配线需要预充电到逻辑[1]对应的电平；在搜索过程中，当单元存储数据与搜索信号一致时，输出为匹配状态，只有当同一条匹配线上的所有存储单元均为匹配状态时，匹配线输出预充电的结果[1]，代表该行匹配；当存储单元存储数据与搜索信号不一致时，输出为失配状态，当同一条匹配线上具有任意一个及以上的存储单元为失配状态时，匹配线输出[0]，即代表该行失配。
[0020]
另一种基于多级闪存晶体管的模拟内容可寻址存储器，该模拟内容可寻址存储器由若干如前述的模拟内容可寻址存储单元呈阵列排列构成；所述模拟内容可寻址存储单元具有存储、读写和比较功能；所述存储器的所有存储单元的多级闪存晶体管均采用串联接法；同一列的所有所述存储单元的对应输入端口连接同一信号搜索线；同一行的所有所述存储单元的第一类输出端口和第二类输出端口依次连接，未连接的第一类输出端口连接匹配线，未连接的第二类输出端口接地。
[0021]
在搜索工作开始之前，所述匹配线需要预充电到逻辑[1]对应的电平；在搜索过程中，当单元存储数据与搜索信号一致时，输出为匹配状态，只有当同一条匹配线上的所有存储单元均为匹配状态时，匹配线输出[0]，代表该行匹配；当存储单元存储数据与搜索信号不一致时，输出为失配状态，当同一条匹配线上具有任意一个及以上的存储单元为失配状态时，匹配线输出预充电的结果[1]，代表该行失配。
[0022]
本发明的有益效果是：本发明采用非易失性存储器技术，可降低静态功耗，简化单元结构，对于数据密集型应用的功耗性能提升具有极大帮助，在网络关键节点处使路由器查找效率得到极大的提升；本发明模拟内容寻址存储器单元具有多比特数据存储能力，可以有效提升存储密度，将显著减小芯片面积，降低电路版图成本；本发明与其他实现内容可寻址存储器的基本原理不同，主要表现在存储数据和查找数据均为近模拟域的多比特数据，且可以进行数据范围内容查找，对于非易失性存储技术和内容可寻址存储器的发展有重要意义。
附图说明
[0023]
图1a模拟内容可寻址存储单元的并联接法；
[0024]
图1b模拟内容可寻址存储单元的串联接法；
[0025]
图2输入电压和上下限数据的正负相关转换模式；
[0026]
图3a并联接法单元的匹配情况；
[0027]
图3b并联接法单元的失配情况；
[0028]
图3c串联接法单元的匹配情况；
[0029]
图3d串联接法单元的失配情况；
[0030]
图4基于模拟内容可寻址存储器单元的模拟内容可寻址存储器的结构示意图；
[0031]
图5a并联接法单元形成阵列时的连接方式；
[0032]
图5b串联接法单元形成阵列时的连接方式。
具体实施方式
[0033]
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者是为对本发明技术方案的限定或限制。
[0034]
每个模拟内容可寻址存储单元包含至少两个多级闪存晶体管，至少两个输入端口，至少一个输出端口；所述多级闪存晶体管的栅极分别连接所述输入端口；
[0035]
所有所述多级闪存晶体管的漏极相连后连接所述输出端口，所有所述多级闪存晶体管的源极相连后接地，这种情况称为并联接法(图1a)；
[0036]
所述多级闪存晶体管的漏极与相邻多级闪存晶体管的源极相连，未连接的漏极连接所述输出端口中的第一类，未连接的源极连接所述输出端口中的第二类，这种情况称为串联接法(图1b)。
[0037]
任意一个该单元存储至少两个多比特数据，能够同时进行至少两个多比特数据和单元输入数据之间的大小比较；
[0038]
当所有多比特数据和单元输入数据之间的大小比较都成立时，和当至少一个多比特数据和单元输入数据之间的大小比较不成立时，单元的输出端口表现出不同的电学特性；通过多比特数据和单元输入数据之间的比较，能够对单元输入数据进行范围内容查找，判断单元输入数据是否处于由存储的多比特数据决定的数据范围内。
[0039]
图2为输入数据正相关和负相关转换方式。
[0040]
每个模拟内容可寻址存储单元内存储一段范围内的数据；多级闪存晶体管存储的数据表现为多级闪存晶体管的阈值电压，决定模拟内容可寻址存储单元存储的数据范围的上限和下限。模拟内容可寻址存储单元存储的上限数据经过一次转换，转换后的数据与上限数据的大小呈正相关，之后被存储在并联接法中存储数据范围上限的多级闪存晶体管中；或者经过一次转换，转换后的数据与上限数据的大小呈负相关，之后被存储在串联接法中存储数据范围上限的多级闪存晶体管中；模拟内容可寻址存储单元存储的下限数据经过一次转换，转换后的数据与下限数据的大小呈负相关，之后被存储在并联接法中存储数据范围下限的多级闪存晶体管中；或者经过一次转换，转换后的数据与下限数据的大小呈正相关，之后被存储在串联接法中存储数据范围下限的多级闪存晶体管中。
[0041]
所述模拟内容可寻址存储单元的输入为由单个模拟信号派生的多个模拟电压信号，分别施加到多个输入端口上；其中一些派生的模拟电压信号与输入模拟信号的大小呈正相关，施加到并联接法中存储数据范围上限的多级闪存晶体管对应的输入端口上，或者施加到串联接法中存储数据范围下限的多级闪存晶体管对应的输入端口上；另一些派生的模拟电压信号与输入模拟信号的大小呈负相关，施加到并联接法中存储数据范围下限的多级闪存晶体管对应的输入端口上，或者施加到串联接法中存储数据范围上限的多级闪存晶体管对应的输入端口上。
[0042]
图3a为并联接法单元的匹配状态，图3b为并联接法单元的失配状态，图3c为串联接法单元的匹配状态，图3d为串联接法单元的失配状态。
[0043]
并联接法的单元工作方式如下：当正相关派生模拟电压信号大于存储数据范围上限的多级闪存晶体管的阈值电压时，即输入数据大于存储数据范围上限时，多级闪存晶体管导通，输出端口被拉低到地，代表失配状态结果(未画出)；当负相关派生模拟电压信号大于存储数据范围下限的多级闪存晶体管的阈值电压时，即输入数据小于存储数据范围下限时，多级闪存晶体管导通，输出端口被拉低到地，代表失配状态结果(图3b)；只有当正相关派生模拟电压信号小于存储数据范围上限的多级闪存晶体管的阈值电压，同时负相关派生模拟电压信号小于存储数据范围下限的多级闪存晶体管的阈值电压，即输入数据小于存储数据范围上限且大于存储数据范围下限时，所有多级闪存晶体管都关断，输出端口电压保持，代表匹配状态结果(图3a)。
[0044]
串联接法的单元工作方式如下：当正相关派生模拟电压信号小于存储数据范围下限的多级闪存晶体管的阈值电压时，即输入数据小于存储数据范围下限时，多级闪存晶体管关断，第一类输出端口和第二类输出端口之间关断，代表失配状态结果(图3d)；当负相关派生模拟电压信号小于存储数据范围上限的多级闪存晶体管的阈值电压时，即输入数据大于存储数据范围的上限时，多级闪存晶体管关断，第一类输出端口和第二类输出端口之间关断，代表失配状态结果(未画出)；只有当正相关派生模拟电压信号大于存储数据范围下限的多级闪存晶体管的阈值电压，同时负相关派生模拟电压信号大于存储数据范围上限的多级闪存晶体管的阈值电压，即输入数据小于存储数据范围上限且大于存储数据范围下限时，所有多级闪存晶体管都开通，第一类输出端口和第二类输出端口之间导通，代表匹配状态结果(图3c)。
[0045]
图4为本发明基于模拟内容可寻址存储器单元的模拟内容可寻址存储器的结构示意图。模拟内容可寻址存储器由前述的模拟内容可寻址存储单元呈阵列排列构成；所述模拟内容可寻址存储单元具有存储、读写和比较功能；所述存储器的所有存储单元的多级闪存晶体管均采用并联接法；同一列的所有所述存储单元的对应输入端口连接同一信号搜索线；同一行的所有所述存储单元的输出端口连接同一匹配线(图4)。或者，所述存储器的所有存储单元的多级闪存晶体管均采用串联接法；同一列的所有所述存储单元的对应输入端口连接同一信号搜索线；同一行的所有所述存储单元的第一类输出端口和第二类输出端口依次连接，未连接的第一类输出端口连接匹配线，未连接的第二类输出端口接地(未画出)。
[0046]
图5a是所述模拟内容可寻址存储器的所有存储单元的多级闪存晶体管均采用并联接法时的工作方式。在搜索工作开始之前，所述匹配线需要预充电到逻辑[1]对应的电平；在搜索过程中，当单元存储数据与搜索信号一致时，输出为匹配状态，只有当同一条匹
配线上的所有存储单元均为匹配状态时，匹配线输出预充电的结果[1]，代表该行匹配；当存储单元存储数据与搜索信号不一致时，输出为失配状态，当同一条匹配线上具有任意一个及以上的存储单元为失配状态时，匹配线输出[0]，即代表该行失配。
[0047]
图5b是所述模拟内容可寻址存储器的所有存储单元的多级闪存晶体管均采用串联接法时的工作方式。在搜索工作开始之前，所述匹配线需要预充电到逻辑[1]对应的电平；在搜索过程中，当单元存储数据与搜索信号一致时，输出为匹配状态，只有当同一条匹配线上的所有存储单元均为匹配状态时，匹配线输出[0]，代表该行匹配；当存储单元存储数据与搜索信号不一致时，输出为失配状态，当同一条匹配线上具有任意一个及以上的存储单元为失配状态时，匹配线输出预充电的结果[1]，代表该行失配。
[0048]
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。