射频功率放大器及射频前端模组的制作方法

1.本实用新型涉及射频技术领域，尤其涉及一种射频功率放大器及射频前端模组。


背景技术：

2.在射频前端系统中，射频功率放大器起着至关重要的作用。随着移动通信设备的用户需求的不断提高，对射频功率放大器的效率、损耗等性能均提出了更高的要求。
3.目前，无论射频功率放大器工作在哪种工作模式，传统的偏置电路均提供相同大小的偏置电流至射频功率放大器的射频功率放大晶体管。例如，当射频功率放大器工作在低功率模式时，偏置电路仍会提供较大的偏置电流至射频功率放大器，从而导致射频功率放大器的整体损耗较大，并且影响射频功率放大器工作在不同工作模式时的增益。


技术实现要素：

4.本实用新型实施例提供一种射频功率放大器及射频前端模组，以解决射频功率放大器在不同工作模式下的增益较低的问题。
5.一种射频功率放大器，包括偏置电路、第一功率放大电路、阻抗调整电路和自适应调整电路；
6.所述阻抗调整电路的第一端与所述偏置电路的输出端相连，所述阻抗调整电路的第二端与所述第一功率放大电路的输入节点相连；
7.所述自适应调整电路的第一端耦合至所述第一功率放大电路，所述自适应调整电路的第二端耦合至所述阻抗调整电路。
8.进一步地，所述阻抗调整电路包括第一晶体管和第一电阻，所述第一晶体管的第一端与所述第一电阻的第一端相连，所述第一晶体管的第二端与所述第一电阻的第二端相连；
9.所述自适应调整电路的第二端耦合至所述第一晶体管的第三端。
10.进一步地，所述第一功率放大电路包括第一放大晶体管，所述第一放大晶体管为bjt管，包括基极、集电极和发射极，所述第一放大晶体管的基极接收射频输入信号，所述第一放大晶体管的集电极耦合至第一供电电源端，所述第一放大晶体管的发射极接地；所述自适应调整电路的第一端耦合至所述第一放大晶体管的集电极。
11.进一步地，所述第一晶体管为hbt晶体管，包括基极、集电极和发射极，所述第一晶体管的基极耦合至所述自适应调整电路的第二端，所述第一晶体管的集电极与第一电阻的第一端和所述偏置电路的输出端相连，所述第一晶体管的发射极与第一电阻的第二端和所述第一功率放大电路的输入节点相连。
12.进一步地，所述自适应调整电路包括分压电路；
13.所述分压电路的第一端与所述第一功率放大电路和所述阻抗调整电路相连，所述分压电路的第二端与接地端相连。
14.进一步地，所述分压电路包括分压电阻。
15.进一步地，所述自适应调整电路还包括电流镜电路；所述电流镜电路的输入端耦合至所述第一功率放大电路，所述电流镜电路的输出端与所述分压电路的第一端相连。
16.进一步地，所述射频功率放大器还包括第二功率放大电路，所述第二功率放大电路的输出节点与所述第一功率放大电路的输入节点相连。
17.一种射频前端模组，包括基板、分压单元、以及设置在所述基板上的第一芯片和设置在所述基板上的第二芯片；所述第一芯片包括偏置电路、第一功率放大电路和阻抗调整电路；所述第二芯片包括电流镜电路；
18.所述阻抗调整电路的第一端与所述偏置电路的输出端相连，所述阻抗调整电路的第二端与所述第一功率放大电路的输入节点相连；
19.所述电流镜电路的输入端耦合至所述第一功率放大电路，所述电流镜电路的输出端与所述分压电路的第一端和所述阻抗调整电路相连；所述分压电路的第二端与接地端相连。
20.进一步地，所述电流镜电路包括第二晶体管和第三晶体管；
21.所述第二晶体管为场效应晶体管，包括栅极、源极和漏极；所述第三晶体管为场效应晶体管，包括栅极、源极和漏极；
22.所述第二晶体管的栅极与所述第三晶体管的栅极相连，所述第二晶体管的栅极还与所述第二晶体管的漏极相连，所述第二晶体管的源极与第一供电端相连，所述第二晶体管的漏极耦合至所述第一功率放大电路；
23.所述第三晶体管的源极与第二供电端相连，所述第二晶体管的漏极与所述分压单元的第一端相连。
24.上述射频功率放大器及射频前端模组，射频功率放大器包括偏置电路、第一功率放大电路、阻抗调整电路和自适应调整电路；阻抗调整电路的第一端与偏置电路的输出端相连，阻抗调整电路的第二端与第一功率放大电路的输入节点相连；自适应调整电路的第一端耦合至第一功率放大电路，自适应调整电路的第二端耦合至阻抗调整电路。本实施例通过将自适应调整电路的第一端耦合至第一功率放大电路，将自适应调整电路的第二端耦合至阻抗调整电路，并通过将阻抗调整电路的第一端与偏置电路的输出端相连，阻抗调整电路的第二端与第一功率放大电路的输入节点相连，以使自适应调整电路能够根据第一功率放大电路的功率模式，对阻抗调整电路的阻抗进行调整，使得阻抗调整电路在不同功率模式下呈现出大小不同的阻抗值，从而改变偏置电路通过阻抗调整电路向第一功率放大电路输出的偏置电流的大小，提高射频功率放大器在不同功率模式下的增益平坦度，并通过减小射频功率放大器处于处于低功率模式下的增益，从而达到减少射频功率放大器处于低功率模式下的能耗的目的。
附图说明
25.为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
26.图1是本实用新型一实施例中射频功率放大器的一电路示意图；
27.图2是本实用新型一实施例中射频功率放大器的另一电路示意图；
28.图3是本实用新型一实施例中射频功率放大器的另一电路示意图；
29.图4是本实用新型一实施例中射频功率放大器的另一电路示意图。
30.图中：10、偏置电路；20、第一功率放大电路；30、阻抗调整电路；40、自适应调整电路。
具体实施方式
31.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
32.应当理解的是，本实用新型能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本实用新型的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
33.应当明白，当元件或层被称为“在
…
上”、“与
…
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
…
上”、“与
…
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本实用新型教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
34.空间关系术语例如“在
…
下”、“在
…
下面”、“下面的”、“在
…
之下”、“在
…
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
…
下面”和“在
…
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
35.在此使用的术语的目的仅在于描述具体实施例并且不作为本实用新型的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
36.为了彻底理解本实用新型，将在下列的描述中提出详细的结构及步骤，以便阐释本实用新型提出的技术方案。本实用新型的较佳实施例详细描述如下，然而除了这些详细描述外，本实用新型还可以具有其他实施方式。
37.本实施例提供一种射频功率放大器，如图1所示，包括偏置电路10、第一功率放大电路20、阻抗调整电路30和自适应调整电路40；阻抗调整电路30的第一端与偏置电路10的输出端相连，阻抗调整电路30的第二端与第一功率放大电路20的输入节点相连；自适应调整电路40的第一端耦合至第一功率放大电路20，自适应调整电路40的第二端耦合至阻抗调整电路30。
38.本实施例中的射频功率放大器是指用于对射频信号进行放大的放大器。可选地，射频功率放大器包括多级功率放大电路，以对射频信号进行多级放大。
39.在一具体实施例中，该射频功率放大器包括偏置电路10，该偏置电路10被配置为通过阻抗调整电路30向第一功率放大电路20提供偏置电流。示例性地，通过将偏置电路10的输出端耦合至阻抗调整电路30的一端，阻抗调整电路30的另一端耦合至第一功率放大电路20的输入路径，以向第一功率放大电路20提供偏置电流。作为优选地，偏置电路10的输出端耦合至第一功率放大电路20的输入路径中的输入节点。
40.在一具体实施例中，如图2所示，偏置电路10包括第一偏置晶体管m11，作为优选地，第一偏置晶体管m11为hbt晶体管，包括基极、集电极和发射极，第一偏置晶体管m11的基极与信号源端口连接，用于接收信号源信号，第一偏置晶体管m11的集电极与第三供电端vbatt3相连，第一偏置晶体管m11的发射极耦合至第一功率放大电路20的输入路径。
41.可选地，如图2所示，偏置电路10还包括第一信号源iref，第一信号源iref的输出端通过信号源端口与第一偏置晶体管m11的基极相连。被配置为输出信号源信号至第一偏置晶体管m11。
42.可选地，如图2所示，偏置电路10还包括分压单元，分压单元的一端与第一信号源iref的输出端和第一偏置晶体管m11的基极相连，另一端与接地端相连。作为一示例性地，分压单元包括串联连接的第二偏置晶体管m12和第三偏置晶体管m13。作为优选地，第二偏置晶体管m12和第三偏置晶体管m13均为hbt晶体管，被配置为稳定第一偏置晶体管m11的静态工作点。在一具体实施例中，第二偏置晶体管m12的集电极与第一信号源iref和第一偏置晶体管m11的基极相连，第二偏置晶体管m12的基极与第二偏置晶体管m12的集电极相连，第二偏置晶体管m12的发射极与第三偏置晶体管m13的集电极相连，第三偏置晶体管m13的基极与第三偏置晶体管m13的集电极相连，第三偏置晶体管m13的发射极与接地端相连。需要说明的是，本实施例中的分压单元包括现有技术中的任意一种类型/结构的分压单元，在此不做具体限定。
43.在一具体实施例中。射频功率放大器还包括第一功率放大电路20。可选地，第一功率放大电路20可以是射频功率放大器的输入级功率放大电路、中间级功率放大电路或输出级功率放大电路。作为优选地，第一功率放大电路20为输出级功率放大电路，即为射频功率放大器中的最后一级功率放大电路。作为一示例，第一功率放大电路20的输入节点被配置为接收射频输入信号，第一功率放大电路20的输出节点被配置为输出射频放大信号。射频输入信号可以是第一功率放大电路20前一级功率放大电路输出的射频信号，或者其他电路输出的待放大的射频信号。
44.在一具体实施例中，射频功率放大器还包括阻抗调整电路30和自适应调整电路40。阻抗调整电路30的第一端与偏置电路10的输出端相连，阻抗调整电路30的第二端与第一功率放大电路20的输入节点相连；自适应调整电路40的第一端耦合至第一功率放大电路
20，自适应调整电路40的第二端耦合至阻抗调整电路30。在本示例中，若射频功率放大器工作在不同工作模式，射频功率放大器中的偏置电路10输出的偏置电流的大小都是相同的时，会导致射频功率放大器在不同功率模式下的增益受到影响。为此，本实施例通过将自适应调整电路40的第一端耦合至第一功率放大电路20，将自适应调整电路40的第二端耦合至阻抗调整电路30，并通过将阻抗调整电路30的第一端与偏置电路10的输出端相连，阻抗调整电路30的第二端与第一功率放大电路20的输入节点相连，以使自适应调整电路40能够根据第一功率放大电路20的功率模式，对阻抗调整电路30的阻抗进行调整，使得阻抗调整电路30在不同功率模式下呈现出大小不同的阻抗值，从而改变偏置电路10通过阻抗调整电路30向第一功率放大电路20输出的偏置电流的大小，提高射频功率放大器在不同功率模式下的增益平坦度，并通过减小射频功率放大器处于处于低功率模式下的增益，从而达到减少射频功率放大器处于低功率模式下的能耗的目的。
45.示例性地，当射频功率放大器中的第一功率放大电路20工作在低功率模式时，自适应调整电路40则输出第一控制信号以控制阻抗调整电路30的整体阻抗增大，以使偏置电路10通过阻抗调整电路30输出到第一功率放大电路20的偏置电流减小，从而减小射频功率放大器的增益水平和优化射频功率放大器在低功率模式下的增益平坦度。当射频功率放大器中的第一功率放大电路20工作在高功率模式时，自适应调整电路40则输出第二控制信号以控制阻抗调整电路30的整体阻抗减小，以使偏置电路10通过阻抗调整电路30输出到第一功率放大电路20的偏置电流增大，从而增大射频功率放大器的增益水平和优化射频功率放大器在高功率模式下的增益平坦度。可选地，第一控制信号和第二控制信号可以为控制电流或者控制电压。本技术通过根据第一功率放大电路20的工作模式自适应调整阻抗调整电路30的阻抗大小，以使得偏置电路10在通过阻抗调整电路30输出偏置电流至第一功率放大电路20时，可自适应调整偏置电流的大小，优化第一功率放大电路20在不同功率模式下的增益平坦度，提高第一功率放大电路20的线性度，并通过减小射频功率放大器处于处于低功率模式下的增益，从而达到减少射频功率放大器处于低功率模式下的能耗的目的。
46.在本实施例中，射频功率放大器包括偏置电路10、第一功率放大电路20、阻抗调整电路30和自适应调整电路40；阻抗调整电路30的第一端与偏置电路10的输出端相连，阻抗调整电路30的第二端与第一功率放大电路20的输入节点相连；自适应调整电路40的第一端耦合至第一功率放大电路20，自适应调整电路40的第二端耦合至阻抗调整电路30。本实施例通过将自适应调整电路40的第一端耦合至第一功率放大电路20，将自适应调整电路40的第二端耦合至阻抗调整电路30，并通过将阻抗调整电路30的第一端与偏置电路10的输出端相连，阻抗调整电路30的第二端与第一功率放大电路20的输入节点相连，以使自适应调整电路40能够根据第一功率放大电路20的功率模式，对阻抗调整电路30的阻抗进行调整，使得阻抗调整电路30在不同功率模式下呈现出大小不同的阻抗值，从而改变偏置电路10通过阻抗调整电路30向第一功率放大电路20输出的偏置电流的大小，提高射频功率放大器在不同功率模式下的平坦度，并通过减小射频功率放大器处于处于低功率模式下的增益，从而达到减少射频功率放大器处于低功率模式下的能耗的目的。
47.在一实施例中，如图2所示，阻抗调整电路30包括第一晶体管m31和第一电阻r31，第一晶体管m31的第一端与第一电阻r31的第一端相连，第一晶体管m31的第二端与第一电阻r31的第二端相连；自适应调整电路40的第二端耦合至第一晶体管m31的第三端。
48.在一具体实施例中，阻抗调整电路30包括第一晶体管m31和第一电阻r31。作为优选地，该第一晶体管m31为bjt晶体管。本示例将第一晶体管m31的第一端与第一电阻r31的第一端相连，将第一晶体管m31的第二端与第一电阻r31的第二端相连，并将自适应调整电路40的第二端耦合至第一晶体管m31的第三端。当第一功率放大电路20工作在低功率模式，自适应调整电路40则输出第一控制信号至第一晶体管m31，该控制信号不足于使第一晶体管m31导通，此时第一晶体管m31工作在关断状态，阻抗调整电路30的整体阻抗阻抗为关断状态下的第一晶体管m31与第一电阻r31并联后的阻抗，由于关断状态下的第一晶体管m31的阻抗非常大，且第一电阻r31也为一个阻值较大的电阻。优选地，第一电阻r31的阻值为10kω。因此，关断状态下的第一晶体管m31与第一电阻r31并联后的阻抗也相对较大，从而减小偏置电路10输出到第一功率放大电路20的偏置电流，以优化射频功率放大器在低功率模式下的增益，并减少射频功率放大器在低功率模式下的功率损耗。当第一功率放大电路20工作在高功率模式，自适应调整电路40则通过第一晶体管m31的第三端控制第一晶体管m31导通，此时阻抗调整电路30的阻抗为导通状态下的第一晶体管m31的阻抗和第一电阻r31并联后的阻抗，由于导通状态下的第一晶体管m31的阻抗远小于第一电阻r31的阻抗，因此，导通状态下的第一晶体管m31的阻抗和第一电阻r31并联后的阻抗约等于为导通状态下的第一晶体管m31的阻抗，其阻抗调整电路30整体呈现出的阻抗相对较小，从而增大偏置电路10输出到第一功率放大电路20的偏置电流，以优化射频功率放大器在高功率模式下的增益平坦度。
49.在本实施例中，阻抗调整电路30包括第一晶体管m31和第一电阻r31，通过将第一晶体管m31的第一端与第一电阻r31的第一端相连，将第一晶体管m31的第二端与第一电阻r31的第二端相连，将自适应调整电路40的第一端耦合至第一功率放大电路20，并将自适应调整电路40的第二端耦合至第一晶体管m31的第三端，以使自适应调整电路40能够根据第一功率放大电路20的功率模式，对阻抗调整电路30的阻抗进行调整，使得阻抗调整电路30在不同功率模式下呈现出大小不同的阻抗值，从而改变偏置电路10通过阻抗调整电路30向第一功率放大电路20输出的偏置电流的大小，提高射频功率放大器在不同功率模式下的平坦度，并通过减小射频功率放大器处于处于低功率模式下的增益，从而达到减少射频功率放大器处于低功率模式下的能耗的目的。
50.在一实施例中，如图2所示，第一功率放大电路20包括第一放大晶体管m21，第一放大晶体管m21为bjt管，包括基极、集电极和发射极，第一放大晶体管m21的基极接收射频输入信号，第一放大晶体管m21的集电极耦合至第一供电电源端vcc，第一放大晶体管m21的发射极接地；自适应调整电路40的第一端耦合至第一放大晶体管m21的集电极，自适应调整电路40的第二端耦合至第一晶体管m31的第三端。
51.在本实施例中，第一放大晶体管m21为bjt管，通过将第一放大晶体管m21的集电极耦合至第一供电电源端vcc，将第一放大晶体管m21的发射极接地，并将自适应调整电路40的第一端耦合至第一放大晶体管m21的集电极，将自适应调整电路40的第二端耦合至第一晶体管m31的第三端，便能够自适应调整电路40能够根据第一功率放大电路20的功率模式，对阻抗调整电路30的阻抗进行调整，使得阻抗调整电路30在不同功率模式下呈现出大小不同的阻抗值，提高射频功率放大器在不同功率模式下的平坦度，并通过减小射频功率放大器处于处于低功率模式下的增益，从而达到减少射频功率放大器处于低功率模式下的能耗
的目的。
52.在一实施例中，如图2所示，第一晶体管m31为hbt晶体管，包括基极、集电极和发射极，第一晶体管m31的基极耦合至自适应调整电路40的第二端，第一晶体管m31的集电极与第一电阻r31的第一端和偏置电路10的输出端相连，第一晶体管m31的发射极与第一电阻r31的第二端和第一功率放大电路20的输入节点相连。
53.在本实施例中，阻抗调整电路30中的第一晶体管m31为hbt晶体管，通过将第一晶体管m31的基极耦合至自适应调整电路40的第二端，第一晶体管m31的集电极与第一电阻r31的第一端和偏置电路10的输出端相连，第一晶体管m31的发射极与第一电阻r31的第二端和第一功率放大电路20的输入节点相连，便能够对阻抗调整电路30的阻抗进行调整，使得阻抗调整电路30在不同功率模式下呈现出大小不同的阻抗值，进而提高射频功率放大器在不同功率模式下的平坦度，并通过减小射频功率放大器处于处于低功率模式下的增益，从而达到减少射频功率放大器处于低功率模式下的能耗的目的。
54.在一实施例中，自适应调整电路40包括分压电路；分压电路的第一端与第一功率放大电路20和阻抗调整电路30相连，分压电路的第二端与接地端相连。
55.在本实施例中，自适应调整电路40包括分压电路，该分压电路的第一端与第一功率放大电路20和阻抗调整电路30相连，分压电路的第二端与接地端相连。具体地，分压电路的第一端与第一功率放大晶体管的集电极和第一晶体管m31的基极相连，分压电路的第二端与接地端相连，以使分压电路能够根据第一功率放大晶体管的集电极上的第一供电电源端vcc的输出的直流信号，例如直流电流，提供控制电压v0至第一晶体管m31的基极，从而控制第一晶体管m31的工作状态。具体地，当射频功率放大电路工作在低功率模式时，分压电路根据第一供电电源端vcc的输出的直流信号，输出不足以使一晶体管m31导通的控制电压v0，控制第一晶体管m31的工作在关断状态；当射频功率放大电路工作在高功率模式时，分压电路根据第一供电电源端vcc的输出的直流信号，输出足以使一晶体管m31导通的控制电压v0，控制第一晶体管m31的工作在导通状态。
56.在一实施例中，如图3所示，分压电路包括分压电阻r41。
57.在本实施例中，分压电路包括分压电阻r41，通过将分压电阻r41的第一端与第一功率放大晶体管的集电极和第一晶体管m31的基极相连，分压电阻r41的第二端与接地端相连，便能够使第一电阻r31根据第一功率放大晶体管的集电极上的输出电流，提供控制电压v0至第一晶体管m31的基极，从而控制第一晶体管m31的工作状态。
58.可选地，如图4所示，自适应调整电路40还包括耦合电感l41，该耦合电感l41的第一端与第一电阻r31的第一端相连，耦合电感l41的第二端与第一功率放大晶体管的集电极和第一晶体管m31的基极相连。
59.可选地，如图4所示，自适应调整电路40还包括第一二极管d41，该第一二极管d41的阳极与第一电阻r31的第二端相连，第一二极管d41的阴极与接地端相连，用于调整控制电压v0。
60.可选地，如图4所示，自适应调整电路40还包括第一电容c41，该第一电容c41的第一端与第一电阻r31的第一端相连，第一电容c41的第二端与接地端相连，被配置为去耦合以及滤波。
61.在一实施例中，如图4所示，自适应调整电路40还包括电流镜电路；电流镜电路的
输入端耦合至第一功率放大电路20，电流镜电路的输出端与分压电路的第一端相连。
62.在本实施例中，自适应调整电路40还包括电流镜电路，电流镜电路的输入端耦合至第一功率放大电路20，电流镜电路的输出端与分压电路的第一端相连，该电流镜电路被配置为根据预设的电流比例，对第一功率放大晶体管的集电极上的输出电流进行放大，以使放大后的输出电流与分压电路配合输出对应的控制电压v0。该电流比例可根据实际需求进行配置，提高配置控制电压v0的灵活度。
63.在一实施例中，射频功率放大器还包括第二功率放大电路，第二功率放大电路的输出节点与第一功率放大电路20的输入节点相连。
64.在本实施例中，射频功率放大器包括多级功率放大电路。可选地，射频功率放大器包括第一功率放大电路20和第二功率放大电路。第二功率放大电路的输出节点与第一功率放大电路20的输入节点相连，第一功率放大电路20优选为输出级功率放大电路。在本实施例中，由于第一功率放大电路20为输出级功率放大电路，因此，第一功率放大电路20中的第一供电电源端vcc的输出的直流信号较大，便于自适应调整电路40根据该直流信号检测射频功率放大电路的功率模式。
65.本实施例提供一种射频前端模组，包括基板、分压单元、以及设置在基板上的第一芯片和设置在基板上的第二芯片；第一芯片包括偏置电路10、第一功率放大电路20和阻抗调整电路30；第二芯片包括电流镜电路；阻抗调整电路30的第一端与偏置电路10的输出端相连，阻抗调整电路30的第二端与第一功率放大电路20的输入节点相连；电流镜电路的输入端耦合至第一功率放大电路20，电流镜电路的输出端与分压电路的第一端和阻抗调整电路30相连；分压电路的第二端与接地端相连。
66.可选地，第一芯片为hbt或bjt芯片。第二芯片为cmos芯片。
67.在一具体实施例中，第一芯片包括偏置电路10、第一功率放大电路20和阻抗调整电路30。第二芯片包括电流镜电路。可选地，分压单元可以设置在第一芯片、第二芯片或基板的任意一个上。
68.在一具体实施例中，阻抗调整电路30的第一端与偏置电路10的输出端相连，阻抗调整电路30的第二端与第一功率放大电路20的输入节点相连；电流镜电路的输入端耦合至第一功率放大电路20，电流镜电路的输出端与分压电路的第一端和阻抗调整电路30相连；分压电路的第二端与接地端相连。本实施例通过将自适应调整电路40的第一端耦合至第一功率放大电路20，将自适应调整电路40的第二端耦合至阻抗调整电路30，并通过将阻抗调整电路30的第一端与偏置电路10的输出端相连，阻抗调整电路30的第二端与第一功率放大电路20的输入节点相连，以使自适应调整电路40能够根据第一功率放大电路20的功率模式，对阻抗调整电路30的阻抗进行调整，使得阻抗调整电路30在不同功率模式下呈现出大小不同的阻抗值，从而改变偏置电路10通过阻抗调整电路30向第一功率放大电路20输出的偏置电流的大小，提高射频功率放大器在不同功率模式下的平坦度，并通过减小射频功率放大器处于处于低功率模式下的增益，从而达到减少射频功率放大器处于低功率模式下的能耗的目的。
69.在一实施例中，电流镜电路包括第二晶体管m42和第三晶体管m43；第二晶体管m42为场效应晶体管，包括栅极、源极和漏极；第三晶体管m43为场效应晶体管，包括栅极、源极和漏极；第二晶体管m42的栅极与第三晶体管m43的栅极相连，第二晶体管m42的栅极还与第
二晶体管m42的漏极相连，第二晶体管m42的源极与第一供电端vbatt2相连，第二晶体管m42的漏极耦合至第一功率放大电路20；第三晶体管m43的源极与第二供电端vbatt3相连，第二晶体管m42的漏极与分压单元的第一端相连。
70.在本实施例中，第二晶体管m42和第三晶体管m43均为场效应晶体管，通过将第二晶体管m42的栅极与第三晶体管m43的栅极相连，将第二晶体管m42的栅极还与第二晶体管m42的漏极相连，将第二晶体管m42的源极与第一供电端vbatt2相连，将第二晶体管m42的漏极耦合至第一功率放大电路20，并将第三晶体管m43的源极与第二供电端vbatt3相连，第二晶体管m42的漏极与分压单元的第一端相连，便能够根据预设的电流比例，对第一功率放大晶体管的集电极上的输出电流进行放大，以使放大后的输出电流与分压电路配合输出对应的控制电压v0。需要说明的是，可以通过第二晶体管m42和第三晶体管m43的尺寸大小和其他参数电流比例进行配置。
71.以上所述实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围，均应包含在本实用新型的保护范围之内。