一种流水线模数转换器误差提取方法、装置、设备及介质

1.本发明涉及数字模拟技术领域，尤其涉及一种流水线模数转换器误差提取方法、装置、设备及介质。


背景技术：

2.模数转换器(adc)用于将模拟信号转换成数字信号，广泛运用于无线通信、高端测试设备、图像语音处理等领域。随着先进工艺和设计技术的发展，以及应用场景的扩展，对高速度、高精度adc的需求日益显著。
3.其中，流水线adc在速度和精度之间能够达到较好的折中，因而对于超高速高精度adc一般采用流水线，或流水线-时间交织架构。而级间增益误差与记忆效应误差会严重影响整体adc的线性度。因此，对其进行相应的校准是非常有必要的。
4.因此，亟需提供一种低开销、高可靠的流水线模数转换器误差提取以及校准方案。


技术实现要素：

5.本发明的目的在于提供一种流水线模数转换器误差提取方法、装置、设备及介质，用于解决现有技术中误差影响整体adc的线性度的问题。
6.为了实现上述目的，本发明提供如下技术方案：
7.本发明提供一种流水线模数转换器误差提取方法，包括：
8.在模拟域中获取伪随机噪声序列；
9.将所述伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；
10.在数字域中基于所述数字信号提取所述流水线模数转换器的误差；
11.对所述误差进行校准。
12.本发明提供一种流水线模数转换器误差提取装置，包括：
13.伪随机噪声序列获取模块，用于在模拟域中获取伪随机噪声序列；
14.转换模块，用于将所述伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；
15.误差提取模块，用于在数字域中基于所述数字信号提取所述流水线模数转换器的误差；
16.误差校准模块，用于对所述误差进行校准。
17.本发明提供一种流水线模数转换器误差提取设备，包括：
18.通信单元/通信接口，用于在模拟域中获取伪随机噪声序列；
19.处理单元/处理器，用于将所述伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；
20.在数字域中基于所述数字信号提取所述流水线模数转换器的误差；
21.对所述误差进行校准。
22.本发明提供的一种计算机存储介质，所述计算机存储介质中存储有指令，当所述
指令被运行时，实现上述的流水线模数转换器误差提取方法。
23.与现有技术相比，本发明提供的流水线模数转换器误差提取方案，通过在模拟域中获取伪随机噪声序列，将伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；在数字域中基于所述数字信号提取流水线模数转换器的误差，并对所述误差进行校准。通过多电平平均分配的随机dither技术，可以实现在没有信号输入或者任意幅度信号输入情况下的级间增益误差校准与记忆效应误差校准，提升整体的线性度。同时基于该技术，可以对流水线adc的频谱杂散起到较好的打散作用，进一步改善其整体的无杂散动态范围。
附图说明
24.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
25.图1为流水线模数转换器的整体框图；
26.图2为本说明书实施例提供的一种流水线模数转换器误差提取方法流程示意图；
27.图3为本说明书实施例提供的流水线模数转换器误差提取模拟电路示意图；
28.图4为本说明书实施例提供的级间增益误差的提取与校准示意图；
29.图5为本说明书实施例提供的记忆效应误差的提取与校准示意图；
30.图6为本说明书实施例提供的级间增益校准前后的频谱图；
31.图7为本说明书实施例提供的一种流水线模数转换器误差提取装置结构图；
32.图8为本说明书实施例提供的一种流水线模数转换器误差提取设备示意图。
具体实施方式
33.为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
34.需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
35.本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b的情况，其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
36.在介绍本发明实施例之前首先对本发明实施例中涉及到的相关名词作如下释义：
37.模数转换器：也叫模拟数字转换器，即a/d转换器，或简称adc，通常可以表示一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义，仅仅表示一个相对大小。故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小。
38.流水线模数转换器(pipelined adc)：是一种常用模数转换结构，其转换速率较高，消耗的芯片面积和功耗却较低，常用于无线通信、ccd图像数据处理、超声监测等高速应用领域。大多数流水线adc都采用开关电容电路实现，可以达到较高精度和较低功耗。如果不进行自校正(calibration)或者电容修正(trimming)，流水线adc只能达到10～12bit的精度，这主要是由于开关电容电路对电容匹配精度比较敏感。另外，运放的有限增益、参考电压的精度、开关的电荷注入等因素也都限制了转换器精度的提高。同时，由于工艺制造过程和工作环境等造成的影响是随机变化的，要消除这类影响需要芯片本身有自校正的功能。通过自校正，转换器的精度可以达到13～15bit。
39.dither技术：dither的字面意思是“发抖”、“抖动”、“颤动”。dither技术已运用在许多方面，如在控制系统中用dither技术进行雷达天线的自适应补偿等。
40.对于流水线adc，可以结合图1进行说明：
41.图1为流水线模数转换器的整体框图。如图1所示，给出了通道内的子pipelined adc的原理，基本原理是将高分辨率的模数转换压力，分摊到每个流水级。通过每个流水级依次解析少量位数，多级流水级连续工作实现高分辨率的模数转换，其中最高有效位由流水线中第一级解析，而最低有效位在流水线中最后一级解析，pipelined adc通过每个流水级对输入模拟信号进行串行处理，因此可以实现高吞吐率的快速转换。但是，这种架构的缺点是必须在每级流水级进行精确的模拟信号处理，以在后续流水级保证信号不失真。
42.对于高速高精度pipelinedadc，级间增益误差会严重影响整体adc的线性度。因此，对其进行相应的校准是非常有必要的。pipelined adc的级间增益既受到电容失配误差的影响，同时又受到运放的有限开环增益的影响。由于电容失配是由工艺等非理想因素造成的，因此是固定误差。对于电容失配造成的级间增益的变化，采用和电容失配校准类似的前台校准即可实现相应的误差提取和校准。但是运放的有限开环增益会受到adc工作时温度和电压变化的影 响，从而影响级间增益。因此，对于运放的有限开环增益造成的级间增益误差，需要采用后台校准，进行误差的实时提取和校正。同时，随着adc速度精度的不断提高，记忆效应对adc的影响也越来越明显，对流水线adc进行记忆效应的校准亟需解决。
43.基于此，本发明提出一种流水线模数转换器误差提取、校准方案，该方案可以适用于流水线adc。通过多电平平均分配的随机dither技术，可以实现在没有信号输入或者任意幅度信号输入情况下的级间增益误差校准与记忆效应误差校准，提升整体的线性度。同时基于该技术，可以对流水线adc的频谱杂散起到较好的打散作用，进一步改善其整体的无杂散动态范围。接下来，结合附图对本说明书实施例提供的方案进行说明：
44.图2为本说明书实施例提供的一种流水线模数转换器误差提取方法流程示意图。从程序角度而言，流程的执行主体可以为流水线模数转换器芯片；该芯片中可以包括流水线模数转换器误差提取电路以及误差校准电路等。
45.如图2所示，该流程可以包括以下步骤：
46.步骤210：在模拟域中获取伪随机噪声序列。
47.伪随机序列可以是具有某种随机特性的确定的序列。可以是由移位寄存器产生确定序列，然而却具有某种随机特性的随机序列。首先，需要在模拟电路中生成一个伪随机噪声序列。
48.步骤220：将所述伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号。
49.在模拟域中的伪随机噪声序列属于模拟信号，可以将之转换为数字信号。
50.步骤230：在数字域中基于所述数字信号提取所述流水线模数转换器的误差。
51.在数字域中，对误差进行提取，误差可以包括级间增益误差和/或记忆效应误差，将误差提取之后，可以对误差进行校准，以提高流水线adc的线性度。
52.步骤240：对所述误差进行校准。
53.图2中的方法，通过在模拟域中获取伪随机噪声序列，将伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；在数字域中基于所述数字信号提取流水线模数转换器的误差，并对所述误差进行校准。通过多电平平均分配的随机dither技术，可以实现在没有信号输入或者任意幅度信号输入情况下的级间增益误差校准与记忆效应误差校准，提升整体的线性度。同时基于该技术，可以对流水线adc的频谱杂散起到较好的打散作用，进一步改善其整体的无杂散动态范围。
54.在实际应用中，本方案中，由特殊设计的模拟电路结合相应的数字校准算法实现。具体可以结合图3进行说明：图3为本说明书实施例提供的流水线模数转换器误差提取模拟电路示意图。该模拟电路中可以包括模数转换器adc、数模转换器dac、伪随机噪声序列产生电路pn、后级adc等结构。首先，需要在模拟电路中实现一个伪随机噪声序列，然后添加到该级流水级的子dac的输入中。该伪随机噪声序列经过包含实际的级间增益系数的级间增益模块并被后级adc对其进行量化。最后，需要在数字域从后级adc的输出中加上添加的伪随机噪声序列对应的数字码。
55.基于图2和图3的方案，本说明书实施例还提供了方案的一些具体实施方式，下面进行说明。
56.前述内容中提到，误差可以包括级间增益误差和/或记忆效应误差，对于两种误差的提取以及校准可以分别进行说明：
57.对于级间增益误差的提取：
58.采用相关运算结合lms算法进行级间增益误差以及记忆效应误差的提取。
59.具体地，可以获取所述流水线模数转换器的后级数字输出；
60.将所述后级数字输出与所述伪随机噪声序列进行相关运算，得到估算级间增益误差系数；
61.基于所述估算级间增益误差系数，采用lms算法提取得到目标级间增益误差。
62.对于级间增益误差的提取和校准，可以结合图4进行说明。图4为本说明书实施例提供的级间增益误差的提取与校准示意图，如图4所示，采用相关器进行误差提取，可以采用以下方式进行实现：
63.级间增益误差提取和校准时，先不考虑记忆效应，此时后级adc的数字输出可以基于公式(1)进行计算：
64.db＝(q
n-d
pn
)
×
g o
n (1)
65.其中，db是后级流水级转换得到的数字输出，d
pn
是伪随机噪声序列，g是该级流水级的实际级间增益系数，qn是该级流水级的量化噪声，on包括所有其他噪声源，例如后级adc的热噪声和量化噪声。如果估计的级间增益系数g
es
不等于实际的级间增益系数g，则添加的伪随机噪声序列在数字域中将不会被完全消除，即如公式(2)：
66.db'＝(q
n-d
pn
)
×
g on d
pn
×ges
67.＝qn×
g d
pn
×
(g
es-g) o
n (2)
68.将db'与伪随机噪声序列d
pn
进行相关运算，如公式(3)，可得到级间增益误差系数e：
[0069][0070]
其中，相关运算符号。理想情况下，d
pn
与qn及on均是不相关的，随着伪随机噪声序列长度的增加，它们的相关运算结果将接近零，所以实际的级间增益系数g可以基于公式(4)表示得到：
[0071]
g＝g
ideal-e (4)
[0072]
因此即可实现实际级间增益的提取。使用相关运算可以在此过程中估算级间增益误差系数。为了进一步提高收敛速度和精度，可以采用lms算法进行级间增益误差系数的提取，过程如公式(5)所示：
[0073]
e[n]＝e[n-1] d
pn
[n-1]
×db_cal
[n-1] (5)
[0074]
再结合公式(6)：
[0075]db_cal
[n]＝db[n]
×
(1-e[n]/g
ideal
) d
pn
[n] (6)
[0076]
即可实现级间增益误差的校正。
[0077]
更为具体地，上一拍经过校准后的后级流水级数字输出d
b_cal
[n-1]与上一拍伪随机码d
pn
[n-1]进入相关器进行相关运算，即可更新得到本拍的级间增益误差系数e[n]。
[0078]
后级流水级转换得到的数字输出db[n]经过级间增益误差e[n]补偿后，加上添加的伪随机噪声序列对应权重的数字码d
pn
，即可得到经过级间增益误差补偿后的后级流水级数字输出d
b_cal
[n]。
[0079]
同时，流水线adc由于采样电容复位不完全等因素，还会存在记忆效应。记忆效应的主要表现为流水线adc某一流水级上一拍采样转换的值会影响该流水级本次采样转换，从而影响其整体的线性度。结合所提出的多电平随机dither技术，可以在校准级间增益误差基础的同时，实现记忆效应的校准。
[0080]
其中，对于记忆效应误差的提取与校准可以结合图5进行说明，图5为本说明书实施例提供的记忆效应误差的提取与校准示意图，如图5所示：
[0081]
只要是电容，都会产生记忆效应误差，电容包括采样电容和dither电容。上述记忆效应误差的校准主要是基于相关运算结合lms算法提取出伪随机噪声序列所控制的dither电容产生的记忆效应误差，进而基于采样电容和dither电容的大小关系，推导出采样电容产生的记忆效应误差。因此，所述记忆效应误差是所述伪随机噪声序列所控制的dither电容与采样电容导致的。
[0082]
与级间增益误差的提取类似，唯一不同的是，这里进行相关运算的是上一拍伪随
机码产生器产生的伪随机码d
pn
[n-1]与本拍校准补偿前的后级流水级数字输出dr[n]。这里采用lms算法进行记忆效应误差等效系数cm的提取，过程如公式(7)所示：
[0083]cm
[n]＝cm[n-1] d
pn
[n-2]*dr[n-1] (7)
[0084]
提取到pn码所控制的dither电容导致的记忆效应误差系数cm之后，可以进一步对采样电容导致的记忆效应误差进行校准，在校准时，由于电容复位不完全导致的记忆效应程度与电容的大小成正比，因此通过计算采样电容与dither电容的大小关系，可得采样电容记忆效应误差等效系数α。利用公式(8)即可实现记忆效应的误差补偿。
[0085]db_cal
[n]＝db[n] d
pn
[n] d
pn
[n]
×cm
[n] α
×cm
[n]
×di
[n-1] (8)
[0086]
首先是误差的提取。上一拍后级流水级数字输出dr[n-1]与上两拍对应的伪随机码对应权重数字码d
pn
[n-2]进入相关器进行相关运算，即可更新得到本拍的记忆误差系数cm[n]。
[0087]
后级流水级转换得到的数字输出db[n]进行伪随机码对应权重的数字码d
pn
[n]补偿后，先进行伪随机码d
pn
[n]的记忆效应误差补偿，得到dr[n]。再结合采样电容记忆效应误差等效系数α与上一拍本拍流水级转换得到的数字码di[n-1]，进行本拍流水级的记忆效应误差补偿。
[0088]
为了进一步对上述算法进行验证，可以利用matlab对上述算法进行建模仿真。仿真得到的级间增益校准前后的频谱图如图6所示，图6为本说明书实施例提供的级间增益校准前后的频谱图。其中，图6中的左图表示校准前的频谱图，右图表示校准后的频谱图，频谱图中的横坐标表示输入信号频率分量(f
in
)与adc采样频率(fs)的比值，即输入信号频率分量相对adc采样频率的大小；纵坐标表示该输入信号频率分量下的信号幅度。从图6中可以看出，校准前后除了对应输入信号主频率的幅度之外，其余输入信号频率分量(即噪声)降低，说明校准后噪声下降，精度提高。
[0089]
校准前后性能对比如表1所示：
[0090]
性能指标校准前校准后snr(dbc)53.1679.13sfdr(dbc)63.9888.98thd(dbc)-67.37-92.37enob(bit)8.3412.72
[0091]
其中，表1中的性能指标snr表示信噪比，sfdr表示无杂散动态范围，thd表示总谐波失真，enob表示有效位数。从表1中可以看出：经过校准之后，信噪比提高、无杂散动态范围增大、总谐波失真减少、有效位数提高。
[0092]
需要说明的是，上述实施例中的方式仅是能够实现本说明书实施例中提供的方案的个别实施方式，并不表示本技术保护的全部范围，除了上述列举的方式外，还可以有更多的实现方式，对此，本说明书实施例不作具体限定。
[0093]
上述实施例中的方案，在模拟域中设计伪随机码(pn)产生电路(可以是多电平的)，从流水级中的子dac进行伪随机噪声注入(可以对流水线adc的频谱杂散起到较好的打散作用，提高线性度)；结合该电路在数字域分别提取级间增益误差以及记忆效应误差，并分别进行校准，进一步提高线性度。
[0094]
本说明书实施例中的方案，可以在实现较好的级间增益校准的同时，无需对电路
本身做过多改动，即可在数字域实现较好的记忆效应校准，不需要连续乘法，硬件开销小。多电平平均分配的随机dither技术，可以对流水线adc的频谱杂散起到较好的打散作用，改善其整体的无杂散动态范围。
[0095]
基于同样的思路，本说明书实施例还提供一种流水线模数转换器误差提取装置。图7为本说明书实施例提供的一种流水线模数转换器误差提取装置结构图。可以包括：
[0096]
伪随机噪声序列获取模块710，用于在模拟域中获取伪随机噪声序列；
[0097]
转换模块720，用于将所述伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；
[0098]
误差提取模块730，用于在数字域中基于所述数字信号提取所述流水线模数转换器的误差；
[0099]
误差校准模块740，用于对所述误差进行校准。
[0100]
图7中的装置，还包括一些具体的实现模块，可以继续说明：
[0101]
可选的，所述误差可以包括级间增益误差和/或记忆效应误差。
[0102]
可选的，所述误差提取模块，具体可以包括：
[0103]
误差提取单元，用于采用相关运算结合lms算法进行级间增益误差以及记忆效应误差的提取；所述记忆效应误差是所述伪随机噪声序列所控制的dither电容与采样电容导致的。
[0104]
可选的，所述误差为级间增益误差时，所述误差提取单元，可以包括：
[0105]
后级数字输出获取子单元，用于获取所述流水线模数转换器的后级数字输出；
[0106]
估算级间增益误差系数确定子单元，用于将所述后级数字输出与所述伪随机噪声序列进行相关运算，得到估算级间增益误差系数；
[0107]
目标级间增益误差确定子单元，用于基于所述估算级间增益误差系数，采用lms算法提取得到目标级间增益误差。
[0108]
可选的，所述误差校准模块，具体可以包括：
[0109]
数字码获取单元，用于获取所述伪随机噪声序列对应权重的数字码；
[0110]
后级流水级数字输出确定单元，用于基于所述目标级间增益误差，结合所述数字码，得到经过级间增益误差补偿后的后级流水级数字输出。
[0111]
可选的，所述误差为记忆效应误差，所述误差校准单元，具体可以包括：
[0112]
电容关系计算子单元，用于计算采样电容与所述dither电容的大小关系；
[0113]
记忆效应误差等效系数确定子单元，用于根据所述大小关系，确定所述采样电容的记忆效应误差等效系数；
[0114]
误差补偿子单元，用于基于所述记忆效应误差等效系数，对所述记忆效应误差进行误差补偿。
[0115]
可选的，所述伪随机噪声序列可以由伪随机码产生电路模拟生成；所述伪随机噪声序列可以从所述流水线模数转换器中的子模数转换器中进行输入。
[0116]
基于同样的思路，本说明书实施例还提供了一种流水线模数转换器误差提取设备。图8为本说明书实施例提供的一种流水线模数转换器误差提取设备示意图。可以包括：
[0117]
通信单元/通信接口，用于在模拟域中获取伪随机噪声序列；
[0118]
处理单元/处理器，用于将所述伪随机噪声序列输入流水线模数转换器中，得到转
换后的数字信号；
[0119]
在数字域中基于所述数字信号提取所述流水线模数转换器的误差；
[0120]
对所述误差进行校准。
[0121]
如图8所示，上述终端设备还可以包括通信线路。通信线路可包括一通路，在上述组件之间传送信息。
[0122]
可选的，如图8所示，该终端设备还可以包括存储器。存储器用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。
[0123]
如图8所示，存储器可以是只读存储器(read-only memory，rom)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，ram)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，eeprom)、只读光盘(compact disc read-only memory，cd-rom)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过通信线路与处理器相连接。存储器也可以和处理器集成在一起。
[0124]
可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。
[0125]
在具体实现中，作为一种实施例，如图8所示，处理器可以包括一个或多个cpu，如图8中的cpu0和cpu1。
[0126]
在具体实现中，作为一种实施例，如图8所示，终端设备可以包括多个处理器，如图8中的处理器和处理器。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。
[0127]
基于同样的思路，本说明书实施例还提供了上述实施例对应的计算机存储介质，计算机存储介质中存储有指令，当所述指令被运行时，实现：
[0128]
在模拟域中获取伪随机噪声序列；
[0129]
将所述伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；
[0130]
在数字域中基于所述数字信号提取所述流水线模数转换器的误差；
[0131]
对所述误差进行校准。
[0132]
上述主要从各个模块之间交互的角度对本发明实施例提供的方案进行了介绍。可以理解的是，各个模块为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件单元。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本发明能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
[0133]
本发明实施例可以根据上述方法示例进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集
成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本发明实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
[0134]
本说明书中的处理器还可以具有存储器的功能。存储器用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。
[0135]
存储器可以是只读存储器(read-onlymemory，rom)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，ram)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，eeprom)、只读光盘(compact disc read-only memory，cd-rom)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过通信线路与处理器相连接。存储器也可以和处理器集成在一起。
[0136]
可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。
[0137]
上述本发明实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processing，dsp)、asic、现成可编程门阵列(field-programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
[0138]
一种可能的实现方式中，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，用于实现上述实施例中的逻辑运算控制方法和/或逻辑运算读取方法。
[0139]
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机
可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，dvd)；还可以是半导体介质，例如，固态硬盘(solid state drive，ssd)。
[0140]
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
[0141]
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。