一种电平移位电路的制作方法

技术特征：
1.一种电平移位电路，其特征在于：包括第一倒相器inv1b_0p8、第二倒相器inv2b_0p8、第三倒相器inv3b_3p3、第四倒相器inv4b_3p3、第一pmos管pm1b_3p3、第二pmos管pm2b_3p3、第一nmos管nm1b_2p5、第二nmos管nm2b_2p5、第一钳位电路、第二钳位电路和互钳下拉nmos管，所述的第一倒相器inv1b_0p8和第二倒相器inv2b_0p8产生电平移位所需的输入正反相信号，第三倒相器inv3b_3p3和第四倒相器inv4b_3p3对输出电平移位信号进行缓冲，第一pmos管pm1b_3p3、第二pmos管pm2b_3p3、第一nmos管nm1b_2p5和第二nmos管nm2b_2p5实现信号由低电平到高电平的转换，第一钳位电路用于保证第一nmos管nm1b_2p5的漏极电压不超过自身的耐压值，第二钳位电路用于保证第二nmos管nm2b_2p5的漏极电压不超过自身的耐压值，互钳下拉nmos管用于保证第三倒相器inv3b_3p3的输入电压下拉到地。2.根据权利要求1所述的一种电平移位电路，其特征在于：第一钳位电路包括第三nmos管nm3b_3p3和第五nmos管nm5b_3p3，第五nmos管nm5b_3p3的栅极接io电压vin_3p3，第五nmos管nm5b_3p3的漏极接第一pmos管pm1b_3p3的漏极，第五nmos管nm5b_3p3的源极接第三nmos管nm3b_3p3的漏极，第三nmos管nm3b_3p3的栅极和漏极短接，第三nmos管nm3b_3p3的源极接第一nmos管nm1b_2p5的漏极。3.根据权利要求2所述的一种电平移位电路，其特征在于：第二钳位电路包括第四nmos管nm4b_3p3和第六nmos管nm6b_3p3，第六nmos管nm6b_3p3的栅极接io电压vin_3p3，第六nmos管nm6b_3p3的漏极接第二pmos管pm2b_3p3的漏极，第六nmos管nm6b_3p3的源极接第四nmos管nm4b_3p3的漏极，第四nmos管nm4b_3p3的栅极和漏极短接，第四nmos管nm4b_3p3的源极接第二nmos管nm2b_2p5的漏极。4.根据权利要求3所述的一种电平移位电路，其特征在于：互钳下拉nmos管包括第七nmos管nm7b_3p3和第八nmos管nm8b_3p3，第七nmos管nm7b_3p3的漏极、第二pmos管pm2b_3p3的栅极和第一pmos管pm1b_3p3的漏极三者的连接点形成第一节点net1，第八nmos管nm8b_3p3的漏极、第一pmos管pm1b_3p3栅极和第二pmos管pm2b_3p3的漏极三者的连接点形成第二节点net2，第七nmos管nm7b_3p3的栅极接第二节点net2，第七nmos管nm7b_3p3的漏极接第一节点net1，第七nmos管nm7b_3p3的源极接地，第八nmos管nm8b_3p3的栅极接第一节点net1，第八nmos管nm8b_3p3的漏极接第二节点net2，第八nmos管nm8b_3p3的源极接地。5.根据权利要求4所述的一种电平移位电路，其特征在于：第一倒相器inv1b_0p8的输入端接输入信号in_b、第二倒相器inv2b_0p8的输入端接第一倒相器inv1b_0p8的输出端，第二倒相器inv2b_0p8的输出端接第一nmos管nm1b_2p5的栅极。6.根据权利要求5所述的一种电平移位电路，其特征在于：第三倒相器inv3b_3p3的输入端接第二节点net2，第四倒相器inv4b_3p3的输入端接第三倒相器inv3b_3p3的输出端。7.根据权利要求6所述的一种电平移位电路，其特征在于：第一nmos管nm1b_2p5和第二nmos管nm2b_2p5的耐压均低于io接口电压。8.根据权利要求7所述的一种电平移位电路，其特征在于：第一倒相器inv1b_0p8和第二倒相器inv2b_0p8的电源电压均为core电压。9.根据权利要求8所述的一种电平移位电路，其特征在于：第一pmos管pm1b_3p3和第二pmos管pm2b_3p3的耐压均为io接口电压。10.根据权利要求9所述的一种电平移位电路，其特征在于：第三倒相器inv3b_3p3和第
四倒相器inv4b_3p3的电源电压均为io接口电压，第三倒相器inv3b_3p3和第四倒相器inv4b_3p3的耐压均为io接口电压。

技术总结
本发明涉及集成电路技术领域，尤其涉及一种电平移位电路，本发明相对于传统的电路增加了第一钳位电路和第二钳位电路，通过两个串联的栅源电压把IO接口电压至少降低两个阈值电压，这样确保第一NMOS管和第二NMOS管可以采用更低耐压的器件；增加了互钳下拉NMOS管，可以确保第一节点NET1和第二节点NET2的电压最高达到电源或者最低达到地，避免出现中间电压造成电路大漏电。通过这些措施，选用的第一NMOS管和第二NMOS管的器件耐压要比传统的电路中相应的器件耐压要低。低耐压的器件具有更低的阈值电压，更容易在低电平CORE电压信号的控制下发生沟道导通，实现电平移位功能。实现电平移位功能。实现电平移位功能。


技术研发人员：庞坚
受保护的技术使用者：芯河半导体科技（无锡）有限公司
技术研发日：2022.02.10
技术公布日：2022/5/6