基于GaN基增强型器件的单片集成反相器及其制备方法

基于gan基增强型器件的单片集成反相器及其制备方法
技术领域
1.本发明属于半导体器件技术领域，具体涉及一种基于gan基增强型器件的单片集成反相器及其制备方法。


背景技术：

2.禁带半导体材料氮化镓(gan)作为第三代半导体的典型代表，具有电子迁移率高、热导率高，高击穿电场和抗辐射能力强等优点，从而使得基于gan的异质结结构的功率器件能够获得更高的开关速度、更高的阻断电压、更低的导通损耗以及更高的工作温度等，可以在大功率、高频、高温和辐照等恶劣条件下工作。随着半导体技术的发展，gan基功率晶体管的研究和开发取得了很大的进展，目前已被广泛应用于快速充电领域，且在未来有望扩展到电动汽车、数据中心、电源等领域。
3.为了减小栅电极与驱动电路之间的电感，提高电力电子系统的工作频率和效率，相比于由gan分立器件构成的电力电子系统，将gan基互补驱动电路与gan功率晶体管集成在同一芯片上是一种很有前景的方法，单片集成技术不仅具有成本的优势，同时可抑制寄生电容和寄生电导问题，有利于提高系统的工作频率、效率以及可靠性。
4.目前，栅驱动问题是阻碍gan基功率系统集成化的关键因素之一。传统si基器件的栅驱动无法匹配高性能的gan基功率器件。而基于gan反相器实现的栅驱动电路，既能最大化发挥gan基功率器件的性能优势，又可以通过单片集成实现功率转换系统，即单片实现增强型/耗尽型器件、p沟道/n沟道器件、电容、电阻等模块，降低系统的成本，提高系统转换频率、频率以及可靠性。例如图1所示为现有的基于p沟道/n沟道gan基增强型器件实现的反相器原理图。
5.然而，该反相器仍存在大量的问题：p沟道增强型异质结构场效应晶体管导通电阻偏高、阈值电压偏低，与其单片集成的n沟道gan增强型器件栅电极漏电较大、栅压摆幅较低，从而阻碍了gan基反相器和单片集成电路在电力电子系统中的应用。


技术实现要素：

6.为了解决现有技术中存在的上述问题，本发明提供了一种基于gan基增强型器件的单片集成反相器及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
7.第一方面，本发明提供了一种基于gan基增强型器件的单片集成反相器，自下而上依次包括衬底、缓冲层、uid-gan层、algan势垒层、uid-ingan层以及p-ingan层，器件中间设有一深至uid-gan层的隔离槽以将器件分为左右两部分；其中，
8.器件左侧的所述p-ingan层上设有第一源电极和第一漏电极，所述第一源电极和所述第一漏电极之间设有深至所述p-ingan层的第一栅电极，以形成p沟道增强型异质结构场效应晶体管；
9.器件右侧的所述algan势垒层上设有第二源电极和第二漏电极，所述p-ingan层上设有第二栅电极，以形成n沟道增强型异质结构场效应晶体管；
ingan结构，该结构极化强度较高，p型杂质的激活能较低，提高了空穴浓度，并进一步提高了p沟道增强型异质结场效应晶体管的饱和电流密度，降低了导通电阻，提高了n沟道增强型异质结场效应晶体管的阈值电压；
33.3、本发明通过在p
-ingan层上生长了一层n-gan层，提高了n沟道增强型异质结场效应晶体管的栅压摆幅，抑制了栅漏电，降低了功耗。
34.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
35.图1是现有的基于p沟道/n沟道gan基增强型器件实现的反相器原理图；
36.图2是本发明实施例提供的一种基于gan基增强型器件的单片集成反相器结构示意图；
37.图3是图2的俯视图；
38.图4是本发明实施例提供的一种基于gan基增强型器件的单片集成反相器的制备方法流程图；
39.图5a-5m是本发明实施例提供的一种基于gan基增强型器件的单片集成反相器的制备方法的工艺过程示意图。
具体实施方式
40.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
41.实施例一
42.请参见图2，图2是本发明实施例提供的一种基于gan基增强型器件的单片集成反相器结构示意图，其自下而上依次包括衬底1、缓冲层2、uid-gan层3、algan势垒层4、uid-ingan层5以及p-ingan层6，器件中间设有一深至uid-gan层的隔离槽18以将器件分为左右两部分；其中，
43.器件左侧的p-ingan层6上设有第一源电极9和第一漏电极10，第一源电极9和第一漏电极10之间设有深至p-ingan层6的第一栅电极13，以形成p沟道增强型异质结构场效应晶体管；
44.器件右侧的algan势垒层4上设有第二源电极11和第二漏电极12，p-ingan层6上设有第二栅电极14，以形成n沟道增强型异质结构场效应晶体管。
45.在本实施例中，衬底1采用si材料；缓冲层2采用(al)gan，厚度为1～5μm，uid-gan层3；algan势垒层4的厚度为10～20nm，其中，al组分为15％～25％；uid-ingan层5的厚度为15～30nm，in组分为5％～10％；p-ingan层6的厚度为40～60nm，in组分为5％～10％。
46.进一步地，器件表面还包括钝化层15，其采用al2o3材料形成，厚度为20～30nm，其中，第一栅电极13下方的al2o3层同时作为栅介质层，第一栅电极13的材料为镍和金，其与al2o3/p-ingan层6形成mos栅结构。
47.第一源电极9和第一漏电极10的材料均为镍和金材料，以与p
-ingan层7形成欧姆接触；
48.第二栅电极14的材料为镍和金，其与n-gan层8形成肖特基接触。
49.第二源电极11和第二漏电极12的材料自下而上包括钛、铝、镍和金，以与algan势垒层4形成欧姆接触。
50.具体地，第一源电极9、第一漏电极10、第二源电极11、第二漏电极12的厚度均为200～300nm；第一栅电极13和第二栅电极14的厚度均为200nm～350nm。
51.进一步地，第一漏电极10和第二漏电极12通过第一金属互联条16连接，第一栅电极13和第二栅电极14通过第二金属互联条17连接，如图3所示。其中，第一金属互联条16和第二金属互联条17的厚度均为300-400nm。
52.本实施例通过在algan势垒层和p-ingan层之间生长了一层uid-ingan层，降低杂质散射对载流子迁移率的影响，提高了空穴迁移率，提高了p沟道增强型异质结场效应晶体管的饱和电流密度，降低了导通电阻，同时提高了n沟道增强型异质结场效应晶体管的阈值电压。
53.在本实施例中，p-ingan层6上面还包括p
-ingan层7；其中，p
-ingan层的厚度为20～40nm，in组分为5％～10％；
54.本实施例通过在p-ingan层上进一步生长p
-ingan层，形成了p
-ingan/p-ingan/uid-ingan结构，该结构极化强度较高，p型杂质的激活能较低，提高了空穴浓度，并进一步提高了p沟道增强型异质结场效应晶体管的饱和电流密度，降低了导通电阻，提高了n沟道增强型异质结场效应晶体管的阈值电压，为gan基单片集成技术的发展夯实了基础。
55.在本发明的另一个实施例中，p
-ingan层7和第二栅电极14之间还包括n-gan层8，且第二栅电极14与n-gan层8形成肖特基接触。其中，n-gan层8的厚度为40～60nm。
56.本实施例通过在p
-ingan层上生长了一层n-gan层，提高了n沟道增强型异质结场效应晶体管的栅压摆幅，抑制了栅漏电，降低了功耗。
57.实施例二
58.在上述实施例一的基础上，本实施例提供了一种基于p沟道和n沟道gan基增强型器件的单片集成反相器的制备方法。请参见图4，图4是本发明实施例提供的一种基于gan基增强型器件的单片集成反相器的制备方法流程图，具体包括：
59.步骤1：在衬底上依次外延缓冲层、uid-gan层、algan势垒层、uid-ingan层以及p-ingan层。
60.具体地，本实施例采用金属有机物化学气相淀积工艺，在硅衬底上依次生长各层结构，以得到硅衬底基片。
61.步骤2：对衬底基片右侧进行刻蚀，以形成n沟道增强型异质结构场效应晶体管的栅区。
62.具体地，采用光刻和感应耦合等离子刻蚀工艺刻蚀n沟道增强型异质结构场效应晶体管栅区域以外的p-ingan、uid-ingan，以形成n沟道增强型异质结构场效应晶体管的栅区。
63.步骤3：采用光刻和感应耦合等离子刻蚀工艺进行台面刻蚀，形成器件隔离。
64.具体地，采用光刻和感应耦合等离子刻蚀工艺对步骤2得到的样品的进行刻蚀，以露出两个器件的源漏区，同时形成n沟道、p沟道增强型异质结构场效应晶体管的隔离结构。
65.步骤4：分别制作n沟道、p沟道增强型异质结构场效应晶体管的源电极和漏电极，以及n沟道增强型异质结构场效应晶体管的栅电极。
66.41)制作n沟道增强型异质结构场效应晶体管的源电极和漏电极。
67.具体地，采用光刻定义n沟道增强型异质结构场效应晶体管源漏区，再用20:1的boe溶液清洗样品1min，去除源漏区域氧化物。采用电子束蒸发工艺，在n-gan上依次淀积20-50nm厚的钛金属、100-150nm厚的铝金属、30-60nm厚的镍金属和40-60nm厚的金金属，形成n沟道增强型异质结场效应晶体管的源电极和漏电极，并在温度为850℃的氮气氛围下退火30s，使得源电极和漏电极均与algan势垒层形成欧姆接触。
68.42)制作p沟道增强型异质结构场效应晶体管的源电极和漏电极。
69.具体地，采用光刻定义p沟道增强型异质结构场效应晶体管源漏区，再用20:1的boe溶液清洗样品1min，去除源漏区域氧化物。采用电子束蒸发工艺，在p
-ingan上依次淀积20-50nm厚的镍金属和200-250nm厚的金金属，形成p沟道增强型异质结场效应晶体管的源电极和漏电极，并在温度为550℃的氧气氛围下退火10min，使得源电极和漏电极均与p
-ingan形成欧姆接触。
70.43)制作n沟道增强型异质结构场效应晶体管的栅电极。
71.具体地，采用光刻定义n沟道增强型异质结构场效应晶体管栅区，再用20:1的boe溶液清洗样品1min，去除栅区域氧化物。采用电子束蒸发工艺，在p-ingan上依次淀积20-50nm厚的镍金属和200-250nm厚的金金属，形成n沟道增强型异质结场效应晶体管的栅电极，并在温度为550℃的氮气氛围下退火5min，使得栅电极与p-ingan形成肖特基接触。
72.步骤5：刻蚀p沟道增强型异质结构场效应晶体管的栅槽，并制备p沟道增强型异质结构场效应晶体管的栅电极，以形成的mos栅结构。
73.首先，采用光刻和感应耦合等离子体刻蚀工艺刻蚀p沟道增强型异质结构场效应晶体管的栅槽。
74.然后，在制备栅电极之前，还包括：生长钝化层，以同时作为栅介质层。具体地，采用原子层沉积工艺，在整个样品上沉积20-30nm厚的三氧化二铝，基于p沟道/n沟道gan基增强型器件的单片集成反相器的钝化层。
75.最后，制备p沟道增强型异质结构场效应晶体管的栅电极。
76.具体地，采用光刻定义p沟道增强型异质结构场效应晶体管栅区，采用电子束蒸发工艺，在al2o3钝化层上依次淀积20-50nm厚的镍金属和200-250nm厚的金金属，形成p沟道增强型异质结场效应晶体管的栅电极，并在温度为400℃的氮气氛围下退火5min，使得栅电极与al2o3/p-ingan层形成mos栅结构。
77.步骤6：在所有电极表面淀积互联金属。
78.首先，对钝化层进行刻蚀，开孔，以露出电极部分。
79.具体地，采用光刻和湿法刻蚀工艺，使用20:1的boe溶液刻蚀掉覆盖在源电极、漏电极和栅电极上的三氧化二铝；或采用光刻和反应离子刻蚀工艺，刻蚀掉覆盖在源电极、漏电极和栅电极上的三氧化二铝。
80.然后，采用光刻与电子束蒸发工艺，在源电极、漏电极和栅电极开孔刻蚀区域依次淀积20-50nm厚的镍金属和200-500nm厚的金金属，形成互联金属。
81.步骤7：制作金属互联线，并利用互联金属将n沟道、p沟道增强型异质结构场效应晶体管的栅电极连接，将n沟道、p沟道增强型异质结构场效应晶体管的漏电极连接。
82.具体地，采用光刻与电子束蒸发与工艺，在12所得的器件表面制作光刻胶掩模，用
该光刻胶掩模在两器件之间形成金属互连图形。
83.在光刻胶掩模上淀积一层300-400nm厚的金属薄膜，再使用有机溶剂将多余金属剥离，分别在p沟道增强型异质结构场效应晶体管的漏电极与n沟道增强型异质结构场效应晶体的漏电极之间、p沟道增强型异质结构场效应晶体管的栅电极与n沟道增强型异质结构场效应晶体的栅电极之间形成金属互连，完成整个器件的制作。
84.在本发明的实施例中，在步骤1之后，步骤2之前，还包括：
85.步骤x：在所述p-ingan层上面外延p
-ingan层。
86.也就是说，在步骤1得到的衬底基片上，在生长一层p
-ingan层，以形成p
-ingan/p-ingan/uid-ingan结构，该结构极化强度较高，p型杂质的激活能较低，提高了空穴浓度，并进一步提高了p沟道增强型异质结场效应晶体管的饱和电流密度，降低了导通电阻，提高了n沟道增强型异质结场效应晶体管的阈值电压。
87.相应的，在步骤2中，也需要对该p
-ingan层进行刻蚀，以形成n沟道增强型异质结构场效应晶体管的栅区。
88.在本发明的另一个实施例中，为了提高n沟道增强型异质结场效应晶体管的栅压摆幅，抑制栅漏电，降低功耗，在步骤x之后，步骤2之前，还包括：
89.步骤y：在所述p
-ingan层上外延n-gan层。
90.相应的，在后续形成n沟道增强型异质结场效应晶体管的栅区以及p沟道增强型异质结场效应晶体管的电极区时，还需要对该n-gan层进行刻蚀。
91.实施例三
92.下面结合附图对本发明提供的制备方法的工艺过程进行详细描述。
93.请参见图5a-5m，图5a-5m是本发明实施例提供的一种基于gan基增强型器件的单片集成反相器的制备方法的工艺过程示意图。本实施例以包括uid-ingan层、p-ingan层、p
-ingan层以及n-gan层的器件为例对其制备过程进行介绍，具体包括以下步骤：
94.s1：制备n-gan/p-ingan/algan/gan/硅衬底基片。
95.采用金属有机物化学气相淀积工艺，在衬底上依次外延gan缓冲层、uid-gan、algan势垒层、uid-ingan、p-ingan层、p
-ingan层和n-gan层，得到n-gan/p-ingan/algan/gan/硅衬底基片，如图5a所示。
96.s2：n-gan刻蚀
97.采用光刻和感应耦合等离子刻蚀工艺刻蚀p沟道增强型异质结构场效应晶体管上方的n-gan，如图5b所示。
98.s3：p-ingan刻蚀
99.采用光刻和感应耦合等离子刻蚀工艺刻蚀n沟道增强型异质结构场效应晶体管栅区域以外的n-gan、p
-ingan、p-ingan、uid-ingan，如图5c所示。
100.s4：台面隔离
101.采用光刻和感应耦合等离子刻蚀工艺进行台面刻蚀，形成器件隔离，如图5d所示。
102.s5：制作n沟道增强型异质结构场效应晶体管源电极和漏电极，如图5e所示。详细过程参见实施例二中的步骤41)。
103.s6：制作p沟道增强型异质结构场效应晶体管源电极和漏电极，如图5f所示。详细过程参见实施例二中的步骤42)。
104.s7：制作n沟道增强型异质结构场效应晶体管栅电极，如图5g所示。详细过程参见实施例二中的步骤43)。
105.s8：栅槽刻蚀
106.采用光刻和感应耦合等离子体刻蚀工艺刻蚀p沟道增强型异质结构场效应晶体管的栅槽，如图5h所示。
107.s9：钝化介质生长
108.采用原子层沉积工艺，在整个样品上沉积20-30nm厚的三氧化二铝，基于p沟道/n沟道gan基增强型器件的单片集成反相器的钝化层，如图5i所示。
109.s10：制作p沟道增强型异质结构场效应晶体管栅电极，如图5j所示。详细过程参见实施例二中的步骤5。
110.s11：钝化层刻蚀、开孔
111.采用光刻和湿法刻蚀工艺，使用20：1的boe溶液刻蚀掉覆盖在源电极、漏电极和栅电极上的三氧化二铝；或采用光刻和反应离子刻蚀工艺，刻蚀掉覆盖在源电极、漏电极和栅电极上的的三氧化二铝，如图5k所示。
112.s12：互联金属蒸发
113.采用光刻与电子束蒸发工艺，在源电极、漏电极和栅电极开孔刻蚀区域依次淀积20-50nm厚的镍金属和200-500nm厚的金金属，形成互联金属，如图5l所示。
114.s13：制作两器件之间的金属互连线，如图5m所示。详细过程参见实施例二中的步骤7。
115.至此，完成基于p沟道/n沟道gan基增强型器件的单片集成反相器的制备。
116.在本发明的描述中，需要理解的是，术语“厚度”、“上”、“下”、“左”、“右”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
117.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
118.在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
119.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。