控制器及其操作方法与流程

控制器及其操作方法
1.相关申请的交叉引用
2.本技术要求于2020年10月22日提交的申请号为10-2020-0137788的韩国专利申请的优先权，该韩国专利申请的通过引用整体并入本文。
技术领域
3.本公开涉及一种电子装置，并且更特别地，涉及一种控制器及其操作方法。


背景技术：

4.半导体存储器装置可以以二维结构形成或者以三维结构形成，在二维结构中，串被水平地布置在半导体衬底上；在三维结构中，串被垂直地堆叠在半导体衬底上。三维半导体存储器装置是为了解决二维半导体存储器装置的集成限制而设计的半导体存储器装置，并且可以包括垂直堆叠在半导体衬底上的多个存储器单元。
5.控制器可以控制半导体存储器装置的操作。


技术实现要素：

6.本公开的实施例提供了一种能够有效地使用半导体存储器装置中包括的存储块的控制器以及操作控制器的方法。
7.根据本公开的实施例，一种操作控制器的方法，控制器控制半导体存储器装置的操作，半导体存储器装置包括元区域、普通区域和状态区域，该方法包括：感测包括控制器的存储器系统的导通；检查状态区域中存储的至少一个或更多个状态标志之中的最后状态标志；以及基于检查的状态标志确定是否对元区域中存储的元数据执行回收操作。
8.在实施例中，状态区域中存储的至少一个或更多个状态标志中的每一个可以指示第一状态或第二状态中的至少一个，第一状态是元区域的锁定状态，第二状态是元区域的解锁状态。
9.在实施例中，元区域可以包括存储有第一元数据的第一存储块和处于擦除状态的第二存储块。基于检查的状态标志来确定是否对元区域中存储的元数据执行回收操作可以包括：响应于指示最后状态标志指示第二状态的检查结果，控制半导体存储器装置对第一存储块中存储的第一元数据执行回收操作。
10.在实施例中，控制半导体存储器装置对第一存储块中存储的第一元数据执行回收操作可以包括：控制半导体存储器装置读取第一存储块中存储的第一元数据；以及控制半导体存储器装置将所读取的第一元数据存储在第二存储块中。
11.在实施例中，基于检查的状态确定是否对元区域中存储的元数据执行回收操作可以进一步包括在控制半导体存储器装置对元区域中存储的第一元数据执行回收操作之后，更新控制器内部的缓冲存储器中存储的第二元数据，控制半导体存储器装置将更新的的第二元数据存储在第二存储块中，以及控制半导体存储器装置将指示第一状态的状态标志存储在状态区域中。
12.在实施例中，元区域可以包括存储有第一元数据的第一存储块和处于擦除状态的第二存储块。基于检查的状态标志确定是否对元区域中存储的元数据执行回收操作可以包括：响应于指示最后状态标志指示第一状态的检查结果，更新控制器内部的缓冲存储器中存储的第二元数据，控制半导体存储器装置将更新的的第二元数据存储在第一存储块中，并且控制半导体存储器装置将指示第一状态的状态标志存储在状态区域中。
13.根据本公开的另一实施例，一种操作控制器的方法，控制器控制半导体存储器装置的操作，半导体存储器装置包括元区域、普通区域和状态区域，该方法包括从主机接收写入请求和与该写入请求相对应的写入数据；控制半导体存储器装置将指示元区域的解锁状态的状态标志存储在状态区域中；以及控制半导体存储器装置将写入数据存储在普通区域中。
14.在实施例中，控制半导体存储器装置将指示元区域的解锁状态的状态标志存储在状态区域中可以包括：生成用于将指示解锁状态的第一数据模式编程到与状态区域相对应的存储块的所选择页面中的编程命令，以及将第一数据模式和编程命令传送到半导体存储器装置。
15.在实施例中，该方法可以进一步包括：在控制半导体存储器装置将写入数据存储在普通区域中之后，更新与普通区域中存储的写入数据相对应的元数据，并且将该元数据存储在控制器内部的缓冲存储器的元高速缓存中，响应于确定元高速缓存的状态为充满元数据，控制半导体存储器装置将元高速缓存中存储的元数据储存在元区域中，以及控制半导体存储器装置将指示元区域的锁定状态的状态标志存储在状态区域中。
16.在实施例中，控制半导体存储器装置存储指示元区域的锁定状态的状态标志可以包括：生成用于将指示锁定状态的第二数据模式编程在与状态区域相对应的存储块的所选择页面中的编程命令，以及将第二数据模式和编程命令传送到半导体存储器装置。
17.根据本公开的另一实施例，一种操作控制器的方法，控制器控制半导体存储器装置的操作，半导体存储器装置包括元区域、普通区域和状态区域，该方法包括：从主机接收写入请求和与该写入请求相对应的写入数据；控制半导体存储器装置将写入数据存储在普通区域中；更新与普通区域中存储的写入数据相对应的元数据；并且将该元数据存储在控制器内部的缓冲存储器的元高速缓存中，以及响应于确定该元高速缓存的状态为充满元数据，控制半导体存储器装置将指示元区域的解锁状态的状态标志存储在状态区域中。
18.在实施例中，控制半导体存储器装置将指示元区域的解锁状态的状态标志存储在状态区域中可以包括：生成用于将指示解锁状态的第一数据模式编程在与状态区域相对应的存储块的所选择页面中的编程命令，以及将第一数据模式和编程命令传送到半导体存储器装置。
19.在实施例中，该方法可以进一步包括：在控制半导体存储器装置将指示元区域的解锁状态的状态标志存储在状态区域中之后，控制半导体存储器装置将元高速缓存中存储的元数据存储在状态区域中，以及控制半导体存储器装置将指示元区域的锁定状态的状态标志存储在状态区域中。
20.在实施例中，控制半导体存储器装置将指示元区域的锁定状态的状态标志存储在状态区域中可以包括：生成用于指示锁定状态的第二数据模式编程在与状态区域相对应的存储块的所选择页面中的编程命令，以及将第二数据模式和编程命令传送到半导体存储器
装置。
21.根据本公开的另一实施例，一种操作控制器的方法，控制器控制半导体存储器装置的操作，半导体存储器装置包括对应于元区域的第一存储块、对应于普通区域的第二存储块以及对应于状态区域的第三存储块，该方法包括：生成用于将控制器内部的缓冲存储器的元数据存储在第一存储块中的第一编程命令；检查半导体存储器装置的编程操作状态；以及响应于指示元数据的第一编程操作完成的检查结果，生成用于将指示元区域的锁定状态的状态标志存储在第三存储块中的第二编程命令。
22.在实施例中，该方法可以进一步包括：在生成第二编程命令之后，感测包括控制器的存储器系统的导通；检查第三存储块中存储的、指示元区域的锁定状态的状态标志；以及基于检查的状态标志，生成用于将更新的的元数据存储在第二存储块中的第三编程命令，该更新的的元数据是根据存储器系统的导通而执行的重建操作的结果。
23.根据本公开的另一实施例，一种存储器系统包括存储器装置和控制器。该存储器装置包括第一存储区域、第二存储区域和第三存储区域。控制器被配置为控制存储器装置在将被请求的数据条和与被请求的数据条相关的元数据条分别存储在第一存储区域和第二存储区域中的同时，将第一标志存储在第三存储区域中。控制器进一步被配置为控制存储器装置在被请求的数据条和相关的元数据条的存储完成时，将第二标志存储在第三存储区域中。控制器进一步被配置为在存储器系统突然断电之后存储器系统启动期间，对第一存储区域、第二存储区域和第三存储区域执行恢复操作。该恢复操作包括当在存储器系统突然断电时，第一标志是在第三存储区域中最后存储的标志时，对第二存储区域的回收操作，以及在回收操作完成时将第二标志存储在第三存储区域中的操作。
24.本技术可以提供一种能够有效地使用半导体存储器装置中包括的存储块的控制器以及操作控制器的方法。
附图说明
25.图1是示出根据本公开的实施例的包括控制器的存储器系统的框图。
26.图2是示出图1的半导体存储器装置的框图。
27.图3是示出图2的存储器单元阵列的实施例的示图。
28.图4是示出图3的存储块blk1至blkz中的一个存储块blka的电路图。
29.图5是示出图3的存储块blk1至blkz中的一个存储块blkb的另一实施例的电路图。
30.图6是示出图2的存储器单元阵列110中包括的存储块blk1至blkz中的一个存储块blkc的实施例的电路图。
31.图7是示出根据本公开的实施例的控制器200和包括控制器200的存储器系统1000的框图。
32.图8是示出根据本公开的实施例的操作控制器200的方法的流程图。
33.图9是示出根据本公开的另一实施例的操作控制器200的方法的流程图。
34.图10是示出根据本公开的再一实施例的操作控制器200的方法的流程图。
35.图11是示出本公开的实施例的流程图。
36.图12a和图12b是示出图11所示的方法的示图。
37.图13是示出本公开的实施例的流程图。
38.图14是示出图13所示的方法的示图。
39.图15是示出本公开的实施例的流程图。
40.图16示出图15所示的方法的示图。
41.图17是示出图1所示的控制器的示例的框图。
42.图18是示出图1的存储器系统的应用示例的框图。
43.图19是示出包括参照图18描述的存储器系统的计算系统的框图。
具体实施方式
44.示出根据本说明书或本技术中公开的构思的实施例的具体结构性或功能性描述仅用以描述根据本公开的构思的实施例。根据本公开的构思的实施例可以以各种形式实施，并且描述不限于在本说明书或本技术中所描述的实施例。
45.图1是示出根据本公开的实施例的包括控制器的存储器系统的框图。
46.参照图1，存储器系统1000包括半导体存储器装置100和控制器200。另外，存储器系统1000与主机300通信。控制器200控制半导体存储器装置100的全部操作。另外，控制器200基于从主机300接收到的命令控制半导体存储器装置100的操作。
47.图2是示出图1的半导体存储器装置的框图。
48.参照图2，半导体存储器装置100包括存储器单元阵列110、地址解码器120、读取和写入电路130、控制逻辑140和电压生成器150。
49.存储器单元阵列110包括多个存储块blk1至blkz。多个存储块blk1至blkz通过字线wl连接到地址解码器120。多个存储块blk1至blkz通过位线bl1至blm连接到读取和写入电路130。多个存储块blk1至blkz中的每一个包括多个存储器单元。在实施例中，多个存储器单元是非易失性存储器单元，并且可以被配置为具有垂直沟道结构的非易失性存储器单元。存储器单元阵列110可以被配置为二维结构的存储器单元阵列。根据实施例，存储器单元阵列110可以被配置为三维结构的存储器单元阵列。存储器单元阵列中包括的多个存储器单元中的每一个可以存储至少一位数据。在实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储一位数据的单层单元(slc)。在另一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储两位数据的多层单元(mlc)。在再一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储三位数据的三层单元。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每一个可以是存储四位数据的四层单元。根据实施例，存储器单元阵列110可以包括每个存储五位或更多位数据的多个存储器单元。
50.地址解码器120、读取和写入电路130、控制逻辑140和电压生成器150作为驱动存储器单元阵列110的外围电路而操作。地址解码器120通过字线wl连接到存储器单元阵列110。地址解码器120被配置为响应于控制逻辑140的控制而操作。地址解码器120通过半导体存储器装置100内部的输入/输出缓冲器(未示出)接收地址。
51.地址解码器120被配置为对接收到的地址之中的块地址进行解码。地址解码器120根据经解码的块地址来选择至少一个存储块。另外，在读取操作期间，地址解码器120在读取电压施加操作时将电压生成器150中生成的读取电压vread施加到所选择存储块的所选择字线，并且将通过电压vpass施加到剩余未选择字线。另外，在编程验证操作期间，地址解
码器120将电压生成器150中生成的验证电压施加到所选择存储块的所选择字线，并且将通过电压vpass施加到剩余未选择字线。
52.地址解码器120被配置为对接收到的地址的列地址进行解码。地址解码器120将经解码的列地址传输到读取和写入电路130。
53.以页面为单位来执行半导体存储器装置100的读取操作和编程操作。在请求读取操作和编程操作时接收的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址选择一个存储块和一个字线。列地址由地址解码器120解码，并且被提供到读取和写入电路130。
54.地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。
55.读取和写入电路130包括多个页面缓冲器pb1至pbm。读取和写入电路130可以在存储器单元阵列110的读取操作期间作为“读取电路”而操作，并且可以在存储器单元阵列110的写入操作期间作为“写入电路”而操作。多个页面缓冲器pb1至pbm通过位线bl1至blm连接到存储器单元阵列110。在读取操作和编程验证操作期间，为了感测存储器单元的阈值电压，多个页面缓冲器pb1至pbm在向连接到存储器单元的位线连续供应感测电流的同时，通过感测节点来感测根据相应存储器单元的编程状态流过的电流量的变化，并且将感测到的变化作为感测数据而锁存。读取和写入电路130响应于从控制逻辑140输出的页面缓冲器控制信号而操作。
56.在读取操作期间，读取和写入电路130感测存储器单元的数据，临时存储读取数据，并且将数据data输出到半导体存储器装置100的输入/输出缓冲器(未示出)。在实施例中，除了页面缓冲器(或页面寄存器)之外，读取和写入电路130还可以包括列选择电路等。
57.控制逻辑140连接到地址解码器120、读取和写入电路130以及电压生成器150。控制逻辑140通过半导体存储器装置100的输入/输出缓冲器(未示出)接收命令cmd和控制信号ctrl。控制逻辑140被配置为响应于控制信号ctrl而控制半导体存储器装置100的全部操作。另外，控制逻辑140输出用于调整多个页面缓冲器pb1至pbm的感测节点预充电电位电平的控制信号。控制逻辑140可以控制读取和写入电路130以执行存储器单元阵列110的读取操作。
58.在读取操作期间，电压生成器150响应于从控制逻辑140输出的控制信号而生成读取电压vread和通过电压vpass。为了生成具有各种电压电平的多个电压，电压生成器150可以包括接收内部电源电压的多个泵浦电容器，并且通过响应于控制逻辑140的控制而选择性地启用多个泵浦电容器以生成多个电压。如上所述，电压生成器150可以包括电荷泵，并且电荷泵可以包括上述多个泵浦电容器。可以根据需要各种地设计电压生成器150中包括的电荷泵的具体配置。
59.地址解码器120、读取和写入电路130以及电压生成器150可以用作对存储器单元阵列110执行读取操作、写入操作和擦除操作的“外围电路”。外围电路基于控制逻辑140的控制，对存储器单元阵列110执行读取操作、写入操作和擦除操作。
60.图3是示出图2的存储器单元阵列的实施例的示图。
61.参照图3，存储器单元阵列110包括多个存储块blk1至blkz。每个存储块可以具有三维结构。每个存储块包括堆叠在衬底上的多个存储器单元。这样的多个存储器单元布置在 x方向、 y方向和 z方向上。参照图4和图5更详细地描述每个存储块的结构。
62.图4是示出图3的存储块blk1至blkz中的一个存储块blka的电路图。
63.参照图4，存储块blka包括多个单元串cs11至cs1m和cs21至cs2m。在实施例中，多个单元串cs11至cs1m和cs21至cs2m中的每一个可以形成为“u”形。在存储块blka中，m个单元串布置在行方向(即， x方向)上。在图4中，两个单元串布置在列方向(即， y方向)上。然而，这是为了便于描述，并且可以理解的是，可以在列方向上布置三个或更多个单元串。
64.多个单元串cs11至cs1m和cs21至cs2m中的每一个包括至少一个源极选择晶体管sst、第一至第n存储器单元mc1至mcn、管道晶体管pt和至少一个漏极选择晶体管dst。
65.选择晶体管sst和dst以及存储器单元mc1到mcn中的每一个可以具有相似的结构。在实施例中，选择晶体管sst和dst以及存储器单元mc1至mcn中的每一个可以包括沟道层、隧穿绝缘膜、电荷存储膜和阻挡绝缘膜。在实施例中，可以在每个单元串中设置用于提供沟道层的柱(pillar)。在实施例中，可以在每个单元串中设置用于提供沟道层、隧穿绝缘膜、电荷存储膜和阻挡绝缘膜中的至少一个的柱。
66.每个单元串的源极选择晶体管sst连接在公共源极线csl与存储器单元mc1至mcp之间。
67.在实施例中，布置在相同行中的单元串的源极选择晶体管连接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管连接到不同的源极选择线。在图4中，第一行的单元串cs11至cs1m的源极选择晶体管连接到第一源极选择线ssl1。第二行的单元串cs21至cs2m的源极选择晶体管连接到第二源极选择线ssl2。
68.在另一实施例中，单元串cs11至cs1m和cs21至cs2m的源极选择晶体管可以共同地连接到一个源极选择线。
69.每个单元串的第一至第n存储器单元mc1至mcn连接在源极选择晶体管sst和漏极选择晶体管dst之间。
70.第一至第n存储器单元mc1至mcn可以被划分为第一至第p存储器单元mc1至mcp以及第p 1至第n存储器单元mcp 1至mcn。第一至第p存储器单元mc1至mcp顺序地布置在与 z方向相反的方向上，并且串联地连接在源极选择晶体管sst和管道晶体管pt之间。第p 1至第n存储器单元mcp 1至mcn顺序地布置在 z方向上，并且串联地连接在管道晶体管pt和漏极选择晶体管dst之间。第一至第p存储器单元mc1至mcp以及第p 1至第n存储器单元mcp 1至mcn通过管道晶体管pt彼此连接。每个单元串的第一至第n存储器单元mc1至mcn的栅极分别连接到第一至第n字线wl1至wln。
71.每个单元串的管道晶体管pt的栅极连接到管线pl。
72.每个单元串的漏极选择晶体管dst连接在相应位线与存储器单元mcp 1至mcn之间。布置在行方向上的单元串连接到在行方向上延伸的漏极选择线。第一行的单元串cs11至cs1m的漏极选择晶体管连接到第一漏极选择线dsl1。第二行的单元串cs21至cs2m的漏极选择晶体管连接到第二漏极选择线dsl2。
73.布置在列方向上的单元串连接到在列方向上延伸的位线。在图4中，第一列上的单元串cs11和cs21连接到第一位线bl1。第m列上的单元串cs1m和cs2m连接到第m位线blm。
74.布置在行方向上的单元串中的、连接到相同字线的存储器单元构成一个页面。例如，在第一行上的单元串cs11至cs1m中的、连接到第一字线wl1的存储器单元构成一个页面。在第二行上的单元串cs21至cs2m中的、连接到第一字线wl1的存储器单元构成另一页
面。可以通过选择漏极选择线dsl1和dsl2中的一个来选择布置在一个行方向上的单元串。可以通过选择字线wl1至wln中的一个来选择所选择单元串的一个页面。
75.在另一实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线bl1至blm。另外，布置在行方向上的单元串cs11至cs1m或cs21至cs2m之中的偶数编号的单元串可以分别连接到偶数位线，并且布置在行方向上的单元串cs11至cs1m或cs21至cs2m之中的奇数编号的单元串可以分别连接到奇数位线。
76.在实施例中，第一至第n存储器单元mc1至mcn中的至少一个可以用作虚设存储器单元。例如，设置至少一个虚设存储器单元以减小源极选择晶体管sst与存储器单元mc1至mcp之间的电场。可选地，设置至少一个虚设存储器单元以减小漏极选择晶体管dst与存储器单元mcp 1至mcn之间的电场。当设置更多的虚设存储器单元时，存储块blka的操作的可靠性提高，但是存储块blka的大小增加。当设置更少的存储器单元时，存储块blka的大小可以减小，但是存储块blka的操作的可靠性可能降低。
77.为了有效地控制至少一个虚设存储器单元，虚设存储器单元中的每一个可以具有所需的阈值电压。在对存储块blka的擦除操作之前或之后，可以对全部或部分虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到与各个虚设存储器单元连接的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。
78.图5是示出图3的存储块blk1至blkz中的一个存储块blkb的另一实施例的电路图。
79.参照图5，存储块blkb包括多个单元串cs11'至cs1m'和cs21'至cs2m'。多个单元串cs11'至cs1m'和cs21'至cs2m'中的每一个沿 z方向延伸。多个单元串cs11'至cs1m'和cs21'至cs2m'中的每一个包括堆叠在存储块blk1下面的衬底(未示出)上的至少一个源极选择晶体管sst、第一至第n存储器单元mc1至mcn以及至少一个漏极选择晶体管dst(未示出)。
80.每个单元串的源极选择晶体管sst连接在公共源极线csl和存储器单元mc1至mcn之间。布置在相同的行上的单元串的源极选择晶体管连接到相同的源极选择线。布置在第一行上的单元串cs11'至cs1m'的源极选择晶体管连接到第一源极选择线ssl1。布置在第二行上的单元串cs21'至cs2m'的源极选择晶体管连接到第二源极选择线ssl2。在另一实施例中，单元串cs11'至cs1m'和cs21'至cs2m'的源极选择晶体管可以共同连接到一个源极选择线。
81.每个单元串的第一至第n存储器单元mc1至mcn串联地连接在源极选择晶体管sst和漏极选择晶体管dst之间。第一至第n存储器单元mc1至mcn的栅极分别连接到第一至第n字线wl1至wln。
82.每个单元串的漏极选择晶体管dst连接在对应的位线与存储器单元mc1至mcn之间。布置在行方向上的单元串的漏极选择晶体管连接到在行方向上延伸的漏极选择线。第一行上的单元串cs11'至cs1m'的漏极选择晶体管连接到第一漏极选择线dsl1。第二行上的单元串cs21'至cs2m'的漏极选择晶体管连接到第二漏极选择线dsl2。
83.因此，除了从每个单元串中排除了管道晶体管pt之外，图5的存储块blkb具有与图4的存储块blka的电路类似的等效电路。
84.在另一实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线bl1至blm。另外，布置在行方向上的单元串cs11'至cs1m'或cs21'至cs2m'之中的偶数编号的单元串可
以分别连接到偶数位线，并且布置在行方向上的单元串cs11'至cs1m'或cs21'至cs2m'之中的奇数编号的单元串可以分别连接到奇数位线。
85.在实施例中，第一至第n存储器单元mc1至mcn中的至少一个可以用作虚设存储器单元。例如，设置至少一个虚设存储器单元以减小源极选择晶体管sst与存储器单元mc1至mcn之间的电场。可选地，设置至少一个虚设存储器单元以减小漏极选择晶体管dst与存储器单元mc1至mcn之间的电场。当设置更多的虚设存储器单元时，存储块blkb的操作的可靠性提高，但是存储块blkb的大小增加。当设置更少的存储器单元时，存储块blkb的大小可以减小，但是存储块blkb的操作的可靠性可能降低。
86.为了有效地控制至少一个虚设存储器单元，虚设存储器单元中的每一个可以具有所需的阈值电压。在对存储块blkb的擦除操作之前或之后，可以对全部或部分虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到连接到各个虚设存储器单元的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。
87.图6是示出图2的存储器单元阵列110中包括的存储块blk1至blkz中的一个存储块blkc的实施例的电路图。
88.参照图6，存储块bklc包括多个单元串cs1至csm。多个单元串cs1至csm可以分别连接到多个位线bl1至blm。单元串cs1至csm中的每一个包括至少一个源极选择晶体管sst、第一至第n存储器单元mc1至mcn以及至少一个漏极选择晶体管dst。
89.选择晶体管sst和dst以及存储器单元mc1到mcn中的每一个可以具有相似的结构。在实施例中，选择晶体管sst和dst以及存储器单元mc1至mcn中的每一个可以包括沟道层、隧穿绝缘膜、电荷存储膜和阻挡绝缘膜。在实施例中，可以在每个单元串中设置用于提供沟道层的柱。在实施例中，可以在每个单元串中设置用于提供沟道层、隧穿绝缘膜、电荷存储膜和阻挡绝缘膜中的至少一个的柱。
90.每个单元串的源极选择晶体管sst连接在公共源极线csl与存储器单元mc1至mcn之间。
91.每个单元串的第一至第n存储器单元mc1至mcn连接在源极选择晶体管sst与漏极选择晶体管dst之间。
92.每个单元串的漏极选择晶体管dst连接在对应的位线与存储器单元mc1至mcn之间。
93.连接到相同字线的存储器单元构成一个页面。可以通过选择漏极选择线dsl来选择单元串cs1至csm。可以通过选择字线wl1至wln中的一个来选择所选择单元串中的一个页面。
94.在另一实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线bl1至blm。单元串cs1至csm之中的偶数编号的单元串可以分别连接到偶数位线，并且奇数编号的单元串可以分别连接到奇数位线。
95.图7是示出根据本公开的实施例的控制器200以及包括控制器200的存储器系统1000的框图。
96.参照图7，存储器系统1000包括半导体存储器装置100和控制器200。半导体存储器装置100可以是参照图2描述的半导体存储器装置。控制器200对应于图1的控制器200。在下文中，省略重复的描述。
97.半导体存储器装置100可以包括存储器单元阵列110。半导体存储器装置100的存储器单元阵列110可以包括元区域111、多个普通区域112a至112z和状态区域113。在图7中，省略除半导体存储器装置100的存储器单元阵列110之外的配置。
98.普通区域112a至112z中存储的数据的元数据可以存储在元区域111中。在实施例中，元数据可以是驱动固件所必需的数据。例如，元数据可以包括由控制器200生成并使用的数据，诸如普通区域112a至112z中存储的数据的逻辑地址-物理地址映射数据或映射扫描信息。
99.从主机接收的用户数据可以存储在普通区域112a至112z中。同时，状态标志可以存储在状态区域113中，该状态标志指示元区域111中存储的元数据的状态。
100.控制器200可以包括处理单元201、缓冲存储器203、主机接口205和存储器接口207。处理单元201可以由微控制单元(mcu)和中央处理单元(cpu)配置。处理单元201可以处理从主机传输的请求。为了处理接收到的请求，处理单元201可以驱动代码形式的指令或算法，即固件，并且可以控制内部功能块和半导体存储器装置100。
101.主机接口205可以使主机和存储器系统1000接口连接。缓冲存储器203可以由诸如动态随机存取存储器(dram)或静态随机存取存储器(sram)的随机存取存储器配置。缓冲存储器203可以临时存储从主机接收到的编程数据或从半导体存储器装置100接收到的读取数据。缓冲存储器203可以存储驱动固件所需的数据，例如，元数据。为此，半导体存储器装置100的元区域111中存储的元数据可以被读取并且存储在缓冲存储器203中。在实施例中，缓冲存储器203可以作为处理单元201的操作存储器(工作存储器)而操作。
102.存储器接口207可以在处理单元201的控制下控制半导体存储器装置100。存储器接口207可以生成用于控制半导体存储器装置100的命令、地址、控制信号等，并且通过通道ch将该命令、地址、控制信号等传送到半导体存储器装置100。另外，存储器接口207可以通过通道ch从半导体存储器装置100接收数据。
103.图7所示的元区域111、多个普通区域112a至112z以及状态区域113可以是任意大小的数据存储区域。在实施例中，元区域111、多个普通区域112a至112z以及状态区域113中的每一个可以对应于存储块。也就是说，元区域111可以是存储元数据的存储块。普通区域112a至112z中的每一个可以是存储用户数据的存储块。状态区域113可以是存储状态标志的存储块。
104.根据基于本公开的实施例的控制器200，当元数据存储在元区域111中时，控制半导体存储器装置100以将第一状态标志存储在状态区域113中，第一状态标志指示元数据111的锁定状态。当从主机接收到写入请求时，控制器200控制半导体存储器装置100将第二状态标志存储在状态区域113中，然后开始对应于写入请求的数据的存储操作，第二状态标志指示元区域111的解锁状态。另外，当存储器系统导通时，控制器200检查状态区域113中存储的最后状态标志，并且基于该最后状态标志确定是否对存储在元区域111中的元数据执行回收操作。
105.当状态区域113中存储的最后状态标志是第一状态标志，第一状态标志指示元区域111的锁定状态时，这表示在将元数据编程到元区域111中的同时未发生突然电力切断，即突然断电(spo)。即，这表示元区域111的所有元数据都被正常存储。因此，在这种情况下，不需要对元区域111存储的元数据执行回收操作。
106.当状态区域113中存储的最后状态标志是第二状态标志，第二状态标志指示元区域111的解锁状态时，这表示存在将元数据编程到元区域111中的同时发生突然电力切断即spo的可能性。也就是说，这表示存在元区域111的一些元数据没有被正常存储的可能性。因此，在这种情况下，需要对元区域111中存储的元数据执行回收操作。
107.因此，由于根据本公开的实施例的控制器200基于在发生spo时在状态区域113中最后存储的最后状态标志来确定是否对元区域111中存储的元数据执行回收操作，因此仅当绝对需要回收操作时，控制器200可以控制半导体存储器装置100执行回收操作。因此，可以通过最小化不必要的回收操作来使元区域111中包括的存储器单元的寿命最大化。因此，可以有效地使用半导体存储器装置100中包括的存储块。
108.图8是示出根据本公开的实施例的操作控制器200的方法的流程图。更具体地，图8是示出指示锁定状态的状态标志存储在状态区域113中的实施例的流程图。
109.参照图8，根据本公开的实施例的操作控制器200的方法包括：生成用于将缓冲存储器203的元数据存储在元区域111中的编程命令(s110)；检查半导体存储器装置100的编程操作状态(s130)；确定元数据的编程操作是否完成(s150)；并且当元数据的编程操作完成(s150：是)时，生成用于将指示锁定状态的状态标志存储在半导体存储器装置100的状态区域113中的编程命令(s170)。
110.在操作s110中，控制器200可以生成用于将缓冲存储器203中存储的元数据存储在半导体存储器装置100的元区域111中的编程命令。所生成的编程命令与缓冲存储器203中存储的元数据一起被传送到半导体存储器装置100。半导体存储器装置100可以响应于接收到的编程命令而将接收到的元数据编程在元区域111中。
111.此后，控制器200可以检查半导体存储器装置100的编程操作状态(s130)。由于半导体存储器装置100对元数据进行编程需要时间，控制器200可以周期性地检查半导体存储器装置100是否完成了元数据的编程操作。当作为操作s150的确定结果，元数据的编程操作没有完成(s150：否)时，控制器200可以在预定时间之后再次检查半导体存储器装置100的编程操作状态(s130)。
112.当半导体存储器装置100完成元数据的编程操作(s150：是)时，控制器200生成用于将指示元区域111的锁定状态的状态标志存储在状态区域113中的编程命令(s170)。半导体存储器装置100可以响应于在操作s170中生成的编程命令而将指示锁定状态的状态标志编程在状态区域113中。
113.在将元数据编程在元区域111中之后，当没有从主机300接收到另一写入请求时，可以不更新元数据，因此也不对元区域111执行编程操作。因此，即使在将元数据编程到元区域111中之后并且在从主机300接收到另一写入请求之前发生spo，也会完全保持元区域111的元数据。即，在将元数据编程在元区域111中之后，在从主机300接收到后续写入请求之前的时段期间，无论是否发生spo，都保证将元数据完全地编程在元区域111中。因此，当元数据的编程操作完成(s150)时，控制器200生成用于将指示锁定状态的状态标志存储在状态区域113中的编程命令(s170)。“锁定状态”是指示将元数据存储到元区域111中的编程操作正常完成而没有任何中断的状态，即，在将元数据编程在元区域111中时没有发生spo。
114.在将指示锁定状态的状态标志编程在状态区域113中之后，除非从主机300接收到另一写入请求，否则将指示锁定状态的状态标志保持为最后状态标志。此后，发生spo，在存
储器系统1000恢复之后，控制器200参考被编程在状态区域113中的最后状态标志来确定对元区域111执行回收操作。当被编程在状态区域113中的最后状态标志指示锁定状态时，控制器200确定不对元区域111执行回收操作。
115.也就是说，根据基于本公开的实施例的操作控制器200的方法，当将元数据编程在半导体存储器装置100的元区域111中完成(s150：是)时，控制半导体存储器装置100以将指示锁定状态的状态标志编程在状态区域113中。当被最后编程在状态区域113中的状态标志是指示锁定状态的状态标志时，在存储器系统1000导通时即在存储器系统1000启动期间，控制器200不对元区域111中存储的数据进行回收。因此，可以省略对元区域111的不必要的回收操作，因此可以延长元区域111中包括的至少一个存储块的寿命。因此，可以延长半导体存储器装置100中包括的存储块的寿命。
116.图9是示出根据本公开的另一实施例的操作控制器200的方法的流程图。更具体地，图9是示出将指示解锁状态的状态标志存储在状态区域113中的实施例的流程图。
117.参照图9，根据本公开的另一实施例的操作控制器200的方法包括：从主机300接收写入请求(s210)；响应于写入请求的接收，生成用于将指示解锁状态的状态标志存储在状态区域113中的编程命令(s230)；并且生成用于将与接收到的写入请求相对应的数据存储在存储器单元阵列110的普通区域112a至112z中的编程命令(s250)。
118.在操作s210中，控制器200可以从主机300接收写入请求和与该写入请求相对应的写入数据。写入数据可以存储在缓冲存储器203中。
119.响应于来自主机300的写入请求，控制器200可以生成用于将指示解锁状态的状态标志存储在状态区域113中的编程命令(s230)。响应于在操作s230中生成的编程命令，半导体存储器装置100可以将指示解锁状态的状态标志编程在存储器单元阵列110内部的状态区域113中。
120.当从主机300接收到写入请求(s210)时，存储器系统可以将与该写入请求相对应的写入数据存储在半导体存储器装置100的普通区域112a至112z中。另外，当存储写入数据时，可以更新元数据，并且可以将更新的的元数据存储在半导体存储器装置100内部的元区域111中。也就是说，当从主机300接收到写入请求时，之后可以执行将元数据编程在元区域111中的操作，并且在编程元数据的同时可能发生spo。因此，在从主机300接收到写入请求之后，可能不排除元数据没有被完全地编程在元区域111中的可能性。因此，当从主机接收到写入请求(s210)时，根据本公开的实施例的控制器200优先生成用于将指示解锁状态的状态标志存储在状态区域113中的编程命令(s230)。“解锁状态”是指示元数据尚未被完全编程到元区域111中的状态。因此，在spo之后的恢复操作期间，“解锁状态”可以指示元数据没有被完全地编程在元区域111中的可能性。
121.此后，控制器200可以生成用于将从主机300接收到的、与写入请求相对应的写入数据存储在存储器单元阵列110的普通区域112a至112z中的编程命令(s250)。响应于在操作s250中生成的编程命令，半导体存储器装置100可以将从主机接收的写入数据编程在存储器单元阵列110内部的普通区域112a至112z中。
122.在执行操作s250之后，可以将元数据编程在元区域111中。例如，可以将接收到的写入数据编程在存储器单元阵列110内部的普通区域112a至112z中，并且可以将与写入数据相对应的元数据更新到缓冲存储器203内部的元高速缓存中。缓冲存储器203可以包括多
个区域。例如，缓冲存储器203可以包括用于存储从主机300接收的写入数据的写入高速缓存、用于存储从半导体存储器装置100接收的读取数据的读取高速缓存、用于存储元数据的元高速缓存等。每当更新元数据时，控制器200可以将更新的的元数据存储在缓冲存储器203的元高速缓存中。当元高速缓存充满元数据时，控制器200可以控制半导体存储器装置100将元高速缓存的元数据编程到存储器单元阵列110的元区域111中。
123.也就是说，当元高速缓存充满执行操作s250之后更新的元数据时，控制器200可以生成用于将元高速缓存的元数据编程在元区域111中的编程命令。在半导体存储器装置100开始将缓冲存储器203内部的元高速缓存中存储的元数据编程在元区域111中之后，可能在相应编程操作完成之前发生spo。当存储器系统1000从spo再次导通时，需要控制器200对元区域111中存储的元数据执行回收操作。这是因为对元区域111的编程操作期间，存储器系统1000的电力供应被切断，并且相应编程操作没有完全结束。
124.在这种情况下，当存储器系统1000从spo再次导通时，控制器200可以检查状态区域113中存储的最后状态标志。当状态区域113中存储的最后状态标志指示解锁状态时，控制器200可以对元区域111执行回收操作。
125.图10是示出根据本公开的另一实施例的操作控制器200的方法的流程图。更具体地，图10是示出当存储器系统1000导通时执行恢复操作的实施例的流程图。
126.参照图10，根据本公开的再一实施例的操作控制器200的方法包括感测存储器系统1000的导通(s310)；检查存储器单元阵列110的状态区域113中存储的最后状态标志(s330)；并且基于检查的状态标志确定是否对元区域111中存储的元数据执行回收操作(s350)。
127.当存储器系统1000从关断状态切换到导通状态时，控制器200可以感测存储器系统1000的导通(s310)。当存储器系统1000导通时，控制器200检查存储器单元阵列110的状态区域113中存储的至少一个状态标志之中的最后存储的状态标志(s330)。最后存储的状态标志可以指示紧接在存储器系统1000的电力周期之前的元块的状态。
128.因此，控制器200基于检查的状态标志来确定是否对元区域111中存储的元数据执行回收操作(s350)。当检查的状态标志指示锁定状态时，这表示元数据被完全存储在元区域111中，并且在元数据的编程操作期间没有发生spo。因此，在这种情况下，在操作s350中不对元区域111中存储的元数据执行回收操作。
129.当检查的状态标志指示解锁状态时，这表示存在将元数据编程在元区域111中的同时发生spo的可能性。因此，在这种情况下，在操作s350中对元区域111中存储的元数据执行回收操作。
130.如上所述，根据根据本公开的另一实施例的操作控制器200的方法，当存储器系统1000导通时，基于状态区域113中存储的最后状态标志来确定是否对元区域111执行回收操作。因此，可以省略对元区域111的不必要的回收操作。因此，可以延长半导体存储器装置100中包括的存储块的寿命。
131.图11是示出本公开的实施例的流程图。更具体地，图11是示出将图10和图8所示的方法组合的实施例的流程图。
132.参照图11，根据本公开的实施例的操作控制器200的方法包括：感测存储器系统1000的导通(s410)；检查存储器单元阵列110的状态区域113中存储的最后状态标志
(s420)；并且确定该状态标志是否为锁定状态(s430)。步骤s410和s420可以分别对应于图10的步骤s310和s330。
133.根据图11所示的实施例，根据本公开的实施例的操作控制器200的方法可以进一步包括：响应于确定状态区域113中存储的最后状态标志不是锁定状态(s430：否)，控制半导体存储器装置100对元区域111中存储的元数据进行回收(s440)。当状态区域113中存储的最后状态标志是解锁状态(s430：否)时，可能需要对元区域111的回收操作。因此，在这种情况下，控制器200可以控制半导体存储器装置100以对元区域111进行回收。更具体地，在操作s440中，控制器200可以控制半导体存储器装置100将元区域111的第一区域中存储的元数据编程在元区域111的第二区域中。
134.当状态区域113中存储的最后状态标志是锁定状态(s430：是)时，可以不需要对元区域111的回收操作。因此，在这种情况下，控制器200可以省略对元区域111进行回收的操作s440。
135.另外，根据图11所示的实施例，根据本公开的实施例的操作控制器200的方法还可以进一步包括：控制半导体存储器装置100对存储器系统执行重建操作，并且将更新的的元数据存储在元区域111中(s450)；并且控制半导体存储器装置100将指示锁定状态的状态标志存储在状态区域113中(s460)。
136.在操作s450中，可以对存储器系统执行重建操作。重建操作可以包括扫描半导体存储器装置100的存储器单元阵列110中包括的存储块的操作。另外，重建操作可以包括将半导体存储器装置100的元区域111中存储的元数据加载在缓冲存储器203中，并且基于存储块的扫描操作的结果来更新元数据的操作。
137.在操作s450中，在重建操作之后，控制器200可以控制半导体存储器装置100将更新的的元数据存储在元区域111中。这种操作可以对应于图8所示的操作s110。
138.当将元数据存储在元区域111中的操作完成时，控制器200可以控制半导体存储器装置100将指示锁定状态的状态标志存储在状态区域113中(s460)。操作s460可以与图8的操作s170基本相同。在下文中，参照图12a和图12b描述图11所示的操作中的每一个。
139.图12a和图12b是示出图11所示的方法的示图。更具体地，图12a是示出当在图11的操作s430中状态标志处于锁定状态时控制器200的操作的示图。另外，图12b是示出当在图11的操作s430中状态标志处于解锁状态时控制器200的操作的示图。
140.参照图12a，示出第i存储块blki和第j存储块blkj作为普通区域112a至112z中包括的存储块。另外，示出第p存储块blkp作为元区域111中包括的存储块，示出第q存储块blkq作为状态区域113中包括的存储块。
141.在图12a的示例中，假设下列情况：数据a存储在第i存储块blki中，与该数据a相对应的元数据a存储在元区域的第p存储块blkp中，并且第q存储块blkq中存储的最后状态标志指示第一状态，即“锁定状态”。在这种情况下，进一步假设数据b将存储在第i存储块blki中(
①
)。在数据b的编程完成之前，可能发生spo(
②
)。当存储器系统1000在spo之后再次导通时，部分没有完全编程在第i存储块blki中的数据b可以存储在普通区域的第j存储块blkj中(
③
)。此后，可以执行图11所示的方法。控制器200根据操作s410感测存储器系统1000的导通(s410)，并且检查状态区域113中存储的最后状态标志(s420)。因此，检查第q存储块blkq中的最后状态标志(
④
)。参照图12a，最后状态标志是指示第一状态即锁定状态的
标志(s430：是)。在图12a的示例中，可也以页面为单位对状态标志进行存储。例如，指示第一状态即锁定状态的数据模式可以作为状态标志存储在一个页面中。为此，控制器200可以将编程命令和指示锁定状态的数据模式传输到半导体存储器装置100。半导体存储器装置100可以将指示锁定状态的数据模式编程到与状态区域相对应的存储块内部的所选择页面中。
142.由于状态标志指示第一状态，因此不对元区域111即第p存储块blkp中存储的元数据执行回收操作。此后，控制器200控制半导体存储器装置100执行重建操作并且在存储现有元数据a的第p存储块blkp之后存储更新的的元数据，即与数据b相对应的元数据b(
⑤
，s450)。当元数据b的存储完成时，指示第一状态即锁定状态的状态标志存储在与状态区域相对应的第q存储块blkq中(
⑥
，s460)。参照图12a，当存储器系统1000在spo之后导通时，在最后存储的状态标志指示锁定状态的情况下，可以省略对元区域中存储的元数据的回收操作。
143.参照12b，与图12a类似，示出第i存储块blki和第j存储块blkj作为普通区域112a至112z中包括的存储块。另外，示出第p存储块blkp作为元区域111中包括的存储块，示出第q存储块blkq作为状态区域113中包括的存储块。示出存储块blkr作为元区域111中包括的存储块。
144.在图12b的示例中，假设下列情况：数据a存储在第i存储块blki中，与该数据a相对应的元数据a被存储在元区域的第p存储块blkp中，在第q存储块blkq中存储的最后状态标志指示第二状态，即“解锁状态”。在这种情况下，进一步假设数据b将存储在第i存储块blki中(
①
)。在数据b的编程完成之前，可能发生spo(
②
)。当存储器系统1000在spo之后再次导通时，部分没有完全编程在第i存储块blki中的数据b可以存储在普通区域的第j存储块blkj中(
③
)。此后，可以执行图11所示的方法。控制器200根据操作s410感测存储器系统1000的导通(s410)，并且检查状态区域113中存储的最后状态标志(s420)。因此，检查第q存储块blkq中的最后状态标志(
④
)。参照图12b，与图12a不同的是，最后状态标志是指示第二状态即解锁状态的标志(s430：否)。
145.参照图12b，最后状态标志是指示第二状态即解锁状态的标志。在图12b的示例中，可以以页面单位对状态标志进行存储。例如，指示第二状态即解锁状态的数据模式可以作为状态标志存储在一个页面中。指示解锁状态的数据模式可以与指示锁定状态的数据模式不同。为此，控制器200可以将编程命令和指示解锁状态的数据模式传送到半导体存储器装置100。半导体存储器装置100可以将指示解锁状态的数据模式编程在与状态区域相对应的存储块内部的所选择页面中。
146.因此，对元区域111即第p存储块blkp中存储的元数据执行回收操作。更具体地，以将第p存储块blkp中存储的元数据a编程在第r存储块blkr中的方法来执行回收操作(
⑤
)。
147.此后，控制器200控制半导体存储器装置100执行重建操作并且在第p存储块blkp之后存储更新的的元数据，即与数据b相对应的元数据b(
⑥
，s450)。当元数据b的存储完成时，指示第一状态即锁定状态的状态标志存储在与状态区域相对应的第q存储块blkq中(
⑦
，s460)。参照图12b，当存储器系统1000在spo之后导通时，在最后存储的状态标志指示解锁状态的情况下，可以对元区域中存储的元数据执行回收操作。
148.图13是示出本公开的实施例的流程图。更具体地，图13是示出将图9和图8所示的
方法组合的实施例的流程图。
149.参照图13，根据本公开的实施例的操作控制器200的方法包括：从主机300接收写入请求(s510)；响应于接收到写入请求，控制半导体存储器装置100将指示解锁状态的状态标志存储在状态区域113中(s520)；并且控制半导体存储器装置100将与接收到的写入请求相对应的数据存储在存储器单元阵列110的普通区域112a至112z中(s530)。操作s510、s520和s530可以分别对应于图9的操作s210、s230和s250。也就是说，在操作s510中，控制器200可以从主机300接收写入请求和与该写入请求相对应的写入数据。写入数据可以存储在缓冲存储器203中。另外，在操作s520中，控制器200可以生成用于将指示解锁状态的状态标志存储在状态区域113中的编程命令。在步骤s530中，控制器200可以生成用于将与从主机300接收的写入请求相对应的写入数据存储在存储器单元阵列110内部的普通区域112a至112z中的编程命令。响应于在操作s530中生成的编程命令，半导体存储器装置100可以将从主机接收的写入数据编程在存储器单元阵列110内部的普通区域112a至112z中。
150.根据图13中所示的实施例，根据本公开的实施例的操作控制器200的方法可以进一步包括：更新与普通区域112a至112z中存储的数据相对应的元数据(s540)；并且确定缓冲存储器203的元高速缓存是否充满元数据(s550)。在操作s540中，可以将更新的的元数据存储在缓冲存储器203中。如上所述，可以将元数据更新到缓冲存储器203内部的元高速缓存中。每当元数据被更新时，控制器200可以将更新的的元数据存储在缓冲存储器203的元高速缓存中。
151.根据本公开的实施例的操作控制器200的方法可以进一步包括：当元高速缓存充满元数据(s550：是)时，控制半导体存储器装置100将元高速缓存中存储的元数据存储在半导体存储器装置100的元区域111中(s560)，并且控制半导体存储器装置100将指示锁定状态的状态标志存储在状态区域中(s570)。操作s560和s570可以分别对应于图8的步骤s110和s170。下面参照图14描述图13所示的操作中的每一个。
152.图14是示出图13中所示的方法的示图。更具体地，图14示出执行图12a所示的操作之后的操作。
153.参照图14，示出第j存储块blkj作为普通区域112a至112z中包括的存储块。另外，示出第p存储块blkp作为元区域111中包括的存储块，示出第q存储块blkq作为状态区域113中包括的存储块。由于执行图12a所示的操作，数据b存储在第j存储块blkj中，并且元数据a和元数据b存储在第p存储块blkp中。第q存储块blkq中存储的指示第一状态，即锁定状态。
154.在图14的示例中，在数据b存储在第j存储块blki中的状态下，控制器200可以从主机300接收针对数据c的写入请求(s510)。因此，控制器200将表示第二状态即解锁状态的状态标志存储在作为状态区域的第q存储块blkq中(s520)。另外，控制器200可以将从主机300接收的数据c存储在第j存储块blkj中(s530)。
155.当数据c被新存储在半导体存储器装置100中，可以更新元数据(s540)。当由于元数据的更新而使缓冲存储器203的元高速缓存充满元数据(s550：是)时，控制器200控制半导体存储器装置100将元高速缓存中存储的元数据c存储在第p存储块blkp中(s560)。当元数据c的存储完成时，指示第一状态即锁定状态的状态标志存储在与状态区域相对应的
第q存储块blkq中(s570)。
156.图15是示出本公开的实施例的流程图。更具体地，图15是示出图13的修改实施例的流程图。
157.参照图15，根据本公开的实施例的操作控制器200的方法可以进一步包括：从主机300接收写入请求(s610)；控制半导体存储器装置100将与接收到的写入请求相对应的数据存储在存储器单元阵列110的普通区域112a至112z中(s630)；更新与普通区域112a至112z中存储的数据相对应的元数据(s640)；确定缓冲存储器203的元高速缓存是否充满元数据(s650)；当缓冲存储器203的元高速缓存中充满元数据(s650：是)时，控制半导体存储器装置100将指示解锁状态的状态标志存储在状态区域113中(s655)；控制半导体存储器装置100将元高速缓存中存储的元数据存储在半导体存储器装置100的元区域111中(s660)；并且控制半导体存储器装置100将指示锁定状态的状态标志存储在状态区域中(s670)。操作s610、s630、s640、s650、s660和s670可以分别对应于图13的操作s510、s530、s540、s550、s560和s570。在图13所示的实施例的情况下，在从主机接收到写入请求(s510)之后，立即执行将指示解锁状态的状态标志存储在状态区域中(s520)，但是在图15所示的实施例的情况下，在确定缓冲存储器203的元高速缓存充满元数据(s650：是)之后，立即执行将指示解锁状态的状态标志存储在状态区域中(s655)。下面参照图16描述图15所示的操作中的每一个。
158.图16是示出图15所示的方法的示图。更具体地，图16示出执行图12a所示的操作之后的操作。
159.参照图16，示出第j存储块blkj作为普通区域112a至112z中包括的存储块。另外，示出第p存储块blkp作为元区域111中包括的存储块，示出第q存储块blkq作为状态区域113中包括的存储块。由于执行图12a中所示的操作，数据b存储在第j存储块blkj中，并且元数据a和元数据b存储在第p存储块blkp中。第q存储块blkq中存储的最近状态标志指示第一状态，即锁定状态。
160.在图16的示例中，在数据b存储在第j存储块blki中的状态下，控制器200可以从主机300接收针对数据c的写入请求(s610)。响应于接收到的写入请求，控制器200可以将从主机300接收到的数据c存储在第j存储块blkj中(s630)。
161.当数据c被新存储在半导体存储器装置100中，可以更新元数据(s640)。当由于元数据的更新而使缓冲存储器203的元高速缓存充满元数据(s650：是)时，控制器200将指示第二状态即解锁状态的状态标志存储在作为状态区域的第q存储块blkq中(s655)。
162.此后，控制器200控制半导体存储器装置100将元高速缓存中存储的元数据c存储在第p存储块blkp中(s660)。当元数据c的存储完成时，指示第一状态即锁定状态的状态标志存储在与状态区域相对应的第q存储块blkq中(s670)。
163.也就是说，与图14所示的实施例不同的是，在图16的实施例中，当确定缓冲存储器203的元高速缓存充满元数据时，控制器200控制半导体存储器装置100将指示解锁状态的状态标志存储在作为状态区域的第q存储块blkq中。
164.图17是示出图1所示的控制器的示例的框图。
165.参照图17，控制器200连接到半导体存储器装置100和主机host。半导体存储器装置100可以是参照图2描述的半导体存储器装置。控制器200对应于图1或图7的控制器200。在下文中，省略重复的描述。
166.控制器200被配置为响应于来自主机host的请求来访问半导体存储器装置100。例如，控制器200被配置为控制半导体存储器装置100的读取操作、写入操作、擦除操作和后台操作。控制器200被配置为提供半导体存储器装置100与主机host之间的接口。控制器200被配置为驱动用于控制半导体存储器装置100的固件。
167.控制器200包括随机存取存储器(ram)210、处理单元220、主机接口230、存储器接口240和错误校正块250。ram 210用作处理单元220的操作存储器、半导体存储器装置100与主机host之间的高速缓存存储器、以及半导体存储器装置100与主机host之间的缓冲存储器中的至少一个。图17的ram 210可以与图7的缓冲存储器203基本相同。
168.处理单元220控制控制器200的全部操作。图17的处理单元220可以是与图7的处理单元201基本相同的组件。
169.主机接口230包括用于在主机host和控制器200之间执行数据交换的协议。在实施例中，控制器200被配置为通过诸如以下的各种接口协议中的至少一个与主机host通信：通用串行总线(usb)协议、多媒体卡(mmc)协议、外围组件互连(pci)协议、高速pci(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机系统接口(scsi)协议、增强型小型磁盘接口(esdi)协议、电子集成驱动器(ide)协议和私有协议。图17的主机接口230可以与图7的主机接口205基本相同。
170.存储器接口240与半导体存储器装置100接口连接。例如，存储器接口1240包括nand接口或nor接口。图17的存储器接口240可以与图7的存储器接口207基本相同。
171.错误校正块250被配置为使用错误校正码(ecc)来检测并校正从半导体存储器装置100接收到的数据的错误。处理单元220可以根据错误校正块250的错误检测结果来控制半导体存储器装置100调整读取电压并执行重新读取。在实施例中，错误校正块可以被设置为控制器200的组件。
172.控制器200和半导体存储器装置100可以集成到一个半导体装置中。在实施例中，控制器200和半导体存储器装置100可以集成到一个半导体装置中以形成存储卡。例如，控制器200和半导体存储器装置100可以集成到一个半导体装置中以形成诸如以下的存储卡：pc卡(个人计算机存储卡国际协会(pcmcia))、紧凑型闪存(cf)卡、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc或微型mmc)、sd(sd、迷你sd、微型sd或sdhc)卡和通用闪存(ufs)。
173.控制器200和半导体存储器装置100可以集成到一个半导体装置中以形成半导体驱动器(固态驱动器(ssd))。半导体驱动器(ssd)包括被配置为将数据存储在半导体存储器中的存储器系统1000。当包括控制器200和半导体存储器装置100的存储器系统1000用作半导体驱动器(ssd)时，连接到存储器系统1000的主机的操作速度极大提高。
174.作为另一示例，包括控制器200和半导体存储器装置100的存储器系统1000被设置为诸如以下的电子装置中的各种组件中的一种：计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板pc、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航装置、黑盒、数码相机、三维电视、数字音频
记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、能够在无线环境下接收和传送信息的装置、构成家庭网络的各种电子装置中的一种、构成计算机网络的各种电子装置中的一种、构成远程信息处理系统的各种电子装置中的一种、射频识别(rfid)装置、或构成计算系统的各种组件中的一种。
175.在实施例中，半导体存储器装置100或包括该半导体存储器装置的存储器系统可以被安装为各种类型的封装。例如，半导体存储器装置100或存储器系统可以以诸如以下的方法封装和安装：堆叠封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装(pdip)、窝伏尔组件管芯(die in waffle pack)、晶圆形式管芯、板上芯片(cob)、陶瓷双列直插式封装(cerdip)、塑料公制四方扁平封装(mqfp)、薄型四方扁平封装(tqfp)、小外形集成电路(soic)、收缩型小外形封装(ssop)、薄型小外形封装(tsop)、系统级封装(sip)、多芯片封装(mcp)、晶圆级制造封装(wfp)或晶圆级处理堆叠封装(wsp)。
176.图18是示出图1的存储器系统的应用示例的框图。
177.参照图18，存储器系统2000包括半导体存储器装置2100和控制器2200。半导体存储器装置2100包括多个半导体存储器芯片。该多个半导体存储器芯片被划分成多个组。
178.在图18中，多个组分别通过第一至第k通道ch1至chk与控制器2200通信。每个半导体存储器芯片与参照图2描述的半导体存储器装置100的半导体存储器芯片类似地配置和操作。
179.每个组被配置为通过一个公共通道与控制器2200通信。控制器2200与参照图17描述的控制器200类似地配置，并且被配置为通过多个通道ch1至chk来控制半导体存储器装置2100的多个存储器芯片。
180.图19是示出包括参照图18描述的存储器系统的计算系统的框图。
181.计算系统3000包括中央处理装置3100、随机存取存储器(ram)3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
182.存储器系统2000通过系统总线3500电连接到中央处理装置3100、ram 3200、用户接口3300和电源3400。通过用户接口3300提供的或由中央处理装置3100处理的数据存储在存储器系统2000中。
183.在图19中，半导体存储器装置2100通过控制器2200连接到系统总线3500。然而，半导体存储器装置2100可以被配置为直接连接到系统总线3500。此时，由中央处理装置3100和ram 3200执行控制器2200的功能。
184.在图19中，设置了参照图18描述的存储器系统2000。然而，可以利用包括参照图17描述的控制器200和半导体存储器装置100的存储器系统来代替存储器系统2000。
185.在本说明书和附图中公开的本公开的实施例仅作为特定示例提供，以方便描述本公开的技术内容并帮助理解本公开，并不旨在限制本公开的范围。对于本领域的普通技术人员而言应显而易见的是，除了本文公开的实施例之外，还可以实施基于本公开的技术构思的其它修改示例。
186.虽然出于清楚和理解的目的已经相当详细地示出和描述了前述实施例，但是本发明不限于所提供的细节。如本领域技术人员根据前述公开内容将理解的是，存在许多替代方式用于实施本发明。因此，所公开的实施例是说明性的，而非限制性的。本发明旨在涵盖
落入所附权利要求书的范围内的全部修改方案和替代方案。