用于调节静态随机存取存储器的保持电压的电路装置的制作方法

用于调节静态随机存取存储器的保持电压的电路装置
1.相关申请
2.本技术要求于2020年10月22日提交的美国临时专利申请第63/104,222号的优先权，该申请的内容在法律允许的最大程度上以全文引用的方式并入本文。
技术领域
3.本公开涉及静态随机存取存储器(sram)设备的领域，并且具体地涉及一种用于设置sram的保持模式电压以跟踪温度和工艺从而降低功率消耗的电路。


背景技术：

4.在图1中示出常规sram单元1。sram单元1由交叉耦接的反相器2和3形成。反相器2包括p沟道晶体管mp1，其具有：源极，耦接到从根据电源电压vcc生成sram电源电压vddx的sram电源电压生成器4接收的sram电源电压vddx；漏极，耦接到n沟道晶体管mn1的漏极；以及栅极，耦接到n沟道晶体管mn1的栅极。n沟道晶体管mn1的源极耦接到从生成sram电源电压gndx的sram接地电压生成器5接收的sram接地电压gndx。反相器3包括p沟道晶体管mp2，其具有：源极，耦接到sram电源电压vddx；漏极，耦接到n沟道晶体管mn2的漏极；以及栅极，耦接到与n沟道晶体管mn2的栅极耦接的栅极。n沟道晶体管mn2的源极耦接到sram接地电压gndx。
5.n沟道通过栅极晶体管pg1和pg2选择性地将交叉耦接反相器2和3的输出分别连接到位线bl和互补位线blb。通过栅极晶体管pg1和pg2选择性地由字线wl上的字线信号启动。
6.本文中的公开内容集中在sram单元1处于保持模式的时间，即不执行写入操作或读取操作的时间，并且替代地，sram 1仅操作以保持其反相器2和3的当前状态。因此，为简洁起见，不示出用于执行读取和写入的电路装置。
7.当sram单元1用以执行读取或写入时，vddx生成器4和gndx生成器5设置vddx和gndx，以使得在其之间的电压(vddx-gndx)足以允许执行读取或写入。
8.然而，在保持模式中，反相器2和3在其间被供电的电压(即，vddx-gndx)可以小于当执行写入操作或读取操作的情况。因此，vddx生成器4和gndx生成器5设置vddx和gndx，以使得在其之间的差(vddx-gndx)低于在读取/写入模式期间。然而，如果此保持电压太低，那么反相器2和3的状态可改变，并且存储在该sram单元1中的数据将丢失。
9.常规地，sram电源电压生成器4和sram接地电压生成器5设计成使得保持电压将足以甚至用于预期生成的sram裸片的最慢批次的最差工艺角。然而，尽管这确实产生有效地保持其状态处于保持模式的sram单元，但此设计为低效的，因为sram裸片的更佳执行批次能够以比更差执行批次更低的保持电压操作。因此，所生成的许多裸片以比保持数据处于保持模式所需的电压更高的保持电压操作，从而引起增加的泄漏电流以及因此额外的功率消耗。由于现在将sram放入其中的许多设备为电池操作的(例如手机)，因此该额外的功率消耗为非必需的。此额外的功率消耗问题或许甚至比听起来的更糟糕，因为sram单元在保持模式中花费大部分其操作时间。
10.因此，对sram单元设计的进一步发展为商业上所需的，以便生产使保持电压不大于在保持模式期间保持其数据内容所需的电压的sram单元。


技术实现要素：

11.在实施例中，一种静态随机存取存储器(sram)设备包括：sram单元的阵列，在保持模式中在第一电压与第二电压之间被供电；参考电压生成器，被配置为成生成与绝对温度成比例的参考电压，其中依据温度变化的参考电压的幅度曲线基于控制字；电路，被配置为将第二电压设置并且维持为等于参考电压；以及控制电路装置，被配置为基于关于sram设备的信息来生成控制字。
12.第二电压可以为虚拟接地，并且第一电压可以为电源电压。
13.第二电压可以为虚拟电源电压，并且第一电压可以为接地。
14.控制电路装置可以包括：至少一个报警位单元，其被配置为以高于sram单元的阵列的保持电压在保持模式中出故障，其中在保持模式中的故障包括不期望地改变保持数据的状态，并且其中保持电压为在第一电压与第二电压之间的差；故障检测器，被配置为检测在至少一个报警位单元中的保持数据的状态的不期望的改变并且基于不期望地改变生成故障检测器的输出；以及控制器，被配置为基于故障检测器的输出来生成控制字。
15.控制电路装置的控制器可以被配置为执行以下步骤：a)将控制字设置为默认控制字，其中参考电压生成器被配置为响应于默认控制字而生成具有sram设备不被预期在保持模式中出故障的幅度曲线的参考电压；b)将控制字增量为下一控制字，其中参考电压生成器被配置为响应于下一控制字而生成具有sram设备可能在保持模式中出故障的幅度曲线的参考电压；c)如果故障检测器的输出指示故障，那么将发送给参考电压生成器的控制字维持在步骤b)的控制字处；以及d)如果故障检测器的输出不指示报警位单元的故障，那么返回到步骤b)。
16.控制器可以被配置为在sram设备的每次启动时执行步骤a)。
17.至少一个报警位单元可以包括多个报警位单元，每个报警位单元被配置为以高于sram单元的阵列的保持电压在保持模式中出故障；其中出故障检测器被配置为检测在多个报警位单元中的保持数据的状态的不期望地改变，并且其于该不期望地改变生成其输出。
18.控制电路装置可以包括：sram工艺监测电路，被配置为以跨工艺变化跟踪sram单元的阵列的方式操作；以及工艺信息解码器，被配置为基于sram工艺监测电路的操作来生成控制字。
19.参考电压可以跟踪温度，以在保持模式期间确保sram单元的阵列内的数据以及减少sram单元的阵列内的泄漏电流。
20.参考电压生成器可以包括：电流生成器，被配置为基于控制字来生成具有幅度曲线的、与绝对温度成比例的电流；以及电阻器，耦接在电流生成器与接地之间，其中参考电压被跨电阻器形成。
21.参考电压生成器可以包括：多个参考电压生成器，每个参考电压生成器被配置为生成与绝对温度成比例的参考电压，其中由多个参考电压生成器中的每个参考电压生成器生成的参考电压具有彼此不同的幅度曲线；以及多工器，被配置为将由多个参考电压生成器中的一个参考电压生成器生成的参考电压传递到被配置为将第二电压设置并且维持为
等于参考电压的电路，其中控制字限定多个参考电压生成器中的哪个参考电压生成器将使其参考电压由多工器传递。
22.被配置为将第二电压设置并且维持为等于参考电压的电路可以为低压降放大器。
23.一种在保持模式中操作静态随机存取存储器(sram)设备的方法可以包括：对在保持模式中在第一电压与第二电压之间供电的sram单元的阵列供电；检测关于sram单元的阵列的工艺变化信息，并且基于工艺变化信息生成控制字；生成与绝对温度成比例并且具有由控制字设置的幅度曲线的参考电压；以及将第二电压维持为等于参考电压。
24.生成控制字可以包括以下步骤：a)将控制字设置为默认控制字，其中参考电压响应于默认控制字而生成为具有sram单元的阵列不被预期在保持模式中出故障的幅度曲线；b)将控制字增量为下一控制字，其中参考电压响应于下一控制字而生成为具有sram单元的阵列可能在保持模式中出故障的幅度曲线；c)如果报警位单元的故障发生，那么维持步骤b)的控制字；以及d)如果报警位单元的故障发生，那么返回到步骤b)。
25.方法还可以包括在sram设备的每次启动时执行步骤a)。
26.检测工艺变化信息可以包括：操作在与sram单元的阵列相同的裸片上形成的环形振荡器；检测环形振荡器的振荡频率；以及基于环形振荡器的振荡频率来确定工艺变化信息。
27.生成参考电压可以包括：生成与绝对温度成比例的具有由控制字设置的幅度曲线的电流；以及将与绝对温度成比例的电流提供到电阻器，以使得参考电压将跨电阻器形成。
28.生成参考电压可以包括：基于控制字选择多个参考电压中的一个参考电压，每个参考电压与绝对温度成比例且具有彼此不同的幅度曲线；以及传递用作参考电压的选择的参考电压。
29.在实施例中，设备包括：存储器单元的阵列，在第一电压与第二电压之间被供电；参考电压生成器，被配置为响应于控制字而生成与绝对温度成比例的参考电压；电路，被配置为将第二电压设置并且维持为等于参考电压；以及控制电路装置，被配置为生成控制字。控制电路装置包括：至少一个报警位单元，被配置为在高于sram单元的阵列的电压处故障，其中出故障包括保持数据的不期望地改变的状态；故障检测器，被配置为检测至少一个报警位单元中的保持数据的状态的不期望地改变，并且基于不期望地改变生成其输出；以及控制器，被配置为基于故障检测器的输出来生成控制字。
30.至少一个报警位单元可以包括多个报警位单元，每个报警位单元被配置为在高于sram单元的阵列的保持电压处故障，并且故障检测器可以被配置为检测多个报警位单元中的保持数据的状态的不期望地改变，并且其于该不期望地改变生成其输出。
31.控制电路装置的控制器可以被配置为执行以下步骤：a)将控制字设置为默认控制字；b)将控制字增量为下一控制字；c)如果故障检测器的输出指示故障，那么将发送给参考电压生成器的控制字维持在步骤b)的控制字处；以及d)如果故障检测器的输出不指示报警位单元的故障，那么返回到步骤b)。
32.在一个实例中，第二电压可以为虚拟接地，并且第一电压可以为电源电压。
33.在另一实例中，第二电压可以为虚拟电源电压，并且第一电压可以为接地。
34.被配置为将第二电压设置并且维持为等于参考电压的电路可以为低压降放大器。
35.参考电压生成器可以包括：电流生成器，被配置为基于控制字来生成具有幅度曲
线的、与绝对温度成比例的电流；以及电阻器，耦接在电流生成器与接地之间，其中参考电压被跨电阻器形成。
36.参考电压生成器可以包括：多个参考电压生成器，每个参考电压生成器被配置为生成与绝对温度成比例的参考电压，其中由多个参考电压生成器中的每个参考电压生成器生成的参考电压具有彼此不同的幅度曲线；以及多工器，被配置为将由多个参考电压生成器中的一个参考电压生成器生成的参考电压传递到被配置为将第二电压设置并且维持为等于参考电压的电路，其中控制字限定多个参考电压生成器中的哪个参考电压生成器将使其参考电压由多工器传递。
附图说明
37.图1为现有技术sram单元的示意性框图。
38.图2a为本文中公开的sram阵列的示意性框图，该sram阵列包括用于(通过调节sram接地电压)调节保持电压以降低功率消耗的电路装置。
39.图2b为本文中公开的sram阵列的示意性框图，该sram阵列包括用于(通过调节sram电源电压)调节保持电压以降低功率消耗的电路装置。
40.图3为示出如在温度范围内且在不同设置处由图2a的sram阵列生成并使用的sram接地电压的图式。
41.图4a为本文中公开的sram阵列的示意性框图，该sram阵列包括用于(通过使用报警位单元以基于工艺来确定适当的sram接地电压)调节保持电压以降低功率消耗的电路装置。
42.图4b为本文中公开的sram阵列的示意性框图，该sram阵列包括用于(通过使用报警位单元以基于工艺来确定适当的sram电源电压)调节保持电压以降低功率消耗的电路装置。
43.图5为说明图4a至图4b的数字控制器的操作的流程图。
44.图6为示出图4a的sram阵列的操作的时序图。
45.图7a为本文中公开的sram阵列的示意性框图，该sram阵列包括用于(通过使用多个不同报警位单元以基于工艺来更精确地确定适当的sram接地电压)调节保持电压以降低功率消耗的电路装置。
46.图7b为本文中公开的sram阵列的示意性框图，该sram阵列包括用于(通过使用多个不同报警位单元以基于工艺来更精确地确定适当的sram电源电压)调节保持电压以降低功率消耗的电路装置。
47.图8a为本文中公开的sram阵列的示意性框图，该sram阵列包括用于(通过使用sram工艺监测阵列以基于工艺来确定适当的sram接地电压)调节保持电压以降低功率消耗的电路装置。
48.图8b为本文中公开的sram阵列的示意性框图，该sram阵列包括用于(通过使用sram工艺监测阵列以基于工艺来确定适当的sram电源电压)调节保持电压以降低功率消耗的电路装置。
49.图9a为本文中公开的sram阵列的示意性框图，其中多工器从多个不同参考电压生成器中的一个参考电压生成器传递用作sram接地电压的参考电压。
50.图9b为本文中公开的sram阵列的示意性框图，其中多工器从多个不同参考电压生成器中的一个参考电压生成器传递用作sram电源电压的参考电压。
具体实施方式
51.以下公开内容使本领域的技术人员能够制造以及使用本文中公开的主题。本文中描述的一般原理可以适用于不同于上文详述的实施例和应用，而不脱离本公开的精神和范围。本公开不意图限于所示实施例，而是将符合与本文中公开或建议的原理和特征一致的最广泛范围。
52.现初始参考图2a描述sram阵列10，该sram阵列10包括在电源电压vdd与可设置sram接地电压gndx之间供电的存储器阵列11。由于sram接地电压gndx为可设置的，因此其可被视为“虚拟”或“浮动”接地电压，并且还可以被称为sram源电压。
53.存储器阵列11为sram单元的阵列，例如具有一对交叉耦接cmos反相器的标准6晶体管布局，其中相应对通过栅极晶体管选择性地将交叉耦接反相器的输出连接到位线和互补位线。然而，应注意，存储器阵列11的sram单元可具有任何合适的sram结构，并且不限于6晶体管设计。
54.可设置sram接地电压gndx由维持sram接地电压gndx等于设置参考电压vref_low的低压降放大器(ldo)布置设置；此ldo布置由放大器12(例如运算放大器)形成，该放大器12的非反相端子耦接到存储器阵列11的虚拟接地节点nvgnd，其反相端子耦接到可设置参考电压vref_low，并且其输出耦接到n沟道晶体管mn的栅极，该n沟道晶体管mn的漏极耦接到存储器阵列11的虚拟接地节点nvgnd并且其源极耦接到接地。由“虚拟接地节点”意指连接到存储器阵列11内的sram单元的n沟道晶体管的源极的节点，正如所属领域的技术人员将了解的。
55.参考电压vref_low由可编程电流生成器13设置，该可编程电流生成器13生成与绝对温度成比例的电流iptat，其具有与绝对温度成比例的斜率，并且iptat的电流对温度曲线(其可称为iptat的幅度曲线)的幅度可以由从控制器14接收的最小保持电压控制位rmin设置。具体地，通过设置的iptat的幅度曲线，其意指的是整个曲线向上或向下移位，同时斜率可以或可以不保持相同。流经电阻器r的此iptat电流在放大器12的反相端子处生成参考电压vref_low，并且如所解释的，放大器12维持其输出处的gndx等于vref_low。因此，控制位rmin可被视为设置gndx的电压对温度曲线的幅度，其可以被为gndx的幅度曲线。通过设置的gndx的幅度曲线，其意指的是整个曲线向上或向下移位，同时斜率可以或可以不保持相同。
56.控制器14基于sram阵列10的已知条件(下文将描述其确定)来生成控制位rmin，以使得vref_low产生gndx的最大值，在该gndx处，跨存储器阵列11的保持电压(vdd-gndx，针对电流操作温度)足以维持由其存储的数据。改变控制位rmin对gndx的幅度曲线的影响可见于图3中。例如，改变控制位rmin可以将gndx从跟随p2幅度曲线改变到备选地跟随p1幅度曲线。这些曲线被设置为与绝对温度成比例的原因是：已发现在操作温度增加时，数据适当地由存储器阵列11保持的最小保持电压(vdd-gndx)降低。因此，通过随温度增加gndx，获得并且维持用于电流操作温度的最小必需保持电压。作为示例，针对某一测试存储器类型，已发现最小保持电压在-40℃处为0.77v，在25℃处为0.74v，并且在125℃处为0.71v。
57.如上所述，可编程电流生成器13能够生成具有多个不同幅度曲线的iptat，并且iptat具有这些幅度曲线中的哪些取决于最后接收的控制位rmin。在一些实例中，iptat的可选择幅度曲线的数目可以等于由控制位rmin可表示的状态的数目。例如，如果存在一个控制位rmin，那么可能存在从中选择的两个iptat幅度曲线，从而最终导致gndx的两个曲线p1和p2，如图3中所示。在其他实例中，iptat的可选择幅度曲线的数目可以小于可由控制位rmin表示的状态的数目—例如，rmin可以为两个位，但可以存在iptat的三个可选择幅度曲线，而不管两个位可表示四个数(二进制00、01、10和11)的事实。
58.替代sram阵列10在电源电压vdd与sram接地电压gndx之间供电，sram阵列10可以作为替代地在sram电源电压vddx(例如虚拟电源电压)与接地之间供电。此布置在图2b中示出，其中所说明的sram阵列10’在sram电源电压vddx与接地之间供电。sram电源电压vddx由维持vddx等于vref_high的ldo布置设置，该ldo布置由放大器12(例如运算放大器)形成，该放大器12的非反相端子耦接到存储器阵列11的虚拟供电节点nvdd，其反相端子耦接到可设置参考电压vref_high，并且其输出耦接到p沟道晶体管mp的栅极。p沟道晶体管mp的源极耦接到vdd，其漏极耦接到存储器阵列11的虚拟供电节点nvdd，并且其栅极耦接到放大器12的输出。通过“虚拟供电节点”意指连接存储器阵列11内的sram单元的p沟道晶体管的源极的节点，如所属领域的技术人员将了解的。
59.sram阵列10’的参考电压vref_high以及因此sram电源电压vddx通过由可编程电流生成器13’生成、并且流经电阻器r的ictat电流设置，并且ictat电流的幅度曲线由从控制器14接收的控制位rmin设置，如上文参考图2a所解释。尽管未示出，但vddx的潜在幅度曲线表现为如图3中所示的gndx的曲线的反相版本，并且因此在温度范围内线性减小，这是因为如所描述的，在操作温度增加时，数据适当地由存储器阵列11保持的最小保持电压(此处为vddx-gnd)降低。
60.现在将描述其中描述控制器14的实施例。参考图4a的sram阵列20，其中可见的是与图2a相比较的差异是详细地示出控制器24。此处，控制器24包括向故障检测器26提供输出的连接在vdd与gndx之间的报警位单元25。报警位单元25为虚设sram单元，其有意地设计为不平衡的，以使得其最小保持电压(vdd-gndx)将略微高于存储器阵列11的sram单元的最小保持电压。应注意，报警位单元25形成于与存储器阵列11相同的裸片(例如芯片)上，并且可以物理地被定位紧邻于裸片上的存储器11，并且因此跟踪跨工艺变化的存储器阵列11。故障检测器26检测报警位单元25的状态已改变的时间，其指示由此包含的数据已丢失，并且响应于此生成待由数字控制器27接收的故障输出信号fout。
61.现另外参考图5至图6描述用于执行使用报警位单元和相关电路装置的电子晶片针测(ews)处的配置的控制器24的操作。这对每个裸片执行，以决定针对该批次的适当的rmin值。以此方式，避免针对最差情况设置虚拟接地gndx或虚拟电源电压vdds的最差情况设计方式，这是因为针对工艺调谐每个批次同时维持合适的界限以适应每个特定裸片上的统计变化。应注意，在一些实例中，此配置还可以定期(诸如在每次接通电源时)执行，以跟踪时效相关的漂移。
62.参考图5的流程图100，控制器24在例如接通电源时开始(参见块101，开始)的校准相中操作。在接通电源时(图5中的时间t1)，控制位rmin由数字控制器27设置为查找表中存储的默认值。rmin的默认值为使得由可编程电流生成器13输出的电流iptat的幅度曲线导
致具有跨温度的电压足够低的幅度曲线的gndx，以使得即使在sram裸片的不良执行批次的最差角处而不管操作温度，保持电压(vdd-gndx)将足以进行适当操作。
63.接着，在时间t2处，控制位rmin由数字控制器27增量到查找表中存储的下一值(块102)。例如，默认rmin控制位可以为二进制00，并且块102处的第一增量导致rmin控制位增量到二进制01。可编程电流生成器13响应于增量的rmin控制位从默认值增量iptat的幅度曲线，从而导致所生成的gndx的幅度曲线相较默认向上移位(意指针对给定温度，由增量的rmin控制位引起的gndx大于由默认rmin控制位引起的gndx)。如图6中的时间t2与t3之间所见，gndx的值因此大于时间t1与t2之间的值，意指已降低保持电压(vdd-gndx)。
64.如果报警位单元的状态未改变，那么故障检测器26不断言故障输出信号fout(块103)。如图6的示例中可见，故障输出信号fout在时间t2与t3之间保持在逻辑低。因此，可以假定的是存储器阵列11可以通过gndx的电流幅度曲线正确地运行，并且电流保持电压(vdd-gndx)为足够的。
65.数字控制器27接着再次将控制位rmin增量(块104)到查找表中存储的下一值。如所解释，此导致可编程电流生成器13从先前值增量iptat的幅度曲线，从而导致所生成gndx的幅度曲线相较其先前设置向上移位。如在时间t3之后可见，gndx的值大于时间t2与t3之间的值。如果报警位单元的状态改变，那么故障检测器26断言故障输出信号fout。如图6中可见，在时间t3之后，断言故障输出信号fout，意味着报警位单元的状态已改变。因此，报警位单元已故障(块105)，并且数字控制器27已达到控制位rmin的最终设置(块106)
‑‑
注意报警位单元具体设计为不平衡的，以使得其在存储器阵列11的最糟sram单元故障之前故障，并且iptat的可选择幅度曲线被设置为使得在报警位单元25故障的iptat的第一幅度曲线处(当通过曲线增量时)，保持电压(vdd-gndx)将足以使存储器阵列11保持数据而无损失。
66.作为sram阵列20在电源电压vdd与sram接地电压gndx之间供电的替代，其可以替代地在sram电源电压vddx(例如虚拟电源电压)与接地之间被供电。此布置在图4b中示出，其中所图示的sram阵列20’在sram电源电压vddx与接地之间供电。sram电源电压vddx由维持vddx等于vref_high的ldo布置设置，该ldo布置由放大器12(例如运算放大器)形成，该放大器12的非反相端子耦接到存储器阵列11的虚拟供电节点nvdd，其反相端子耦接到可设置参考电压vref_high，并且其输出耦接到p沟道晶体管mp的栅极。p沟道晶体管mp的源极耦接到vdd，其漏极耦接到存储器阵列11的虚拟供电节点nvdd，并且其栅极耦接到放大器12的输出。通过“虚拟供电节点”意指连接存储器阵列11内的sram单元的p沟道晶体管的源极的节点，如所属领域的技术人员将了解的。
67.sram阵列20’的参考电压vref_high及因此sram电源电压vddx通过由可编程电流生成器13’生成、并且流经电阻器r的ictat电流设置，并且ictat电流的幅度曲线由从控制器24接收的控制位rmin设置，如上文详细解释，除vddx的幅度曲线向下移位，rmin的每次增量替代地向上移位。应注意，在此处，报警位单元25’在vddx与接地之间供电。
68.应理解的是，替代一个报警位单元25，可以替代地存在多个报警位单元。在图7a中示出此实施例，其中可见的相较图4a的差异是控制器24包含多个报警位单元35a-35c。报警位单元35a-35c中的每个报警位单元被有意地设计为不平衡的，以使得其最小保持电压(vdd-gndx)将高于存储器阵列11的sram单元的最小保持电压。
69.在一些实例中，报警位单元35a-35c中的每个报警位单元有意地设计为使得其不
平衡不同于其他报警位单元35a-35c。例如，报警位单元35a可设计为使得其最小保持电压(vdd-gndx)将是高于存储器阵列11的sram单元的第一量的第一量，报警位单元35b设计为使得其最小保持电压(vdd-gndx)将为高于存储器阵列11的sram单元的第二量的第二量，并且报警位单元35c设计为使得其最小保持电压(vdd-gndx)将为高于存储器阵列11的sram单元的第三量的第三量，其中第三量小于第二量，并且第二量小于第一量。
70.在其他实例中，报警位单元35a-35c中的每个报警位单元可具有彼此相同的不平衡。
71.故障检测器36监测每个报警位单元35a-35c的状态，并且生成具有能够表示所存在的数目的报警位单元的数目的故障输出信号fout(由于可存在任何数目的报警位单元)。此处，由于存在三个报警位单元35a-35c，因此故障输出信号fout为二位信号。
72.数字控制器37可以通过在启动时以默认值设置控制位rmin并且接着在监测故障输出信号fout时增量控制位rmin如上文所描述的数字控制器27一样操作。数字控制器37可以例如增量控制位rmin，直到三个报警位单元35a-35c中的两个已故障，或直到三个报警位单元35a-35c中的一个已故障。
73.替代sram阵列30在电源电压vdd与sram接地电压gndx之间被供电，其可以被替代地在sram电源电压vddx(例如虚拟电源电压)与接地之间供电。此布置在图7b中示出，其中所图示的sram阵列30’在sram电源电压vddx与接地之间供电。sram电源电压vddx由维持vddx等于vref_high的ldo布置设置，该ldo布置由放大器12(例如运算放大器)形成，该放大器12的非反相端子耦接到存储器阵列11的虚拟供电节点nvdd，其反相端子耦接到可设置参考电压vref_high，并且其输出耦接到p沟道晶体管mp的栅极。p沟道晶体管mp的源极耦接到vdd，其漏极耦接到存储器阵列11的虚拟供电节点nvdd，并且其栅极耦接到放大器12的输出。通过“虚拟供电节点”意指连接存储器阵列11内的sram单元的p沟道晶体管的源极的节点，如所属领域的技术人员将了解。
74.sram阵列30’的参考电压vref_high及因此sram电源电压vddx由可编程电流生成器13’生成的、并且流经电阻器r的ictat电流设置，并且ictat电流的幅度曲线由从控制器34’接收的控制位rmin设置，如上文详细解释。应注意，在此处，报警位单元35’在vddx与接地之间供电。
75.现参考图8a描述不含报警位单元的控制器14的另一替代配置。在sram存储器40的此示例中，控制器44包括在电源电压vdd与sram接地电压gndx之间供电的sram工艺监测电路45，以及从sram工艺监测电路45接收输出的工艺信息解码器47。
76.sram工艺监测电路45为其性能跟踪工艺变化内存储器阵列11的性能的电路。因此，sram工艺监测电路45在与存储器阵列11相同的裸片上，并且可以被紧邻该裸片定位。工艺信息解码器47检测sram工艺监测电路45的性能，并且基于该性能生成rmin位。工艺信息解码器47可以位于与sram工艺监测电路45和存储器阵列11相同的裸片上，但在一些实例中可替代地定位在制造时使用的测试夹具中。
77.作为示例，sram工艺监测电路45可以为环形振荡器，其特定频率指示裸片的条件(例如，低执行意指相较平均执行或高执行裸片需要更高保持电压，以防止保持模式中的数据损失，平均执行意指相较高执行裸片需要更高保持电压但低于低执行裸片需要的保持电压，或高执行意指相较低执行和平均执行裸片需要更低保持电压)；频率越低，裸片的性能
越低。因此，在sram工艺监测电路45为环形振荡器的情况下，工艺信息解码器47可以为计数器，该计数器检测环形振荡器sram工艺监测电路45的频率，并且基于所检测频率从查找表选择适当的rmin位(其在保持模式中维持最小保持电压而无数据故障)。
78.作为sram阵列40在电源电压vdd与sram接地电压gndx之间供电的替代，其可以被替代地在sram电源电压vddx(例如虚拟电源电压)与接地之间供电。此布置在图8b中示出，其中所图示的sram阵列40’在sram电源电压vddx与接地之间供电。sram电源电压vddx由维持vddx等于vref_high的ldo布置设置，该ldo布置由放大器12(例如运算放大器)形成，该放大器12的非反相端子耦接到存储器阵列11的虚拟供电节点nvdd，其反相端子耦接到可设置参考电压vref_high，并且其输出耦接到p沟道晶体管mp的栅极。p沟道晶体管mp的源极耦接到vdd，其漏极耦接到存储器阵列11的虚拟供电节点nvdd，并且其栅极耦接到放大器12的输出。通过“虚拟供电节点”意指连接存储器阵列11内的sram单元的p沟道晶体管的源极的节点，如所属领域的技术人员将了解的。
79.sram阵列40’的参考电压vref_high以及因此sram电源电压vddx由可编程电流生成器13’生成的、并且流经电阻器r的与绝对温度ictat电流互补的电流设置，并且ictat电流的幅度曲线由从控制器44’接收的控制位rmin设置，如上文详细解释的。应注意，在此处，sram处理电路45’在vddx与接地之间供电。
80.图9a的sram阵列10”中示出示例，其中控制器44未示出(且可采取本文中公开的任何形式)，并且其中替代可编程电流生成器，存在生成与绝对温度成比例的vref_low的可编程电压生成器13”。可编程电流生成器13”包括生成分别与绝对温度成比例的不同参考电压的n数目个参考电压生成器13a-13n。因此生成的每个参考电压具有相同(或类似但不相同的)电压对温度斜率，但具有彼此不同的幅度曲线。因此，例如，由参考电压生成器13a生成的电压对温度曲线可以通常与由参考电压生成器13b生成的电压对温度曲线相同，但向上移位，并且由参考电压生成器13n生成的电压对温度曲线可以通常与由参考电压生成器13b生成的电压对温度曲线相同，但向上移位。
81.在操作中，多工器13z接收rmin位作为输入，并且传递来自参考电压生成器13a-13n中的一个参考电压生成器的电压作为馈送到放大器12的反相输入的参考电压vref_low。
82.作为sram阵列10”在电源电压vdd与sram接地电压gndx之间供电的替代，其可以被替代地在sram电源电压vddx(例如虚拟电源电压)与接地之间供电。此布置在图9b中示出，其中所图示的sram阵列10
”’
在sram电源电压vddx与接地之间供电。sram电源电压vddx由维持vddx等于vref_high的ldo布置设置，该ldo布置由放大器12(例如运算放大器)形成，该放大器12的非反相端子耦接到存储器阵列11的虚拟供电节点nvdd，其反相端子耦接到可设置参考电压vref_high，并且其输出耦接到p沟道晶体管mp的栅极。p沟道晶体管mp的源极耦接到vdd，其漏极耦接到存储器阵列11的虚拟供电节点nvdd，并且其栅极耦接到放大器12的输出。通过“虚拟供电节点”意指连接存储器阵列11内的sram单元的p沟道晶体管的源极的节点，如所属领域的技术人员将了解的。
83.sram阵列10
”’
的参考电压vref_high以及因此sram电源电压vddx由基于rmin位从参考电压生成器13a-13n中的一个参考电压生成器选择输出以传递的多工器13z设置。
84.在以上示例中，校准(其中确定rmin，并且设置gndx或vddx)在设备每次启动时(或
在电子晶片针测ews处)执行。这因此便于随时间对保持电压(vdd-gndx或vddx-gnd)的调节，其可以为有用的，这是因为sram单元的性能可随老化改变，并且因为响应于不同rmin位实际上由ldo产生的电压可以随老化改变。
85.然而，应了解的是，校准可以仅在制造步骤期间执行一次，其中rmin位保持在设备的后续启动时不改变。还应了解，校准可替代地在设备的操作期间定期执行，或可以替代地在设备的每给定数目的启动时执行(例如每10次启动执行一次)。
86.在以上示例(图2a、2b；4a、4b；7a、7b；8a；8b；和9a、9b)中，示出其中生成并且调节gndx或vddx的实施例(分别为每个示例的a和b版本)。然而，针对每个示例，两个图示的实施例可组合，其中存储器阵列在vddx与gndx之间供电，并且使用针对每个实施例描述的技术和硬件来调节vddx和gndx两者。
87.尽管已关于限制数目的实施例描述本公开，但受益于本公开的所属领域的技术人员将了解，可设计不脱离如本文中公开的本公开的范围的其他实施例。因此，本公开的范围应仅通过随附权利要求书限制。