包含辅助电极和分区的光电子装置的制作方法

包含辅助电极和分区的光电子装置
1.相关申请
2.本技术要求于2019年8月09日提交的美国临时专利申请第62/885,171号、于2019年8月13日提交的美国临时专利申请第62/886,289号、于2019年11月11日提交的美国临时专利申请第62/993,924号和于2020年4月21日提交的美国临时专利申请第63/013,501号的权益，所述美国临时专利申请中的每个专利申请的内容均通过引用以其整体并入本文。
技术领域
3.本公开涉及光电子装置，并且具体地涉及一种具有由半导体层分隔开的第一电极和第二电极并且具有沉积在所述半导体层上的使用图案化涂层图案化的导电涂层和/或电极涂层的光电子装置，所述图案化涂层可以充当和/或可以作为成核抑制涂层(nic)。


背景技术：

4.在如有机发光二极管(oled)的光电子装置中，至少一个半导电层安置在如阳极和阴极等一对电极之间。阳极和阴极电耦接到电源并分别产生空穴和电子，所述空穴和电子通过至少一个半导电层朝向彼此迁移。当一对空穴和电子组合时，可以发射光子。
5.oled显示面板可以包括多个(子)像素，每个像素具有相关联的电极对。此类面板的各种层和涂层通常通过基于真空的沉积技术形成。
6.在一些应用中，可能令人期望的是，在oled制造工艺期间，通过选择性沉积导电涂层以形成装置特征，如但不限于电极和/或与电极电耦接的导电元件，为面板的每个(子)像素跨其侧面和截面方面中的一个或两个按图案提供导电涂层。
7.在一些非限制性应用中，这样做的一种方法涉及在电极材料和/或与电极材料电耦接的导电元件的沉积期间插入精细金属掩模(fmm)。然而，通常用作电极的材料具有相对较高的蒸发温度，这会影响重新使用fmm的能力和/或可以实现的图案精度，同时伴随着成本、工作量和复杂性的增加。
8.在一些非限制性实例中，这样做的一种方法涉及沉积电极材料，以及由此包含通过激光钻孔工艺去除其不需要的区域以形成图案。然而，去除过程通常涉及碎片的产生和/或存在，这可能影响制造工艺的产率。
9.进一步地，此类方法可能不适用于一些应用和/或一些具有某些地形特征的装置。
10.提供用于提供导电涂层的选择性沉积的改进机制将是有益的。
附图说明
11.现在将参考以下附图描述本公开的实例，其中不同附图中的相同附图标记指示相同元件和/或在一些非限制性实例中指示类似和/或对应的元件，并且在附图中：
12.图1是根据本公开中的实例的示例电致发光装置的横截面的框图；
13.图2是图1的装置的横截面视图；
14.图3是展示了根据本公开中的实例的吸附到表面上的吸附原子的相对能态的示例
能谱图；
15.图4是根据本公开中的实例的具有附加的示例沉积步骤的图1的装置的示例版本；
16.图5是展示了根据本公开中的实例的在其非发射区域中具有分区和遮蔽区域，如凹部，的图1的装置的示例版本的示例横截面视图的示意图；
17.图6a是示出了根据本公开中的实例的在半导电层沉积在其上之前在非发射区域中具有分区和遮蔽区域，如凹部，的图1的装置的示例版本的示例横截面视图的示意图；
18.图6b-6p是示出了根据本公开中的各个实例的在半导电层沉积后图6a的分区、第二电极和其上沉积有导电涂层的nic之间的相互作用的各个实例的示意图；
19.图7a-7g是示出了根据本公开中的各个实例的图6a的装置内的辅助电极的各个实例的示意图；
20.图8a-8b是示出了根据本公开中的各个实例的在非发射区域中具有分区和遮蔽区域，如孔口，的图1的装置的示例版本的示例横截面视图的示意图；
21.图9-11、12a-12b和13a-13b是根据本公开中的各个实例制造的示例装置的通过扫描电子显微镜拍摄的显微照片；
22.图14a是以平面视图展示了根据本公开中的实例的图1的装置的示例版本中的发射区域和沿周围的非发射区域运行的母线的示例布置的示意图；并且
23.图14b是展示了根据本公开的实例的图14a的一部分的分段的示意图与所述至少一个分区和遮蔽区域，如孔口的对应横截面视图，母线可以通过所述孔口电耦接到图1的装置的示例版本中的装置堆叠中的第二电极。
24.在本公开中，出于解释而非限制的目的，阐述了具体细节以提供对本公开的透彻理解，包含但不限于特定架构、接口和/或技术。在一些情况下，省略对众所周知的系统、技术、组件、装置、电路、方法和应用的详细描述，以免用不必要的细节混淆本公开的描述。
25.进一步地，应当理解，本文再现的框图可以表示体现本发明技术原理的说明性组件的概念视图。
26.因此，在适当的情况下，系统和方法组件已经由附图中的常规符号表示，仅示出了与理解本公开的实例相关的那些具体细节，以免因对受益于本文的描述的本领域普通技术人员显而易见的细节而模糊本公开。
27.本文提供的任何附图可能未按比例绘制并且不可以被认为以任何方式限制本公开。
28.在一些实例中，以虚线轮廓示出的任何特征或动作可以被视为任选的。


技术实现要素：

29.本公开的目的是消除或减轻现有技术的至少一个缺点。
30.本公开公开了一种具有多个层的光电子装置，所述光电子装置包括成核抑制涂层(nic)，所述nic安置在侧面的第一部分中的第一层表面上。在所述第一部分中，所述装置包括第一电极、第二电极和位于所述第一电极与所述第二电极之间的半导电层。所述第二电极在所述第一部分中位于所述nic与所述半导电层之间。在第二部分中，第二层表面上安置有导电涂层。所述第一部分基本上无所述导电涂层。所述导电涂层电耦接到所述第二电极并电耦接到所述装置中的分区的遮蔽区域中的第三电极。
31.根据本公开的广泛方面，公开了一种具有多个层的光电子装置，所述光电子装置包括：成核抑制涂层(nic)，所述nic安置在所述光电子装置的侧面的第一部分中的第一层表面上，所述第一部分包括第一电极、第二电极和位于所述第一电极与所述第二电极之间的半导电层，其中所述第二电极在所述第一部分中位于所述nic与所述半导电层之间；导电涂层，所述导电涂层安置在所述光电子装置的所述侧面的第二部分中的第二层表面上；其中所述第一部分基本上无所述导电涂层；并且其中所述导电涂层电耦接到所述第二电极并电耦接到所述装置中的分区的遮蔽区域中的第三电极。
32.在一些非限制性实例中，所述第一部分可以包括至少一个发射区域。在一些非限制性实例中，所述第二部分可以包括非发射区域的至少一部分。
33.在一些非限制性实例中，所述遮蔽区域可以基本上无nic。在一些非限制性实例中，所述遮蔽区域可以包括由所述分区限定的凹部。在一些非限制性实例中，所述凹部可以基本上在所述分区内侧向延伸。在一些非限制性实例中，所述凹部可以具有顶板、侧部和底板。在一些非限制性实例中，所述第三电极可以设置在所述顶板、所述侧部、所述底板和这些的任何组合中的至少一个上。在一些非限制性实例中，所述顶板和所述侧部中的至少一个可以由所述分区限定。在一些非限制性实例中，所述导电涂层可以设置在所述凹部内。
34.在一些非限制性实例中，所述分区可以包括下部区段和上部区段。在一些非限制性实例中，所述下部区段可以相对于所述上部区段侧向凹陷以形成所述凹部。在一些非限制性实例中，所述下部区段可以包括所述第三电极。
35.在一些非限制性实例中，所述第三电极可以一体地形成在所述分区内。在一些非限制性实例中，所述导电涂层可以与所述第三电极物理接触。在一些非限制性实例中，所述导电涂层可以在耦接区域(cr)中电耦接到所述第二电极。在一些非限制性实例中，所述nic在所述cr中可以安置在所述导电涂层与所述第二电极之间。
36.在一些非限制性实例中，所述遮蔽区域可以包括由所述分区限定的孔口。在一些非限制性实例中，所述孔口可以通入由所述分区限定的凹部中。在一些非限制性实例中，所述孔口可以相对于远离所述装置的表面垂直延伸的轴线成角度。在一些非限制性实例中，所述孔口可以具有环形圆锥轮廓。在一些非限制性实例中，所述孔口可以暴露所述第三电极的表面。在一些非限制性实例中，所述第三电极可以设置在所述装置的表面上。在一些非限制性实例中，所述第三电极可以一体地形成在所述装置的衬底内。
37.在一些非限制性实例中，所述装置可以进一步包括在横截面中与所述第三电极的层表面重叠的底切部分。
38.在一些非限制性实例中，所述第三电极可以是电耦接到母线的辅助电极。
39.在一些非限制性实例中，所述装置可以进一步包括：另外的nic，所述另外的nic安置在所述光电子装置的侧面的第三部分中的所述装置的第三层表面上；以及另外的导电涂层，所述另外的导电涂层安置在所述光电子装置的所述侧面的第四部分中的所述装置的第四层表面上。
40.在一些非限制性实例中，所述第三部分可以包括至少一个发射区域。在一些非限制性实例中，所述第四部分可以包括非发射区域的至少一部分。
41.在一些非限制性实例中，所述第四部分可以包括至少一个发射区域。在一些非限制性实例中，所述第三部分可以包括非发射区域的至少一部分。在一些非限制性实例中，所
述第三部分可以基本上使光透射通过。
42.在一些非限制性实例中，所述装置可以进一步包括第四电极、第五电极和位于所述第四电极与所述第五电极之间的另外的半导电层，其中所述第五电极在所述第三部分中在所述另外的nic与所述另外的半导电层之间延伸。
43.上文已经遵照本公开的可以实施所述本公开的各方面描述了实例。相关领域的普通技术人员将理解可以结合通过其描述实例的方面来实施，但也可以通过所述方面或另一方面的其它实例来实施。当实例相互排斥或以其它方式彼此不兼容时，对于相关领域的普通技术人员来说将是显而易见的。一些实例可以关于一个方面来描述，但是也可以适用于其它方面，这对于相关领域的普通技术人员来说将是显而易见的。
44.本公开的一些方面或实例可以提供一种光电子装置，所述光电子装置具有：nic，所述nic安置在侧面的第一部分中的第一层表面上，所述第一部分具有第一电极和第二电极以及位于所述第一电极与所述第二电极之间的半导电层，其中所述第二电极在所述第一部分中位于所述nic与所述半导电层之间；导电涂层，所述导电涂层安置在第二部分中的第二层表面上，其中所述导电涂层电耦接到所述第二电极并电耦接到所述装置中的分区的遮蔽区域中的第三电极，使得所述第一部分基本上无所述导电涂层。
具体实施方式
45.光电子装置
46.本公开总体上涉及电子装置，并且更具体地说，涉及光电子装置。光电子装置通常涵盖将电信号转换为光子并且反之亦然的任何装置。
47.在本公开中，术语“光子”和“光”可以互换使用以指类似的概念。在本公开中，光子可以具有位于可见光谱中、其红外(ir)和/或紫外(uv)区域中的波长。
48.在本公开中，如本文所用的术语“可见光谱”总体上是指电磁谱的可见部分中的至少一种波长。如相关领域的普通技术人员将理解的，这种可见部分可以与约380nm到约740nm的任何波长相对应。通常，电致发光装置被配置成发射和/或传输波长在约425nm到约725nm的范围内的光，并且更具体地，在一些非限制性实例中，发射和/或传输峰值发射波长为456nm、528nm和624nm的光，所述峰值发射波长分别对应于b(蓝色)、g(绿色)和r(红色)子像素。因此，在这种电致发光装置的背景下，可见部分可以指约425nm到约725nm，或约456nm到约624nm的任何波长。
49.有机光电子装置可以涵盖任何光电子装置，其中其一个或多个有源层和/或薄层(strata)主要由有机(含碳)材料形成，并且更具体地说，由有机半导体材料形成。
50.在本公开中，相关领域的普通技术人员应当理解，有机材料可以包括但不限于多种有机分子和/或有机聚合物。进一步地，相关领域的普通技术人员应当理解，掺杂有各种无机物质(包含但不限于元素和/或无机化合物)的有机材料仍可以被认为是有机材料。仍进一步地，相关领域的普通技术人员应当理解，可以使用各种有机材料，并且本文所描述的工艺通常适用于整个范围的此类有机材料。
51.在本公开中，无机物质可以指主要包含无机材料的物质。在本公开中，无机材料可以包括不被认为是有机材料的任何材料，包含但不限于金属、玻璃和/或矿物。
52.在光电子装置通过发光过程发射光子的情况下，所述装置可以被认为是电致发光
装置。在一些非限制性实例中，电致发光装置可以是有机发光二极管(oled)装置。在一些非限制性实例中，电致发光装置可以是电子装置的一部分。作为非限制性实例，电致发光装置可以是oled照明面板或模块，和/或计算装置的oled显示器或模块，如智能手机、平板计算机、膝上型计算机、电子阅读器等和/或如监视器和/或电视机等一些其它电子装置。
53.在一些非限制性实例中，光电子装置可以是将光子转化为电的有机光伏(opv)装置。在一些非限制性实例中，光电子装置可以是电致发光量子点装置。在本公开中，除非特别指出相反的情况，否则将参考oled装置，应理解，在一些实例中，此类公开可以以对相关领域的普通技术人员显而易见的方式同样适用于其它光电子装置，包含但不限于opv和/或量子点装置。
54.将从两个方面中的每一个方面来描述此类装置的结构，即从截面方面和/或从侧向(平面视图)方面。
55.在本公开中，术语“层(layer)”和“薄层(strata)”可以互换使用以指类似的概念。
56.在下文介绍截面方面的上下文中，此类装置的组件以基本上平坦的侧向薄层示出。相关领域的普通技术人员应当理解，此类基本上平坦的表示仅用于说明的目的，并且跨此类装置的侧向范围，可以存在不同厚度和尺寸的局部基本上平坦的薄层，在一些非限制性实例中包含基本上完全不存在的层，和/或由非平坦过渡区域(包含侧向间隙和平坦的间断)分隔的层。因此，虽然为了说明性目的，下文将装置在其截面方面示出为基本上分层的结构，但在下文讨论的平面视图方面，此类装置可以说明不同的形貌来限定特征，所述特征中的每个特征可以基本上展现出在截面方面讨论的分层轮廓。
57.横截面
58.图1是根据本公开的示例电致发光装置的截面方面的简化框图。总体上以100示出的电致发光装置包括衬底110，在所述衬底上安置有包括多个层的前板10，所述多个层分别为第一电极120、至少一个半导电层130和第二电极140。在一些非限制性实例中，前板10可以提供用于光子发射和/或操纵发射的光子的机制。
59.出于说明的目的，底层材料的暴露层表面被称为111。在图1中，暴露层表面111被示出为属于第二电极140。相关领域的普通技术人员将理解，作为非限制性实例，在沉积第一电极120时，暴露层表面111将被示出为衬底110的111a。
60.相关领域的普通技术人员将理解，当组件、层、区域和/或其部分被称为“形成”、“安置”和/或“沉积”在另一底层材料、组件、层、区域和/或部分上时，这种形成、安置和/或沉积可以直接和/或间接地位于这种底层材料、组件、层、区域和/或部分的暴露层表面111上(在发生这种形成、安置和/或沉积时)，具有中间材料、组件、层、区域和/或部分之间的潜力。
61.在本公开中，遵循方向惯例，相对于上文所描述的侧面基本上垂直地延伸，其中衬底110被认为是装置100的“底部”，并且层120、130、140安置在衬底11的“顶部”。遵循这样的惯例，第二电极140位于所示出的装置100的顶部处，即使(在一些实例中情况可能如此，包含但不限于在可以通过气相沉积工艺引入一层或多层120、130、140的制造过程期间)衬底110被物理地倒置使得要在其上安置层120、130、140之一，如但不限于第一电极120，的顶表面物理地位于衬底110下方，从而使沉积材料(未示出)向上移动并且以薄膜的形式沉积在其顶表面上。
62.在一些非限制性实例中，装置100可以电耦接到电源15。当如此耦接时，装置100可以如本文所描述发射光子。
63.在一些非限制性实例中，装置100可以根据从其产生的光子的发射方向进行分类。在一些非限制性实例中，如果产生的光子以朝着并穿过在装置100底部处的衬底100并且远离安置在衬底110的顶部上的层120、130、140的方向上发射，则装置100可以被认为是底部发射装置。在一些非限制性实例中，如果光子在远离装置100底部处的衬底110并且朝向和/或穿过顶层140的方向上发射，则装置100可以被认为是顶部发射装置，所述顶层与中间层120、130一起安置在衬底110顶部上。在一些非限制性实例中，如果装置被配置成在底部(朝向并穿过衬底110)和顶部(朝向并穿过顶层140)发射光子，则所述装置可以是双面发射装置。
64.薄膜形成
65.前板10的层120、130、140可以依次安置在底层材料的目标暴露层表面111上(和/或在一些非限制性实例中，包含但不限于，在本文所公开的选择性沉积的情况下，安置在此类表面的至少一个目标区域和/或部分中)，在一些非限制性实例中，底层材料有时可以是作为薄膜的衬底110和中间下层120、130、140。在一些非限制性实例中，电极120、140、1750(图5)、4150(图14a)可以由导电涂层830的至少一个薄导电膜层形成。
66.如图1示出的并且在整个附图中，每个层(包含但不限于层120、130、140)和衬底110的厚度仅是说明性的并且不一定表示相对于另一层120、130、140(和/或衬底110的)的厚度。
67.在底层材料的暴露层表面111上的气相沉积期间薄膜的形成涉及成核和生长工艺。在膜形成的初始阶段期间，足够数量的蒸气单体，在一些非限制性实例中可以是分子和/或原子，通常从气相凝结以在所呈现的表面111上形成初始核，无论所述表面是否是衬底110(或中间的下层120、130、140)的表面。随着蒸气单体继续撞击此类表面，这些初始核的大小和密度增加以形成小簇或岛。在达到饱和岛密度之后，相邻岛通常将开始合并，从而增加平均岛大小，同时降低岛密度。相邻岛的合并可以持续直到形成基本上封闭的膜为止。
68.虽然本公开讨论薄膜形成，但参考至少一层或涂层，就气相沉积而言，相关领域的普通技术人员将理解，在一些非限制性实例中，电致发光装置100的各个组件可以使用多种技术选择性地沉积，包含但不限于蒸发(包含但不限于热蒸发和/或电子束蒸发)、光刻法、打印(包含但不限于喷墨和/或蒸气喷射打印、卷到卷打印和/或微接触转移打印)、物理气相沉积(pvd)(包含但不限于溅射)、化学气相沉积(cvd)(包含但不限于等离子增强cvd(pecvd)和/或有机气相沉积(ovpd))、激光退火、激光诱导热成像(liti)图案化、原子层沉积(ald)、涂覆(包含但不限于旋涂、浸涂、线涂和/或喷涂)和/或其组合。在各个层和/或涂层中的任何一种的沉积期间，一些工艺可以与阴影掩模组合使用，以通过掩盖和/或防止所沉积材料沉积在暴露于其的底层材料表面的某些部分上来实现各种图案，在一些非限制性实例中，所述阴影掩模可以是开放式掩模和/或精细金属掩模(fmm)。
69.在本公开中，术语“蒸发”和/或“升华”可以互换使用以通常指将源材料转化为蒸气(包含但不限于通过加热)以沉积到目标表面(处于但不限于固态)上的沉积工艺。将会理解，蒸发工艺是一种pvd工艺，其中一种或多种源材料在低压(包含但不限于真空)环境下蒸发和/或升华，并通过一种或多种蒸发的源材料的去升华作用而沉积在目标表面上。可以使
用各种不同的蒸发源来加热源材料，并且因此相关领域的普通技术人员应当理解，可以以各种方式加热源材料。作为非限制性实例，可以通过电灯丝、电子束、感应加热和/或电阻加热来加热源材料。在一些非限制性实例中，可以将源材料装载在加热的坩埚、加热的舟皿、克努森池(knudsen cell)(其可以是渗出蒸发器源)和/或任何其它类型的蒸发源中。
70.在一些非限制性实例中，沉积源材料可以是混合物。在一些非限制性实例中，沉积源材料的混合物的至少一种组分在沉积工艺期间可以不被沉积(或者，在一些非限制性实例中，与此类混合物的其它组分相比，以相对较少的量沉积)。
71.在本公开中，无论其沉积机制如何，提及材料的层厚度是指沉积在目标暴露层表面111上的材料的量，所述量对应于用具有参考层厚度的均匀厚的材料层覆盖目标表面的材料量。作为非限制性实例，沉积10纳米(nm)的层厚度的材料指示沉积在表面上的材料的量对应于形成10nm厚的均匀厚度的材料层的材料的量。应当理解，考虑到上文讨论的薄膜形成机制，作为非限制性实例，由于单体可能的堆叠或聚集，实际的所沉积材料的厚度可能不均匀。作为非限制性实例，沉积10nm的层厚度可以产生实际厚度大于10nm的所沉积材料的一些部分，或者实际厚度小于10nm的所沉积材料的其它部分。因此，在一些非限制性实例中，沉积在表面上的材料的某些层厚度可以对应于跨目标表面的所沉积材料的平均厚度。
72.在本公开中，提及参考层厚度是指沉积在展现出高初始粘附概率或初始粘附系数s0的参考表面(即，初始粘附概率s0为约1和/或接近1的表面)上的用于形成导电涂层830(图4)的材料的层厚度。参考层厚度并不表示沉积在目标表面(如但不限于成核抑制涂层(nic)810(图4)的表面)上的用于形成导电涂层830的材料的实际厚度。相反，参考层厚度是指将沉积在参考表面，在一些非限制性实例中，定位在沉积室内的石英晶体的表面，上的用于形成导电涂层830的材料的层厚度，所述沉积室用于监测在相同的沉积周期内使目标表面和参考表面经受材料的相同蒸气通量以形成导电涂层830时的沉积速率和参考层厚度。相关领域的普通技术人员将理解，在目标表面和参考表面在沉积期间没有同时经受相同的蒸气通量的情况下，可以使用适当的工具因子来确定和/或监测参考层厚度。
73.在本公开中，提及沉积x个材料单层是指沉积一定量的材料以用材料的组成单体的x个单层来覆盖暴露层表面111的期望区域。在本公开中，提及沉积分数0.x材料单层是指沉积一定量的材料以用材料的组成单体的单层来覆盖分数0.x的表面的期望区域。相关领域的普通技术人员应当理解，作为非限制性实例，由于单体的可能堆叠和/或聚集，所沉积材料在表面的期望区域上的实际局部厚度可能不均匀。作为非限制性实例，沉积1个单层材料可能导致表面的期望区域的一些局部区域被材料覆盖，而表面的期望区域的其它局部区域可能具有多个原子和/或沉积在其上的分子层。
74.在本公开中，如果如通过任何合适的确定机制确定在目标表面(和/或其目标区域)上基本上不存在材料，则所述目标表面可以被认为是“基本上无所述材料”、“基本上没有所述材料”和/或“基本上没有被所述材料覆盖”。
75.在一些非限制性实例中，表面上材料的量的一种量度是这种材料对表面的覆盖百分比。在一些非限制性实例中，可以使用多种成像技术评估表面覆盖率，包含但不限于透射电子显微镜(tem)、原子力显微镜(afm)和/或扫描电子显微镜(sem)。
76.在一些非限制性实例中，表面上导电材料的量的一种量度是(光)透射率，因为在一些非限制性实例中，包含但不限于金属(包含但不限于银(ag)、镁(mg)和/或镱(yb)的导
电材料使光子衰减和/或吸收光子。
77.在本公开中，为了描述的简单起见，本文使用的术语“涂层膜”或“封闭膜”是指用于导电涂层830的材料的薄膜结构和/或涂层，在所述薄膜结构和/或涂层中表面的相关部分由此基本上被涂覆，使得此表面基本上不会被沉积在其上的涂层膜暴露或通过所述涂层膜暴露。在一些非限制性实例中，导电涂层830的涂层膜可以被安置成覆盖底层表面的一部分，使得在此部分内，小于约40％、小于约30％、小于约25％、小于约20％、小于约15％、小于约10％、小于约5％、小于约3％或小于约1％的底层表面在其内被所述涂层膜暴露或通过所述涂层膜暴露。
78.在本公开中，为了描述的简单起见，本文使用的术语“不连续涂层”是指用于导电涂层830的材料的薄膜结构和/或涂层，在所述薄膜结构和/或涂层中由此涂覆的表面的相关部分基本上无此材料也不会形成其涂层膜。在一些非限制性实例中，导电涂层830的不连续涂层可以表现为沉积在此表面上的多个离散岛。
79.在本公开中，出于说明的简单性目的，省略了沉积材料的细节，包含但不限于层的厚度分布和/或边缘轮廓。
80.衬底
81.在一些实例中，衬底110以及，在一些非限制性实例中，其基础衬底112可以由适合其使用的材料形成，所述材料包含但不限于：无机材料，所述无机材料包含但不限于硅(si)、玻璃、金属(包含但不限于金属箔)、蓝宝石和/或其它合适的无机材料；和/或有机材料，所述有机材料包含但不限于聚合物，包含但不限于聚酰亚胺和/或硅基聚合物。在一些非限制性实例中，衬底110可以包含形成于基础衬底112上的一层或多层有机和/或无机材料。这种材料的非限制性实例包含但不限于用于形成电子注入层(eil)139和/或传输层(etl)137的那些。
82.在一些非限制性实例中，可以提供附加的层。在一些非限制性实例中，此类附加的层可以包括背板层20和/或由背板层形成和/或形成为背板层。在一些非限制性实例中，背板层20含有用于驱动装置100的电源电路系统和/或开关元件，所述装置包含但不限于一个或多个电子和/或光电子组件，包含但不限于在一些非限制性实例中可以通过光刻工艺形成的薄膜晶体管(tft)晶体管、电阻器和/或电容器(统称为tft结构200(图2))。在一些非限制性实例中，此类tft结构200可以包括形成在缓冲层210(图2)的一部分上方的半导体有源区220(图2)，在所述半导体有源区中沉积了栅极绝缘层230(图2)，基本上覆盖半导体有源区220。在一些非限制性实例中，栅极电极240(图2)形成在栅极绝缘层230的顶部上，并且层间绝缘层250(图2)沉积在其所述栅极绝缘层上。在一些非限制性实例中，tft源极电极260(图2)和tft漏极电极270(图2)形成为使得其延伸穿过通过层间绝缘层250和栅绝缘层230两者形成的开口，使得其电耦接到半导体有源区220。在一些非限制性实例中，然后在tft结构200上方形成tft绝缘层280(图2)。
83.第一电极
84.第一电极120沉积在衬底110之上。在一些非限制性实例中，第一电极120电耦接到电源15的端子和/或地面。在一些非限制性实例中，第一电极120是通过至少一个驱动电路如此耦接的，在一些非限制性实例中，所述至少一个驱动电路可以将至少一个tft结构200并入衬底110的背板20中。
85.在一些非限制性实例中，第一电极120可以包括阳极和/或阴极。在一些非限制性实例中，第一电极120是阳极。
86.在一些非限制性实例中，第一电极120可以通过使至少一个薄导电膜沉积在衬底110(的一部分)之上来形成。在一些非限制性实例中，可以存在多个第一电极120，所述多个第一电极以空间布置方式安置在衬底110的侧面之上。在一些非限制性实例中，此至少一个第一电极120中的一个或多个第一电极可以电耦接到背板20中的tft结构200的电极。
87.在一些非限制性实例中，所述至少一个第一电极120和/或其至少一个薄膜可以包括各种材料，包含但不限于一种或多种金属材料，所述一种或多种金属材料包含但不限于mg、铝(al)、钙(ca)、zn、ag、镉(cd)、钡(ba)和/或yb和/或其组合，包含但不限于含有此类材料中的任何材料的合金、一种或多种金属氧化物，所述一种或多种金属氧化物包含但不限于透明导电氧化物(tco)，包含但不限于三元组合物，如但不限于氧化氟锡(fto)、氧化铟锌(izo)和/或氧化铟锡(ito)和/或其组合和/或以不同比例的组合和/或所述材料在至少一层中的组合，其中所述材料中的任何一种或多种材料可以是但不限于薄膜。
88.第二电极
89.第二电极140沉积在至少一个半导电层130上。在一些非限制性实例中，第二电极140电耦接到电源15的端子和/或地面。在一些非限制性实例中，第二电极140通过至少一个驱动电路如此耦接，在一些非限制性实例中，所述驱动电路可以将至少一个tft结构200并入衬底110的背板20中。
90.在一些非限制性实例中，第二电极140可以包括阳极和/或阴极。在一些非限制性实例中，第二电极130是阴极。
91.在一些非限制性实例中，第二电极140可以通过在至少一个半导电层130(的一部分)之上沉积导电涂层830(在一些非限制性实例中，作为至少一个薄膜)来形成。在一些非限制性实例中，可以有多个第二电极140，所述第二电极以空间布置方式安置在至少一个半导电层130的侧面之上。
92.在一些非限制性实例中，所述至少一个第二电极140可以包括各种材料，包含但不限于一种或多种金属材料，包含但不限于mg、al、ca、zn、ag、cd、ba和/或yb和/或其组合，包含但不限于含有此类材料中的任何材料的合金、一种或多种金属氧化物，所述一种或多种金属氧化物包含但不限于tco，包含但不限于三元组合物，如但不限于fto、izo和/或ito，和/或其组合和/或不同比例的组合，和/或氧化锌(zno)和/或含有铟(in)和/或zn的其它氧化物，和/或其在至少一层中的组合，和/或一种或多种非金属材料，其中所述材料中的任何一种或多种材料可以是但不限于薄膜。
93.为了描述的简单起见，在本公开中，单个层中的多个元素的组合通过用冒号“:”分隔两个这样的元素来表示，而包括多层涂层中的多个层多个元素(的组合)通过用斜线“/”分隔两个这样的层来表示。在一些非限制性实例中，斜线之后的层可以沉积在斜线之前的层上。
94.在一些非限制性实例中，对于mg:ag合金，按体积计，这种合金组成的范围可以为约1:10到约10:1。
95.在一些非限制性实例中，第二电极140可以包括多个此类层和/或涂层。在一些非限制性实例中，此类层和/或涂层可以是彼此叠置的不同的层和/或涂层。
96.在一些非限制性实例中，第二电极140可以包括yb/ag双层涂层。在一些非限制性实例中，可以通过沉积yb涂层，然后沉积ag涂层来形成这种双层涂层。这种ag涂层的厚度可以大于yb涂层的厚度。
97.在一些非限制性实例中，第二电极140可以是包括至少一个金属层和/或至少一个氧化物层的多层电极140。
98.半导电层
99.在一些非限制性实例中，至少一个半导电层130可以包括多个层131、133、135、137、139，在一些非限制性实例中，这些层中的任何层可以以薄膜的形式、以堆叠配置的形式安置，所述层可以包含但不限于空穴注入层(hil)131、空穴传输层(htl)133、发射层(eml)135、电子传输层(etl)137和/或电子注入层(eil)139中的任何一种或多种。在本公开中，术语“半导电层”可以与“有机层”互换使用，因为oled装置100中的层131、133、135、137、139可以在一些非限制性实例中可以包括有机半导电材料。
100.相关领域的普通技术人员将容易理解，可以通过省略和/或组合半导体层131、133、135、137、139中的一个或多个半导体层和/或通过在半导电层130堆叠内的适当位置处引入一个或多个附加的层(未示出)来改变装置100的结构。
101.在一些非限制性实例中，作为非限制性实例，可以通过使主体材料掺杂有至少一种发射体材料来形成eml 135。在一些非限制性实例中，发射体材料可以是荧光发射体、磷光发射体、热活化延迟荧光(tadf)发射体和/或这些的多个任何组合。
102.在一些非限制性实例中，装置100可以是oled，其中至少一个半导电层130至少包括插置在导电薄膜电极120、140之间的eml 135，由此，当跨所述电极施加电势差时，空穴通过阳极注入到至少一个半导电层130中，并且电子通过阴极注入至少一个半导电层中，直到所述空穴和所述电子组合以形成被称为激子的结合态电子-空穴对。尤其是在eml 135中形成激子的情况下，激子可以通过辐射复合工艺衰变，在所述辐射复合工艺中会发射光子。
103.在一些非限制性实例中，激子可以通过非辐射工艺衰变，在所述非辐射工艺中光子不会被释放，这在eml 135中未形成激子的情况下尤其如此。
104.侧面
105.在一些非限制性实例中，包含在oled装置100包括照明面板的情况下，装置100的整个侧面可以对应于单个照明元件。因此，图1中所示出的基本上平坦的横截面轮廓可以基本上沿着装置100的整个侧面延伸，使得光子基本上沿着其整个侧向范围从装置100发射。在一些非限制性实例中，此类单个照明元件可以由装置100的单个驱动电路驱动。
106.在一些非限制性实例中，包含在oled装置100包括显示模块的情况下，装置100的侧面可以被细分为装置100的多个发射区域1910(图5)，其中在不限于图1所示出的发射区域1910中的每个发射区域内装置结构100的横截面当被激励时导致从其发射光子。
107.发射区域
108.在一些非限制性实例中，装置100的各个发射区域1910可以按侧向图案布置。在一些非限制性实例中，图案可以沿着第一侧面延伸。在一些非限制性实例中，图案还可以沿着第二侧面延伸，在一些非限制性实例中，所述第二侧面可以基本上垂直于第一侧面。在一些非限制性实例中，装置100的每个发射区域1910对应于单个显示像素。在一些非限制性实例中，每个像素发射给定波长光谱的光。在一些非限制性实例中，波长光谱对应于但不限于可
见光谱中的颜色。
109.在一些非限制性实例中，装置100的每个发射区域1910对应于显示像素的子像素。在一些非限制性实例中，多个子像素可以组合以形成或表示单个显示像素。
110.在一些非限制性实例中，单个显示像素可以由三个子像素表示。在一些非限制性实例中，所述三个子像素可以分别表示为r(红)子像素、g(绿)子像素和/或b(蓝)子像素。
111.在本公开中，像素的概念可以结合其至少一个子像素的概念来进行讨论。仅为了描述的简单起见，这种复合概念在本文中被称为“(子)像素”，并且该术语被理解为暗示像素和/或其至少一个子像素中的一个或两个，除非上下文另有说明。
112.在一些非限制性实例中，由给定子像素发射的光的发射光谱对应于通过表示子像素的颜色。在一些非限制性实例中，子像素与第一组其它子像素相关联以表示第一显示像素并且还与第二组其它子像素相关联以表示第二显示像素，使得所述第一显示像素和所述第二显示像素可以具有与其相关联的同一子像素。
113.子像素到显示像素的图案和/或组织继续发展。所有当前和未来的图案和/或组织都被认为落入本公开的范围内。
114.非发射区域
115.在一些非限制性实例中，装置100的各个发射区域1910在至少一个侧向方向上基本上被一个或多个非发射区域1920(图5)围绕和分隔，其中在不限于图1所示出的装置结构100的沿着横截面的结构和/或配置是变化的，以基本上抑制光子从其发射。在一些非限制性实例中，非发射区域1920包括在侧面基本上无发射区域1910的那些区域。
116.因此，如图2的横截面视图所示出的，至少一个半导电层130的各个层的侧向拓扑结构可以变化以限定被至少一个非发射区域1920围绕(至少在一个方向上)的至少一个发射区域1910。
117.在一些非限制性实例中，对应于单个显示(子)像素的发射区域1910可以被理解为具有在至少一个侧面上被具有侧面420的至少一个非发射区域1920围绕的侧面410。
118.现在将描述如应用于对应于oled显示器100的单个显示(子)像素的发射区域1910的装置100的横截面的实施方案的非限制性实例。虽然此类实施方案的特征被示出为特定于发射区域1910，但是相关领域的普通技术人员应当理解，在一些非限制性实例中，多于一个发射区域1910可以涵盖共同特征。
119.在一些非限制性实例中，第一电极120可以安置在装置100的暴露层表面111之上，在一些非限制性实例中，在发射区域1910的侧面410的至少一部分内。在一些非限制性实例中，至少在(子)像素的发射区域1910的侧面410内，在第一电极120沉积时，暴露层表面111可以包括构成对应于单个显示(子)像素的发射区域1910的驱动电路的各个tft结构200的tft绝缘层280。
120.在一些非限制性实例中，tft绝缘层280可以形成有穿过自身延伸的开口430以允许第一电极120电耦接到tft电极240、260、270之一，通过图2所示出的非限制性实例，所述电极包含但不限于tft漏极电极270。
121.在图2中，出于说明的简单性目的，仅示出了一个tft结构200，但是相关领域的普通技术人员应当理解，此类tft结构200表示包括驱动电路的此类多个结构。
122.在截面方面，在一些非限制性实例中，每个发射区域1910的配置可以通过引入至
少一个像素限定层(pdl)440来限定，所述像素限定层基本上贯穿周围非发射区域1920的侧面420。在一些非限制性实例中，pdl 440可以包括绝缘有机和/或无机材料。
123.在一些非限制性实例中，pdl 440基本上沉积在tft绝缘层280之上，但是如图所示，在一些非限制性实例中，pdl 440还可以在沉积的第一电极120的至少一部分和/或其外边缘之上延伸。
124.在一些非限制性实例中，如图2所示，pdl 440的横截面厚度和/或轮廓可以通过沿着周围非发射区域1920的侧面420与对应于(子)像素的周围发射区域1910的侧面410的边界的厚度不断增加的区域，为每个(子)像素的发射区域1910赋予基本上谷形的配置。
125.在一些非限制性实例中，pdl 440的轮廓可以具有超过此类谷形配置的减小的厚度，包含但不限于远离周围非发射区域1920的侧面420与被围绕的发射区域1910的侧面410之间的边界，在一些非限制性实例中，基本上很好地在此类非发射区域1920的侧面420内。
126.在一些非限制性实例中，至少一个半导电层130可以沉积在装置100的暴露层表面111之上，包含(子)像素的这种发射区域1910的侧面410的至少一部分。在一些非限制性实例中，至少在(子)像素的发射区域1910的侧面410内，在至少一个半导电层130(和/或其层131、133、135、137、139)沉积时，此类暴露层表面111可以包括第一电极120。
127.在一些非限制性实例中，第二电极140可以安置在装置100的暴露层表面111之上，包含(子)像素的发射区域1910的侧面410的至少一部分。在一些非限制性实例中，至少在(子)像素的发射区域1910的侧面410内，在第二电极130沉积时，此类暴露层表面111可以包括至少一个半导电层130。
128.在一些非限制性实例中，第二电极140也可以延伸超出(子)像素的发射区域1910的侧面410并且至少部分地位于周围非发射区域1920的侧面420内。在一些非限制性实例中，在沉积第二电极140时，此类周围非发射区域1920的此类暴露层表面111可以包括pdl 440。
129.在一些非限制性实例中，第二电极140可以延伸通过周围非发射区域1920的侧面420的基本上全部或大部分。
130.透射率
131.在一些非限制性实例中，可能令人期望的是使第一电极120和/或第二电极140中的一个或两个在一些非限制性实例中至少跨装置100的发射区域1910的侧面410的大部分是基本上是光子(或光)透射的(“透射的”)。在本公开中，包含但不限于电极120、140的此类透射元件、形成此类元件的材料和/或其性质可以包括基本上透射的(“透明的”)和/或在一些非限制性实例中部分透射的(“半透明的”)，在一些非限制性实例中在至少一个波长范围内的元件、材料和/或其性质。
132.在一些非限制性实例中，用于使第一电极120和/或第二电极140透射的机制是形成透射薄膜的这种电极120、140。
133.在一些非限制性实例中，薄膜中的导电涂层830可以展现出光透射特性，所述薄膜包含但不限于通过使金属，包含但不限于ag、mg、yb，的薄导电膜层沉积和/或通过使金属合金，包含但不限于mg:ag合金和/或yb:ag合金，的薄层沉积而形成的那些。在一些非限制性实例中，合金可以包括按体积计在约1:10到约10:1之间范围内的组合物。在一些非限制性实例中，电极120、140可以由导电涂层830的任何组合的多个薄导电膜层形成，所述导电涂
层中的任何一层或多层可以由tco、薄金属膜、薄金属合金膜和/或这些中的任何一个的任何组合组成。
134.在一些非限制性实例中，尤其是在此类薄导电膜的情况下，相对较薄的层厚度可以达到基本上数十nm，以有助于提高透射质量和用于oled装置100的有利光学性质(包含但不限于减少的微腔效应)。
135.在一些非限制性实例中，为了提高透射质量而减小电极120、140的厚度可能伴随着电极120、140的薄层电阻的增加。
136.在一些非限制性实例中，具有高薄层电阻的至少一个电极120、140的装置100在操作中当耦接到电源15时产生大的电流-电阻(ir)降。在一些非限制性实例中，可以通过增加电源15的电平(vdd)在某种程度上补偿这种ir降。然而，在一些非限制性实例中，对于至少一个(子)像素，增加电源15的电平以补偿由于高薄层电阻引起的ir降可能需要增加供应给其它组件的电压电平以维持装置100的有效操作。
137.在一些非限制性实例中，为了在不显著影响使电极120、140基本上透射的能力的情况下降低装置100的电源需求(通过采用tco、薄金属膜和/或薄金属合金膜的任何组合的至少一个薄膜层)，辅助电极1750和/或母线结构4150可以形成在装置100上以允许电流更有效地传送到装置100的各个发射区域，而同时降低透射电极120、140的薄层电阻和其相关联的ir降。
138.作为非限制性实例，可以使第二电极140是透射的。另一方面，在一些非限制性实例中，此类辅助电极1750和/或母线4150可以不是基本上透射的，但可以电耦接到第二电极140(包含但不限于，通过在其间沉积导电涂层830)，以降低第二电极140的有效薄层电阻。
139.在一些非限制性实例中，此类辅助电极1750可以定位和/或成形在侧面和/或横截面中的一个或两个中，以便不干扰从(子)像素的发射区域1910的侧面410发射光子。
140.在一些非限制性实例中，制造第一电极120和/或第二电极140的机制是为了跨其发射区域1910的侧面410的至少一部分(和/或在一些非限制性实例中，跨围绕所述电极的非发射区域1920的侧面420的至少一部分)按图案形成此类电极120、140。在一些非限制性实例中，可以采用此类机制以在侧面和/或横截面中的一个或两个中的位置和/或形状中形成辅助电极1750和/或母线4150，以便不干扰从(子)像素的发射区域1910的侧面410发生光子，如上文所讨论的。
141.在一些非限制性实例中，装置100可以被配置成使得其在由装置100发射的光子的光路中基本上无导电氧化物材料。作为非限制性实例，在对应于(子)像素的至少一个发射区域1910的侧面410中，在至少一个半导电层130之后沉积的层和/或涂层中的至少一个，包含但不限于第二电极130、nic 810和/或沉积在其上的任何其它层和/或涂层，可以基本上无任何导电氧化物材料。在一些非限制性实例中，基本上无任何导电氧化物材料可能会减少由装置100发射的光的吸收和/或反射。作为非限制性实例，导电氧化物材料(包含但不限于ito和/或izo)可以吸收至少可见光谱的b(蓝)区域中的光，这通常会降低装置100的效率和/或性能。
142.在一些非限制性实例中，可以采用这些和/或其它机制的组合。
143.此外，在一些非限制性实例中，除了使第一电极120、第二电极140、辅助电极1750和/或母线4150中的一个或多个至少跨对应于装置100的(子)像素的发射区域1910的侧面
410的大部分是基本上透射的，以便允许光子基本上跨其侧面410发射之外，可能令人期望的是，使装置100的非发射区域1920的侧面420中的至少一个侧面在底部方向和顶部方向上是基本上透射的，从而使装置100相对于入射在其外表面上的光是基本上透射的，使得除了在如本文所公开的装置100内部产生的光子的发射(顶部发射、底部发射和/或双面发射)之外，这种外部入射光的大部分可以透射穿过装置100。
144.导电涂层
145.在本公开中，术语“导电涂层”和“电极涂层”可以互换使用以指代相似的概念，并且在一些非限制性实例中，对在本文中在通过nic 810的选择性沉积被图案化的情况下的导电涂层830的引用可以适用于在通过图案化涂层的选择性沉积进行图案化的情况下的电极涂层。在一些非限制性实例中，对电极涂层的引用可以表示具有如本文所述的特定组成的涂层。
146.在一些非限制性实例中，导电涂层830包含zn、mg、yb、锂(li)、钙(ca)、铟(in)、ba、锰(mn)、ag、al、铜(cu)、金(au)、铁(fe)、钴(co)、镍(ni)、钯(pd)、铂(pt)、钇(y)和/或镧(la)。
147.在一些非限制性实例中，导电涂层830包含以下中的至少一种：ag、au、pt、cu和pd。在一些非限制性实例中，导电涂层830包含以下中的至少一种：fe、co和ni。在一些非限制性实例中，导电涂层830包含al。在一些非限制性实例中，导电涂层包含以下中的至少一种：li、ca、in、ba、mn、y和la。在一些非限制性实例中，导电涂层830包含以下中的至少一种：ag、mg、yb和zn。在一些非限制性实例中，导电涂层830包含ag、mg和/或yb。
148.在一些非限制性实例中，用于将导电涂层830沉积到暴露层表面111上的导电涂层材料831可以是基本上纯的元素。在一些另外的非限制性实例中，导电涂层830包含基本上纯的元素。在一些其它非限制性实例中，导电涂层830包含两种或更多种元素，所述两种或更多种元素可以例如以合金或混合物的形式提供。
149.在一些非限制性实例中，导电涂层830包含上述元素的一种或多种附加元素。这种附加元素的非限制性实例包含氧(o)、硫(s)、氮(n)和碳(c)。相关领域的普通技术人员将理解，这样的一种或多种附加元素可以被有意地，或者由于源材料、用于沉积的设备和/或真空室环境中存在这样的附加元素而以污染物的形式并入到导电涂层830中。在一些非限制性实例中，这样的附加元素可以与导电涂层830的元素一起形成化合物。
150.在一些非限制性实例中，根据各个实例的光电子装置中的导电涂层830包含ag。在一些非限制性实例中，导电涂层830包括基本上纯的ag。在一些非限制性实例中，导电涂层830包含代替ag和/或与ag组合的其它金属。在一些非限制性实例中，导电涂层830包含ag与一种或多种其它金属的合金。在一些非限制性实例中，导电涂层830包含ag与mg、yb和/或zn的合金。在一些非限制性实例中，这种合金可以是二元合金，所述二元合金的组成为约5体积％的ag到约95体积％的ag，其余部分为其它金属。在一些非限制性实例中，导电涂层830包含ag和mg。这种导电涂层830的非限制性实例包含组成为按体积计约1:10到约10:1的mg:ag合金。在一些非限制性实例中，导电涂层830包含ag和yb。这种导电涂层830的非限制性实例包含组成为按体积计约1:20到约10:1的yb:ag合金。在一些非限制性实例中，导电涂层830包含mg和yb，例如呈mg:yb合金的形式。在一些非限制性实例中，导电涂层830包含ag、mg和yb，例如呈ag:mg:yb合金的形式。
151.在一些非限制性实例中，导电涂层830包含具有彼此不同组成的两层或更多层。在一些非限制性实例中，导电涂层830的两层或更多层包含彼此不同的元素。此类导电涂层830的非限制性实例包含由以下形成的多层涂层：yb/ag、yb/mg、yb/mg:ag、mg/ag、yb/yb:ag、yb/ag/mg和/或yb/mg/ag。
152.在一些非限制性实例中，用于将导电涂层830沉积到暴露层表面111上的材料，包含但不限于mg，可以是基本上纯的。
153.图案化
154.作为前述的结果，可能令人期望的是，跨(子)像素的发射区域1910的侧面410和/或围绕发射区域1910的非发射区域1920的侧面420选择性地将装置特征以图案的形式沉积在装置100的前板10层的暴露层表面111上，所述装置特征包含但不限于以下中的至少一种：第一电极120、第二电极140、辅助电极1750和/或母线4150和/或与其电耦接的导电元件。在一些非限制性实例中，第一电极120、第二电极140、辅助电极1750和/或母线4150可以沉积在多个导电涂层830中的至少一个导电涂层中。
155.然而，采用如精细金属掩模(fmm)等阴影掩模可能是不可行的，在一些非限制性实例中，所述精细金属掩模可用于形成相对较小的特征，特征大小约为几十微米或更小，以实现导电涂层830的这种图案化，因为在一些非限制性实例中：
156.·
fmm可能会在沉积工艺期间变形，尤其是在高温下，如可能用于薄导电膜的沉积；
157.·
对fmm的机械(包含但不限于拉伸)强度和/或阴影效应的限制，尤其是在高温沉积工艺中，可能会对使用此类fmm可实现的特征的纵横比施加约束；
158.·
使用此类fmm可实现的图案的类型和数量可能因此受到约束，作为非限制性实例，fmm的每个部分都将得到物理支持，使得在一些非限制性实例中，一些图案可能不会可在单个处理阶段实现，包含作为非限制性实例，其中图案指定孤立特征；
159.·
此类fmm在高温沉积工艺期间可能展现出翘曲的趋势，在一些非限制性实例中，这可能会扭曲其中孔口的形状和位置，这可能会导致选择性沉积图案发生变化，性能和/或产率下降；
160.·
可以用于产生分布在装置100的整个表面上的重复结构的fmm可能需要在fmm中形成许多孔口，这可能会损害fmm的结构完整性；
161.·
在连续沉积中，尤其是在金属沉积工艺中，重复使用fmm可能会导致所沉积材料粘附到所述fmm上，这可能会混淆fmm的特征并且可能导致选择性沉积图案发生变化，性能和/或产率下降；
162.·
虽然可以定期清洁fmm以去除粘附的非金属材料，但此类清洁程序可能不适用于粘附的金属，即使如此，在一些非限制性实例中，其也可能是耗时和/或昂贵的；并且
163.·
无论任何此类清洁工艺如何，此类fmm的持续使用，尤其是在高温沉积工艺中，可能会使它们无法有效地产生期望的图案化，此时在复杂且昂贵的工艺中它们可能会被丢弃和/或替换。
164.成核抑制和/或促进性材料性质
165.在一些非限制性实例中，可用作或作为薄导电膜的多个层中的至少一层以形成装置特征(包含但不限于以下各项中的至少一个：第一电极120、第一电极140、辅助电极1750
和/或母线4150和/或与其电耦接的导电元件)的导电涂层830可对沉积在底层材料的暴露层表面111上表现出相对较低的亲和力，因此导电涂层830的沉积被抑制。
166.材料和/或其上沉积导电涂层830的其性质的相对亲和力或其缺乏可以分别称为“成核促进”和/或“成核抑制”。
167.在本公开中，“成核抑制”是指这样的涂层、材料和/或其层：其表面对其上的导电涂层830(的沉积)展现出相对较低的亲和力，使得导电涂层830在此类表面上的沉积得到抑制。
168.在本公开中，“成核促进”是指这样的涂层、材料和/或其层：其表面对其上的导电涂层830(的沉积)展现出相对较高的亲和力，使得导电涂层830在此类表面上的沉积得到促进。
169.这些术语中的术语“成核”是指薄膜形成工艺的成核阶段，其中气相中的单体冷凝到表面上以形成核。
170.不希望受特定理论的束缚，假设此类核的形状和大小以及此类核随后生长成岛并随后生长成薄膜可能取决于许多因素，包含但不限于蒸气、表面和/或凝聚膜核之间的界面张力。
171.在本公开中，这种亲和力可以以多种方式测量。
172.表面的成核抑制和/或成核促进性质的一种量度是表面对于给定导电材料，包含但不限于mg，的初始粘附概率s0。在本公开中，术语“粘附概率”和“粘附系数”可以互换使用。
173.一些非限制性实例中，粘附概率s可以通过以下给出：
[0174][0175]
其中n
吸附
是保留在暴露层表面111上(即，并入膜中)的吸附单体(“吸附原子”)的数量，并且n
总计
是表面上撞击单体的总数。粘附概率s等于1指示所有撞击表面的单体都被吸附，并且随后并入生长的膜中。粘附概率s等于0指示所有撞击表面的单体都被解吸，并且随后在表面上不形成膜。金属在各种表面上的粘附概率s可以使用各种测量粘附概率s的技术进行评价，包含但不限于如由以下描述的双石英晶体微天平(qcm)技术：walker等人,《物理化学杂志c(j.phys.chem.c)》2007,111,765(2006)。
[0176]
随着岛的密度增加(例如，增加平均膜厚度)，粘附概率s可能会改变。作为非限制性实例，低的初始粘附概率s0可能会随着平均膜厚度的增加而增加。这可以基于没有岛的表面的区域(作为非限制性实例，裸衬底110)与具有高密度岛的区域之间的粘附概率s的差异来理解。作为非限制性实例，撞击岛表面的单体可能具有接近1的粘附概率s。
[0177]
因此，初始粘附概率s0可以被指定为在任何相当大数量的临界核形成之前表面的粘附概率s。初始粘附概率s0的一种量度可以涉及在材料沉积的初始阶段材料表面的粘附概率s，其中跨整个表面的所沉积材料的平均厚度等于或低于阈值。在一些非限制性实例的描述中，初始粘附概率s0的阈值可以通过非限制性实例指定为1nm。平均粘附概率然后可以通过以下给出：
[0178]
[0179]
其中s
成核
是岛覆盖区域的粘附概率s，并且a
成核
是岛覆盖的衬底表面区域的百分比。
[0180]
图3中展示了吸附到底层材料(在图中，衬底110)的暴露层表面111上的吸附原子的能谱的实例。具体地，图3展示了对应于以下的示例定性能谱：吸附原子从局部低能位点逸出(610)；吸附原子在暴露层表面111上的扩散(620)；和吸附原子的解吸(630)。
[0181]
在610中，局部低能位点可以是底层材料的暴露层表面111上的任何位点，在所述暴露表面上吸附原子将出于较低能量。通常，成核位点可以包括暴露层表面111上的缺陷和/或异常，包含但不限于阶跃边缘、化学杂质、结合位点和/或扭结。一旦吸附原子被捕获在局部低能位点处，在一些非限制性实例中，通常在表面扩散发生之前可能存在能垒。在图3中此类能垒表示δe为611。在一些非限制性实例中，如果逃离局部低能位点的能垒δe 611足够大，所述位点可以作为成核位点。
[0182]
在620中，吸附原子可以在暴露层表面111上扩散。作为非限制性实例，在局部吸收物的情况下，吸附原子趋于在表面势能的最小值附近振荡并迁移到各个相邻位点直到吸附原子被解吸和/或并入到由吸附原子簇形成的生长的膜和/或生长的岛中为止。在图3中，与吸附原子表面扩散相关的活化能表示为e
s 621。
[0183]
在630中，与吸附原子从表面解吸相关的活化能表示为e
解吸
631。相关领域的普通技术人员应当理解，任何未被解吸的吸附原子可以保留在暴露层表面111上。作为非限制性实例，此类吸附原子可以在暴露层表面111上扩散，作为生长的膜和/或涂层的一部分并入，和/或成为在暴露层表面111上形成岛的吸附原子簇的一部分。
[0184]
基于图3所示的能谱610、620、630，可以假设展现出用于解吸的相对较低的活化能(e
解吸
631)和/或用于表面扩散的相对较高的活化能(e
s 631)的nic 810材料可能特别有利于在各种应用中使用。
[0185]
表面的成核抑制和/或成核促进性质的一种量度是给定导电材料在表面上的初始沉积速率相对于同一导电材料在参考表面上的初始沉积速率，其中两个表面都经受和/或暴露于导电材料的蒸发通量。
[0186]
在一些非限制性实例中，用于形成nic 810的合适材料可以包含展现出和/或特征在于对导电涂层830的材料的初始粘附概率s0为以下的那些：不大于和/或小于约0.3(或30％)、不大于和/或小于约0.2、不大于和/或小于约0.15、不大于和/或小于约0.1、不大于和/或小于约0.08、不大于和/或小于约0.05、不大于和/或小于约0.03、不大于和/或小于约0.02、不大于和/或小于约0.01、不大于和/或小于约0.008、不大于和/或小于约0.005、不大于和/或小于约0.003、不大于和/或小于约0.001、不大于和/或小于约0.0008、不大于和/或小于约0.0005和/或不大于和/或小于约0.0001。
[0187]
在一些非限制性实例中，用于形成nic 810的合适材料包含展现出和/或特征在于具有对导电涂层830的材料的初始粘附概率s0为以下的那些：介于约0.15与约0.0001之间、介于约0.1与约0.0003之间、介于约0.08与约0.0005之间、介于约0.08与约0.0008之间、介于约0.05与约0.001之间、介于约0.03与约0.005之间、介于约0.03与约0.008之间、介于约0.03与约0.01之间、介于约0.02与约0.0001之间、介于约0.02与约0.0003之间、介于约0.02与约0.0005之间、介于约0.02与约0.0008之间、介于约0.02与约0.0005之间、介于约0.02与约0.0008之间、介于约0.02与约0.001之间、介于约0.02与约0.005之间、介于约0.02与约0.008之间、介于约0.02与约0.01之间、介于约0.01与约0.0001之间、介于约0.01与约
0.0003之间、介于约0.01与约0.0005之间、介于约0.01与约0.0008之间、介于约0.01与约0.001之间、介于约0.01与约0.005之间、介于约0.01与约0.008之间、介于约0.008与约0.0001之间、介于约0.008与约0.0003之间、介于约0.008与约0.0005之间、介于约0.008与约0.0008之间、介于约0.008与约0.001之间、介于约0.008与约0.005之间、介于约0.005与约0.0001之间、介于约0.005与约0.0003之间、介于约0.005与约0.0005之间、介于约0.005与约0.0008和/或介于约0.005与约0.001之间。
[0188]
在一些非限制性实例中，用于形成nic 810的合适材料包含展现出和/或特征在于具有对两种或更多种不同元素的初始粘附概率s0为阈值或者低于阈值的那些。在一些非限制性实例中，nic 810展现出对选自以下的两种或更多种元素的s0为阈值或低于阈值：ag、mg、yb、cd和zn。在一些另外的非限制性实例中，nic 810展现出对选自以下的两种或更多种元素的s0为阈值或低于阈值：ag、mg和yb。在一些非限制性实例中，阈值可以为约0.3、约0.2、约0.18、约0.15、约0.13、约0.1、约0.08、约0.05、约0.03、约0.02、约0.01、约0.08、约0.005、约0.003或约0.001。
[0189]
用于影响成核抑制和/或促进性材料性质的选择性涂层
[0190]
在一些非限制性实例中，一个或多个选择性涂层可以选择性地沉积在待呈现的底层材料的暴露层表面111的用于将薄膜导电涂层830沉积在其上至少第一部分1001(图4)。这种选择性涂层具有相对于导电涂层830的与底层材料的暴露层表面111的性质不同的成核抑制性质(和/或相反地成核促进性质)。在一些非限制性实例中，可能存在底层材料的暴露层表面111的此类选择性涂层未沉积其上的第二部分1002(图4)。
[0191]
这种选择性涂层可以是nic 810和/或成核促进涂层(npc)。
[0192]
在本公开中，术语“nic”和“图案化涂层”可以互换使用以指代类似的概念，并且在一些非限制性实例中，对本文中的在选择性沉积以使导电涂层830图案化的情况下的nic 810的引用可以适用于在选择性沉积以使电极涂层图案化的情况下的图案化涂层。在一些非限制性实例中，对图案化涂层的引用可以表示具有如本文所述的特定组成的涂层。
[0193]
相关领域的普通技术人员应当理解，在一些非限制性实例中，此类选择性涂层的使用可以促进和/或允许在将导电涂层830沉积的阶段期间无需采用fmm的情况下导电涂层830的选择性沉积。
[0194]
在一些非限制性实例中，导电涂层830的这种选择性沉积可以是按图案的。在一些非限制性实例中，此类图案可以促进在(子)像素的一个或多个发射区域1910的侧面410内和/或在一些非限制性实例中可以围绕此类发射区域1910的一个或多个非发射区域1920的侧面420内提供和/或增加装置100的顶部和/或底部中的至少一个的透射率。
[0195]
在一些非限制性实例中，导电涂层830可以沉积在装置100的导电结构上和/或在一些非限制性实例中，形成所述导电结构的层，所述导电结构在一些非限制性实例中可以是用于充当阳极和/或阴极之一的第一电极120和/或第二电极140，和/或用于支撑所述导电结构的电导率的辅助电极1750和/或母线4150和/或在一些非限制性实例中可以电耦接到其上。
[0196]
在一些非限制性实例中，给定导电涂层830的nic 810可以指具有对于蒸气形式的导电涂层830展现出相对较低的初始粘附概率s0，使得导电涂层830在暴露层表面111上的沉积得到抑制的表面的涂层。因此，在一些非限制性实例中，nic 810的选择性沉积可以降
低呈现用于在其上沉积导电涂层830的(nic 810的)暴露层表面111的初始粘附概率s0。
[0197]
在一些非限制性实例中，给定导电涂层830的npc可以指具有暴露层表面111的涂层，所述暴露层表面对于蒸气形式的导电涂层830展现出相对较高的初始粘附概率s0，使得导电涂层830在暴露层表面111上的沉积得到促进。因此，在一些非限制性实例中，npc的选择性沉积可以增加暴露层表面111的呈现以用于使导电涂层830在其上沉积的(npc的)初始粘附概率s0。
[0198]
当选择性涂层为nic 810时，底层材料的暴露层表面111的nic 810沉积在其上的第一部分1001之后将呈现(nic 810的)经处理表面，所述经处理表面的成核抑制性质已增加或可替代地，所述经处理表面的成核促进性质已降低(在任一情况下，沉积在第一部分1001上的nic 810的表面)，使得相对于底层材料的暴露层表面111的nic 810沉积在其上的第一部分，其对于导电涂层830在其上的沉积的亲和力降低。相比之下，此类nic 810没有沉积在其上的第二部分1002将继续呈现(底层衬底110的)暴露层表面111，所述暴露层表面的成核抑制性质或可替代地，所述暴露层表面的成核促进性质(在任一情况下，基本上无选择性涂层的底层衬底110的暴露层表面111)对于导电涂层830在其上的沉积的亲和力基本上没有改变。
[0199]
当选择性涂层为npc时，底层材料的暴露层表面111的npc沉积在其上的第一部分1001之后将呈现(npc的)经处理表面，所述经处理表面的成核抑制性质已降低或可替代地，所述经处理表面的成核促进性质已增加(在任一情况下，沉积在第一部分1001上的npc的表面)，使得相对于底层材料的暴露层表面111的npc已沉积在其上的第二部分，所述经处理表面对于导电涂层830在其上的沉积的亲和力增加。相比之下，此类npc没有在其上沉积的第二部分1002将继续呈现(底层衬底110的)暴露层表面111，所述暴露层表面的成核抑制性质或可替代地，所述暴露层表面的成核促进性质(在任一情况下，基本上无npc的底层衬底110的暴露层表面111)对于导电涂层830在其上的沉积的亲和力基本上没有改变。
[0200]
在一些非限制性实例中，nic 810和npc两者都可以选择性地沉积在底层材料的暴露层表面111的相应第一部分1001和npc部分上，以分别改变暴露层表面111的待呈现以用于使导电涂层830沉积在其上的成核抑制性质(和/或相反地，成核促进性质)。在一些非限制性实例中，可能存在底层材料的暴露层表面111的选择性涂层没有在其上沉积的第二部分1002，使得待呈现以用于使导电涂层830在其上沉积的成核抑制性质(和/或相反地，其成核促进性质)基本上没有改变。
[0201]
在一些非限制性实例中，第一部分1001和npc部分可以重叠，使得nic 810和/或npc的第一涂层可以选择性地沉积在此类重叠区域中的底层材料的暴露层表面111上，并且nic810和/或npc的第二涂层可以选择性地沉积在第一涂层的经处理的暴露层表面111上。在一些非限制性实例中，第一涂层是nic 810。在一些非限制性实例中，第一涂层是npc。
[0202]
在一些非限制性实例中，选择性涂层已进行的第一部分1001(和/或npc部分)可以包括已去除了所沉积的选择性涂层710以呈现底层材料的未覆盖表面以使导电涂层830沉积在其上，使得待呈现以用于使导电涂层830沉积在其上的成核抑制性质(和/或相反地，其成核促进性质)基本上没有改变的去除区域。
[0203]
在一些非限制性实例中，底层材料可以是选自衬底110的至少一层和/或前板10层中的至少一层，包含但不限于第一电极120、第二电极140、至少一个半导电层130(和/或其
层中的至少一个层)和/或这些中的任何一个的任何组合。
[0204]
在一些非限制性实例中，导电涂层830可以具有特定的材料性质。在一些非限制性实例中，导电涂层830可以包括mg，无论是单独的还是以化合物和/或合金的形式。
[0205]
作为非限制性实例，由于mg在一些有机表面上的低粘附概率s，纯和/或基本上纯的mg可能不容易沉积到一些有机表面上。
[0206]
选择性涂层的沉积
[0207]
在一些非限制性实例中，可以使用多种技术对包括选择性涂层的薄膜进行选择性沉积和/或处理，所述技术包含但不限于蒸发(包含但不限于热蒸发和/或电子束蒸发)、光刻法、打印(包含但不限于喷墨和/或蒸气喷射打印、卷到卷打印和/或微接触转移打印)、pvd(包含但不限于溅射)、cvd(包含但不限于pecvd和/或ovpd)、激光退火、liti图案化、ald、涂覆(包含但不限于旋涂、浸涂、线涂和/或喷涂)和/或其组合。
[0208]
相关领域的普通技术人员应当理解，与fmm的特征大小相反，开放式掩模的特征大小通常与正在制造的装置100的大小相当。在一些非限制性实例中，此类开放式掩模可以具有通常对应于装置100的大小的孔口，在一些非限制性实例中，对于微型显示器，所述大小可以对应但不限于约1英寸，对于移动显示器约4-6英寸和/或对于膝上型和/或平板显示器约8-17英寸，以便在制造期间掩蔽此类装置100的边缘。在一些非限制性实例中，开放式掩模的特征大小可以为约1cm和/或更大的量级。在一些非限制性实例中，形成在开放式掩模中的孔口在一些非限制性实例中可以被大小设定为涵盖多个发射区域1910的侧面410，每个发射区域对应于(子)像素和/或周围和/或周围和/或中间非发射区域1920的侧面420。
[0209]
相关领域的普通技术人员应当理解，在一些非限制性实例中，如果需要，可以省略开放式掩模的使用。在一些非限制性实例中，可以可替代地在不使用开放式掩模的情况下进行本文所描述的开放式掩模沉积工艺，使得整个暴露层表面111可以暴露。
[0210]
在不采用导电涂层830沉积工艺内的fmm的情况下，可以采用至少一个导电涂层830的选择性沉积的各种组合以形成装置特征，所述装置特征包含但不限于图案化电极120、140、1750、4150和/或与其电耦接的导电元件。在一些非限制性实例中，此类图案化可以允许和/或增强装置100的透射率。
[0211]
在一些非限制性实例中，可以在装置100的制造过程期间多次施涂可以是nic 810和/或npc的选择性涂层，以使多个电极120、140、1750、4150和/或其各个层和/或与其电耦接的导电涂层830的装置特征图案化。
[0212]
在一些非限制性实例中，如nic 810等选择性涂层和其后沉积的导电涂层830的厚度可以根据各种参数而变化，包含但不限于期望的应用和期望的性能特性。在一些非限制性实例中，nic 810的厚度可以与此后沉积的导电涂层830的厚度相当和/或显著小于其厚度。使用相对较薄的nic 810来实现其后沉积的导电涂层的选择性图案化可能适合于提供柔性装置100，包含但不限于pmoled装置。在一些非限制性实例中，相对较薄的nic 810可以提供屏障涂层或其它薄膜包封(tfe)层可以沉积在其上的相对平坦的表面。在一些非限制性实例中，提供用于施涂屏障涂层的此类相对平坦的表面可以增加屏障涂层与此类表面的粘附。
[0213]
现在转到图4，示出了图1所示的装置100的示例版本1000，但其具有本文所描述的几个额外的沉积步骤。
[0214]
装置1000示出了底层材料的暴露层表面111的侧面。侧面包括第一部分1001和第二部分1002。在第一部分1001中，nic 810安置在暴露层表面111上。然而，在第二部分1002中，暴露层表面111基本上无nic 810。
[0215]
在跨第一部分1001选择性沉积nic 810之后，在一些非限制性实例中，使用开放式掩模和/或无掩模沉积工艺将导电涂层830沉积在装置1000上，但仍然基本上仅在第二部分1002内，所述第二部分基本上无nic 810。
[0216]
尽管在一些非限制性实例中将nic 810的表面描述为基本上无用于形成导电涂层830的材料，但在一些非限制性实例中，nic 810的表面并非基本上无用于形成导电涂层830的材料，但是然而不相当于导电涂层830的封闭或涂层膜。
[0217]
相反，在一些非限制性实例中，用于形成导电涂层830的材料的撞击在nic 810的表面上的一些蒸气单体可以凝结以在其上形成小簇或岛。然而，在保持不阻碍的情况下可能导致可能形成用于在nic 810的表面上形成导电涂层的材料的基本上封闭的涂层膜的这种簇或岛的大量生长由于nic 810的一个或多个性质和/或特征而受到抑制。
[0218]
因此，在一些非限制性实例中，nic 810的表面可以具有沉积在其上的导电涂层830的材料的不连续涂层(未示出)。
[0219]
在一些非限制性实例中，这种不连续涂层是包括多个离散岛的薄膜涂层。在一些非限制性实例中，岛中的至少一些岛彼此断开连接。换言之，在一些非限制性实例中，不连续涂层可以包括彼此物理分离的特征，使得不连续涂层不形成包括封闭膜或涂层膜的连续层。
[0220]
因此，在一些非限制性实例中，nic 810的表面基本上无导电涂层的封闭膜。
[0221]
nic 810在第一部分1001内提供具有相对较低的初始粘附概率s0的表面，用于导电涂层830，并且对于导电涂层830，所述初始粘附概率基本上小于第二部分1002内的装置1000的底层材料的暴露层表面111的初始粘附概率s0。
[0222]
因此，第一部分1001基本上无导电涂层830。
[0223]
以这种方式，可以选择性地沉积nic 810，包含使用阴影掩模，以允许沉积导电涂层830，包含但不限于使用开放式掩模和/或无掩模沉积工艺，以便形成装置特征，所述装置特征包含但不限于以下各项中的至少一个：第一电极120、第二电极140、辅助电极1750、母线4150和/或其至少一个层，和/或与其电耦接的导电元件。
[0224]
辅助电极
[0225]
在一些非限制性实例中，第二电极140可以包括公共电极，并且辅助电极1750可以以图案形式在一些非限制性实例中沉积在第二电极140上方和/或在一些非限制性实例中沉积在第二电极下方，并且与所述第二电极电耦接。在一些非限制性实例中，用于此类辅助电极1750的图案可以使得间隔开的区域基本上位于围绕对应于(子)像素的发射区域1910的侧面410的非发射区域1920的侧面420内。在一些非限制性实例中，用于此类辅助电极1750的图案可以使得其细长的间隔开的区域基本上位于对应于(子)像素的发射区域1910的侧面410和/或围绕所述发射区域的非发射区域1920的侧面420内。
[0226]
辅助电极1750是导电的。在一些非限制性实例中，辅助电极1750可以由至少一种金属和/或金属氧化物形成。这种金属的非限制性实例包含cu、al、钼(mo)和/或ag。作为非限制性实例，辅助电极1750可以包括多层金属结构，包含但不限于由mo/al/mo形成的多层
金属结构。这种金属氧化物的非限制性实例包含ito、zno、izo和/或其它含有in和/或zn的氧化物。在一些非限制性实例中，辅助电极1750可以包括由至少一种金属和至少一种金属氧化物的组合形成的多层结构，所述组合包含但不限于ag/ito、mo/ito、ito/ag/ito和/或ito/mo/ito。在一些非限制性实例中，辅助电极1750包括多种这样的导电材料。
[0227]
去除选择性涂层
[0228]
在一些非限制性实例中，可以在沉积导电涂层830之后去除nic 810，使得由nic 810覆盖的底层材料的先前暴露层表面111的至少一部分可以再次暴露。在一些非限制性实例中，可以通过蚀刻和/或溶解nic 810和/或通过采用基本上不影响或腐蚀导电涂层830的等离子体和/或溶剂处理技术来选择性地去除nic 810。
[0229]
在一些非限制性实例中，在将nic 810选择性地沉积在底层材料，包括但不限于衬底110，的暴露层表面111的第一部分上之后，可以将导电涂层830沉积在底层材料的暴露层表面111上，即沉积在nic 810先前沉积的nic 810的暴露层表面111上以及nic 810先前未沉积的衬底110的暴露层表面111上。
[0230]
由于安置有nic 810的第一部分的成核抑制性质，安置在其上的导电涂层830趋于不保留，从而导致导电涂层830的选择性沉积图案，所述图案对应于第二部分，从而使第一部分基本上无导电涂层。
[0231]
此后，从衬底110的暴露层表面111的第一部分去除nic 810，使得先前沉积的导电涂层830保留在衬底110上，并且衬底110的nic 810先前已沉积在其上的区域现在暴露或未覆盖。
[0232]
在一些非限制性实例中，nic 810的去除可以通过将装置暴露于与nic 810反应和/或蚀刻掉所述nic而不会显著影响导电涂层830的溶剂和/或等离子体来实现。
[0233]
在一些非限制性实例中，tft结构200和第一电极120在横截面中可以定位在与其对应的(子)像素下方，并且与辅助电极1750一起位于透射区域之外。因此，这些组件不会使光衰减或阻碍光透射穿过透射区域。在一些非限制性实例中，此类布置允许观看者从典型观看距离观看装置以在一些非限制性实例中，当所有(子)像素不发射时透视装置，从而形成透明的amoled装置。
[0234]
相关领域的普通技术人员将理解，在一些非限制性实例中，pdl 440可以具有减小的厚度，包含但不限于，通过在其中形成孔以进一步促进光透射穿过透射区域，所述孔在一些非限制性实例中与针对发射区域1910限定的孔并无不同。
[0235]
分区和凹部
[0236]
转到图5，示出了装置100的示例版本3200的横截面视图。装置3200包括具有层表面111的衬底110。衬底110包括至少一个tft结构200。作为非限制性实例，在一些非限制性实例中，如本文所述，至少一个tft结构200可以通过在制造衬底110时沉积和图案化一系列薄膜来形成。
[0237]
在侧面，装置3200包括具有相关联的侧面410的发射区域1910和至少一个相邻的非发射区域1920，每个非发射区域都具有相关联的侧面420。发射区域1910中的衬底110的层表面111设置有第一电极120，其电耦接到至少一个tft结构200。pdl 440设置在层表面111上，使得pdl 440覆盖层表面111以及第一电极120的至少一个边缘和/或周边。在一些非限制性实例中，pdl 440可以设置在非发射区域1920的侧面420中。pdl 440限定提供开口的
谷形配置，所述开口通常对应于发射区域1910的侧面410，通过所述开口可以暴露第一电极120的层表面。在一些非限制性实例中，装置3200可以包括由pdl 400限定的多个这样的开口，每个开口可以对应于装置3200的(子)像素区域。
[0238]
如图所示，在一些非限制性实例中，分区3221设置在非发射区域1920的侧面420中的层表面111上，并且如本文所述，限定遮蔽区域3065，如凹部3222。在一些非限制性实例中，凹部3222可以由分区3221的下部区段3323(图6a)的边缘相对于分区3221的上部区段3324(图6a)的边缘凹陷、交错和/或偏移而形成，所述分区重叠和/或突出到凹部3222之外。
[0239]
在一些非限制性实例中，发射区域1910的侧面410包括安置在第一电极120之上的至少一个半导电层130、安置在所述至少一个半导电层130之上的第二电极140，以及安置在第二电极140之上的nic 810。在一些非限制性实例中，至少一个半导电层130、第二电极140和nic 810可以侧向延伸以至少覆盖至少一个相邻的非发射区域1920的一部分的侧面420。在一些非限制性实例中，如图所示，至少一个半导电层130、第二电极140和nic 810可以安置在至少一个pdl 440的至少一部分上以及分区3221的至少一部分上。因此，如图所示，发射区域1910的侧面410、至少一个相邻非发射区域1920的一部分的侧面420和至少一个pdl440的一部分以及分区3221的至少一部分在一起可以构成第一部分，其中第二电极140位于nic 810和至少一个半导电层130之间。
[0240]
辅助电极1750被安置成靠近凹部3221和/或位于凹部内，并且导电涂层830被布置成将辅助电极1650电耦接到第二电极140。因此，如图所示，凹部3221可以包括第二部分，其中导电涂层830安置在层表面111上。
[0241]
现在描述用于制造装置3200的方法的非限制性实例。
[0242]
在一个阶段中，所述方法提供衬底110和至少一个tft结构200。在一些非限制性实例中，用于形成至少一个半导电层130的材料中的至少一些材料可以使用开放式掩模和/或无掩模沉积工艺进行沉积，使得材料沉积在发射区域1910的侧面410和/或至少一个非发射区域1920的至少一部分的侧面420中和/或跨所述侧面沉积。相关领域的普通技术人员将理解，在一些非限制性实例中，以减少对图案化沉积的任何依赖的方式沉积至少一个半导电层130可能是合适的，这在一些非限制性实例中是使用fmm执行的。
[0243]
在一个阶段中，所述方法在至少一个半导电层130之上沉积第二电极140。在一些非限制性实例中，可以使用开放式掩模和/或无掩模沉积工艺来沉积第二电极140。在一些非限制性实例中，第二电极140可以通过以下步骤来沉积：使安置在发射区域1910的侧面410和/或至少一个非发射区域1920的至少一部分的侧面420中的至少一个半导电层130的暴露层表面111经受用于形成第二电极130的材料的蒸发通量。
[0244]
在一个阶段中，所述方法在第二电极140上沉积nic 810。在一些非限制性实例中，可以使用开放式掩模和/或无掩模沉积工艺来沉积nic 810。在一些非限制性实例中，nic 810可以通过以下步骤来沉积：使安置在发射区域1910的侧面410和/或至少一个非发射区域1920的至少一部分的侧面420中的第二电极140的暴露层表面111经受用于形成nic 810的材料的蒸发通量。
[0245]
如图所示，凹部3222基本上没有nic 810或未被所述nic覆盖。在一些非限制性实例中，这可以通过以下步骤来实现：通过分区3221在其侧面掩蔽凹部3222，使得基本上防止用于形成nic 810的材料的蒸发通量入射到层表面111的这种凹部部分上。因此，在此类实
例中，层表面111的凹部3222基本上无nic 810。作为非限制性实例，分区3221的侧向突出部分可以在分区3221的基部处限定凹部3222。在此类实例中，限定凹部3222的分区3221的至少一个表面也可以基本上无nic 810。
[0246]
在一个阶段中，在一些非限制性实例中，在提供nic 810之后，所述方法在装置3200上沉积导电涂层830。在一些非限制性实例中，可以使用开放式掩模和/或无掩模沉积工艺来沉积导电涂层830。在一些非限制性实例中，可以通过使装置3200经受用于形成导电涂层830的材料的蒸发通量来沉积导电涂层830。作为非限制性实例，导电涂层830材料的来源(未示出)可用于将用于形成导电涂层830的材料的蒸发通量导向装置3200，使得蒸发通量入射在该表面上。然而，在一些非限制性实例中，安置在发射区域1910的侧面410和/或非发射区域1920中的至少一个非发射区域的至少一部分的侧面420中的nic 810的表面展现出对导电涂层830相对较低的初始粘附系数s0，导电涂层830可以选择性地沉积到第二部分上，包含但不限于装置3200的凹陷部分，在所述凹陷部分中不存在nic 810。
[0247]
在一些非限制性实例中，用于形成导电涂层830的材料的蒸发通量的至少一部分可以相对于层表面111的侧向平面以非法线角度被引导。作为非限制性实例，蒸发通量的至少一部分可以以相对于层表面111的这种侧向平面小于90
°
、小于约85
°
、小于约80
°
、小于约75
°
、小于约70
°
、小于约60
°
和/或小于约50
°
的入射角入射到装置3200上。通过引导用于形成导电涂层830的材料的蒸发通量，包含其以非法线角度入射的至少一部分，凹部3222的和/或凹部中的至少一个表面可以暴露于这种蒸发通量。
[0248]
在一些非限制性实例中，由于分区3221的存在，这种蒸发通量被阻止入射到凹部3222的和/或凹部中的至少一个表面上的可能性可能会降低，因为这种蒸发通量的至少一部分可以以非法线入射角流动。
[0249]
在一些非限制性实例中，这种蒸发通量的至少一部分可以是非准直的。在一些非限制性实例中，这种蒸发通量的至少一部分可以由蒸发源产生，所述蒸发源是点源、线性源和/或表面源。
[0250]
在一些非限制性实例中，装置3200可在导电涂层830的沉积期间移位。作为非限制性实例，装置3200和/或其衬底110和/或沉积在其上的任何层可在侧面和/或在基本平行于截面方面的方面经受有角度的位移。
[0251]
在一些非限制性实例中，装置3200可以在经受蒸发通量的同时围绕基本上垂直于层表面111的侧面的轴线旋转。
[0252]
在一些非限制性实例中，这种蒸发通量的至少一部分可以在基本上垂直于表面的侧面的方向上被导向装置3200的层表面111。
[0253]
不希望受特定理论的束缚，假设由于吸附到nic 810表面上的吸附原子的侧向迁移和/或解吸，用于形成导电涂层830的材料仍然可以沉积在凹部3222内。在一些非限制性实例中，假设吸附到nic 810的表面上的任何吸附原子可能趋于从此表面迁移和/或解吸，这是由于用于形成稳定核的表面的不利热力学性质造成的。在一些非限制性实例中，假设从这种表面迁移和/或解吸的吸附原子中的至少一些吸附原子可以重新沉积到凹部3222中的表面上以形成导电涂层830。
[0254]
在一些非限制性实例中，导电涂层830可以形成为使得导电涂层830电耦接到辅助电极1750和第二电极140二者。在一些非限制性实例中，导电涂层830与辅助电极1750和/或
第二电极140中的至少一个物理接触。在一些非限制性实例中，中间层可以存在于导电涂层830和辅助电极1750和/或第二电极140中的至少一个之间。然而，在此类实例中，这种中间层可以基本上不阻止导电涂层830电耦接到辅助电极1750和/或第二电极140中的至少一个。在一些非限制性实例中，这种中间层可以相对较薄并且允许通过其进行电耦接。在一些非限制性实例中，导电涂层830的薄层可以等于和/或小于第二电极140的薄层电阻。
[0255]
如图5所示，凹部3222基本上无第二电极140。在一些非限制性实例中，在第二电极140的沉积期间，凹部3222被分区3221掩蔽，使得用于形成第二电极140的材料的蒸发通量基本上被阻止入射到凹部3222的和/或凹部中的至少一个表面上。在一些非限制性实例中，用于形成第二电极140的材料的蒸发通量的至少一部分入射到凹部3222的和/或凹部中的至少一个表面上，使得第二电极140延伸以覆盖凹部3222的至少一部分。
[0256]
在一些非限制性实例中，可以将辅助电极1750、导电涂层830和/或分区3221选择性地设置在显示面板的某些区域中。在一些非限制性实例中，这些特征中的任一个可以设置在这种显示面板的一个或多个边缘处和/或靠近所述一个或多个边缘设置，用于将前板10的至少一个元件(包含但不限于第二电极140)电耦接至背板20的至少一个元件。在一些非限制性实例中，在此类边缘处和/或靠近此类边缘设置此类特征可以促进从位于此类边缘处和/或靠近此类边缘的辅助电极1750向第二电极140供应和分配电流。在一些非限制性实例中，这种配置可以有助于减小显示面板的边框大小。
[0257]
在一些实施例中，可以从此类显示面板的某些区域中省略辅助辅助电极1750、导电涂层830和/或分区3221。在一些非限制性实例中，此类特征可以从显示面板的部分中省略，包含但不限于，其中除了在其至少一个边缘处和/或靠近其至少一个边缘之外，将提供相对较高的像素密度。
[0258]
图6a示出了在邻近分区3221的区域中以及在至少一个半导电层130沉积之前的阶段处的装置3200的片段。在一些非限制性实例中，分区3221包括下部区段3323和上部区段3324，其中上部区段3324突出在下部区段3323之上，以形成凹部3222，其中下部区段3323相对于上部区段3324侧向凹陷。作为非限制性实例，凹部3222可以形成为使得其基本上侧向延伸到分区3221中。在一些非限制性实例中，凹部3221可以对应于在由上部区段3324限定的顶板3325、下部区段3323的侧部3326和底板3327之间限定的空间，所述底板对应于衬底110的层表面111。在一些非限制性实例中，上部区段3324包括成角度区段3328。通过非限制性实例，成角度区段3328可以由基本上不平行于层表面111的侧向平面的表面提供。作为非限制性实例，成角度区段可以从基本上垂直于层表面111的轴线倾斜和/或偏移角度θ
p
。唇缘3329也由上部区段3324提供。在一些非限制性实例中，唇缘3329可以设置在凹部3222的开口处或附近。作为非限制性实例，唇缘3329可以设置在成角度区段3328和顶板3325的接合处。在一些非限制性实例中，上部区段3324、侧部3326和底板3327中的至少一个可以是导电的，以形成辅助电极1750的至少一部分。
[0259]
在一些非限制性实例中，角度θ
p
，表示上部区段3324的成角度区段3328从轴线倾斜和/或偏移的角度，可以小于或等于约60
°
。作为非限制性实例，所述角度可以小于或等于约50
°
、小于或等于约45
°
、小于或等于约40
°
、小于或等于约30
°
、小于或等于约25
°
、小于或等于约20
°
、小于或等于约15
°
和/或小于或等于约10
°
。在一些非限制性实例中，所述角度可以介于约60
°
和约25
°
之间、介于约60
°
和约30
°
之间和/或介于约50
°
和约30
°
之间。不希望受
任何特定理论的束缚，可以假设提供成角度区段3328可以抑制用于形成nic 810的材料在唇缘3329处或附近的沉积，以便促进用于形成导电涂层830的材料在唇缘3229处或附近的沉积。
[0260]
图6b-6p示出了在导电涂层830沉积的阶段之后，图6a中示出的装置3200的片段的各个非限制性实例。在图6b-6p中，为了说明的简单性起见，并非总是示出图6a中描述的分区3221和/或凹部3222的所有特征并且省略了辅助电极1750，但是相关领域的普通技术人员将理解，此类特征和/或辅助电极1750在一些非限制性实例中仍然可以存在。相关领域的普通技术人员将理解，辅助电极1750可以存在于图6b-6p的任何实例中，以任何形式和/或处于任何位置，包含但不限于本文所述的图7a-7g的任何实例中所示出的形式和/或位置。
[0261]
在这些图中，分区装置堆叠3310被示出为包括至少一个半导电层130、第二电极140和沉积在上部区段3324上的nic 810。
[0262]
在这些图中，装置堆叠3311被示出为包括至少一个半导电层130、第二电极140和沉积在衬底100上，超出分区3221和凹部3222的nic 810。根据与图5比较，可以看出，在一些非限制性实例中，装置堆叠3311可以对应于半导体层130、第二电极140和nic 810，因为其在唇缘3329处和/或靠近唇缘接近凹部3221。在一些非限制性实例中，当使用开放掩模和/或无掩模沉积工艺来沉积装置堆叠3311的各种材料时，可以形成分区装置堆叠3310。
[0263]
在图6b所示的非限制性实例3300b中，导电涂层830被基本上限制到凹部3222和/或基本上填充所述凹部。因此，在一些非限制性实例中，导电涂层830可以与顶板3325、侧部3326和底板3327物理接触，并因此电耦接到辅助电极1750。
[0264]
不希望受任何特定理论的束缚，可以假设基本上填充凹部3222可以降低在装置3200的制造期间任何不希望的物质(包含但不限于气体)被困在凹部3222内的可能性。
[0265]
在一些非限制性实例中，耦接和/或接触区域(cr)可以对应于装置3200的区域，其中导电涂层830与装置堆叠3311物理接触，以将第二电极140与导电涂层830电耦接。在一些非限制性实例中，cr从装置堆叠3311的靠近分区3221的边缘延伸约50nm到约1500nm。作为非限制性实例，cr可以在约50nm与约1000nm之间、约100nm与约500nm之间、约100nm与约350nm之间、约100nm与约300nm之间、约150nm与约300nm之间和/或约100nm与约200nm之间延伸。在一些非限制性实例中，cr可以以这样的距离基本上侧向地远离装置堆叠3311的边缘侵入所述装置堆叠。
[0266]
在一些非限制性实例中，装置堆叠3311的边缘可以由至少一个半导电层130、第二电极140和nic 810形成，其中第二电极140的边缘可以被nic 810涂覆和/或覆盖。在一些非限制性实例中，装置堆叠3311的边缘可以以其它配置和/或布置形成。在一些非限制性实例中，nic 810的边缘可以相对于第二电极140的边缘凹部，使得第二电极140的边缘可以暴露，使得cr可以包含第二电极140的此类暴露边缘，以便第二电极140可以与导电涂层830物理接触从而将它们电耦接。在一些非限制性实例中，至少一个半导电层130、第二电极140和nic 810的边缘可以彼此对齐，使得每个层的边缘暴露。在一些非限制性实例中，第二电极140和nic 810的边缘可以相对于至少一个半导电层130的边缘凹陷，使得装置堆叠3311的边缘基本上由半导体层130提供。
[0267]
此外，如图所示，在一些非限制性实例中，在小cr内并布置在分区3221的唇缘3329处和/或附近，导电涂层830延伸以至少覆盖装置堆叠3311内的nic 810的最靠近分区3221
布置的边缘。在一些非限制性实例中，nic 810可以包括半导电材料和/或绝缘材料。
[0268]
虽然在本文中已经描述了，用于在nic 810的表面上形成导电涂层830的材料的直接沉积通常被抑制，但是在一些非限制性实例中，已经发现一部分导电涂层830仍然可以与nic810的至少一部分重叠。作为非限制性实例，在导电涂层830的沉积期间，用于形成导电涂层830的材料可以初始沉积在凹部3221内。此后继续使用于形成导电涂层830的材料沉积，在一些非限制性实例中，可以使导电涂层830侧向延伸超出凹部3121并与装置堆叠3311内的nic 810的至少一部分重叠。
[0269]
相关领域的普通技术人员将理解，虽然导电涂层830已被示出为与nic 810的一部分重叠，但发射区域1910的侧向范围410基本上保持缺乏用于形成导电涂层830的材料。在一些非限制性实例中，导电涂层830可以布置在装置3200的至少一个非发射区域1920的至少一部分的侧向范围420内，在一些非限制性实例中，基本上不干扰从装置3200的发射区域1910发射光子。
[0270]
在一些非限制性实例中，尽管在其间插置了nic 810，但导电涂层830仍然可以电耦接到第二电极140，以降低第二电极140的有效薄层电阻。
[0271]
在一些非限制性实例中，nic 810可以使用导电材料形成和/或以其它方式展现出允许电流隧穿和/或通过的电荷迁移率水平。
[0272]
在一些非限制性实例中，nic 810可以具有允许电流通过的厚度。在一些非限制性实例中，nic 810的厚度可以介于约3nm与约65nm之间、介于约3nm与约50nm之间、介于约5nm与约50nm之间、介于约5nm与约30nm之间和/或介于约5nm与约15nm之间、介于约5nm与约10nm之间。在一些非限制性实例中，nic 810可以具有相对较低的厚度(在一些非限制性实例中，薄涂层厚度)，以减少由于在这种电流的路径中存在nic 810而可能产生的接触电阻。
[0273]
不希望受任何特定理论的束缚，可以假设，在一些非限制性实例中，基本上填充凹部3221可以增强导电涂层830与第二电极140和辅助电极1750中的至少一个之间的电耦接的可靠性。
[0274]
进一步地，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0275]
在图6c所示的非限制性实例3300c中，导电涂层830基本上被限制到凹部3222和/或部分地填充所述凹部。因此，在一些非限制性实例中，导电涂层830可以与侧部3326、底板3327(以及，在一些在非限制性实例中，顶板3325的至少一部分)物理接触，并因此电耦接到辅助电极1750。
[0276]
如图所示，在一些非限制性实例中，顶板3325的至少一部分基本上无导电涂层830。在一些非限制性实例中，这种部分靠近唇缘3329。
[0277]
另外，如图所示，在一些非限制性实例中，在布置在分区3221的唇缘3329处和/或附近的小cr内，导电涂层830延伸以至少覆盖装置堆叠3311内的nic 810的最靠近分区3221布置的边缘。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0278]
在图6d所示的非限制性实例3300d中，导电涂层830基本上被限制到凹部3222和/
或部分地填充所述凹部。因此，在一些非限制性实例中，导电涂层830可以与底板3327(以及在一些在非限制性实例中，侧部3326的至少一部分)物理接触，并因此电耦接到辅助电极1750。
[0279]
如图所示，在一些非限制性实例中，顶板3325基本上无导电涂层830。
[0280]
另外，如图所示，在一些非限制性实例中，在布置在分区3221的唇缘3329处和/或附近的小cr内，导电涂层830延伸以至少覆盖装置堆叠3311内的nic 810的最靠近分区3221布置的边缘。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0281]
在图6e所示的非限制性实例3300e中，导电涂层830基本上填充凹部3221。因此，在一些非限制性实例中，导电涂层830可以与顶板3325、侧部3326和底板3327物理接触，并因此电耦接到辅助电极1750。
[0282]
另外，如图所示，在一些非限制性实例中，在cr内，导电涂层830延伸以至少覆盖装置堆叠3311内的nic 810的一部分以将第二电极140与导电涂层830电耦接。
[0283]
进一步地，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖分区装置堆叠3310的nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0284]
在图6f所示的非限制性实例3300f中，导电涂层830基本上被限制到凹部3222和/或部分地填充所述凹部。因此，在一些非限制性实例中，导电涂层830可以与顶板3325、侧部3326，以及在一些在非限制性实例中，底板3327的至少一部分物理接触，并因此电耦接到辅助电极1750。
[0285]
如图所示，在一些非限制性实例中，可以在导电涂层830和底板3327之间形成腔体3320。在一些非限制性实例中，腔体3320可以对应于将导电涂层830与底板3327的至少一部分隔开的间隙，使得导电涂层830不与其物理接触。
[0286]
如图所示，在一些非限制性实例中，腔体3320接合底板3327的一部分和装置堆叠3311的一部分并且具有相对薄的轮廓。
[0287]
在一些非限制性实例中，腔体3320可以对应于介于凹部3222的体积的约1％和约30％之间、约5％和约25％之间、约5％和约20％之间和/或约5％和约10％之间的体积。
[0288]
另外，如图所示，在一些非限制性实例中，在cr内，导电涂层830延伸以至少覆盖装置堆叠3311内的nic 810的一部分以将第二电极140与导电涂层830电耦接。
[0289]
在图6g所示的非限制性实例3300g中，导电涂层830部分地填充凹部3222。因此，在一些非限制性实例中，导电涂层830可以与顶板3325、侧部3326，以及在一些在非限制性实例中，底板3327的至少一部分物理接触，并因此电耦接到辅助电极1750。
[0290]
如图所示，在一些非限制性实例中，可以在导电涂层830和底板3327之间形成腔体3320。在一些非限制性实例中，腔体3320可以对应于将导电涂层830与底板3327的至少一部分隔开的间隙，使得导电涂层830不与其物理接触。
[0291]
如图所示，在一些非限制性实例中，腔体3320接合底板3327的一部分和装置堆叠3311的一部分并且具有相对薄的轮廓。
[0292]
在一些非限制性实例中，腔体3320可以对应于介于凹部3222的体积的约1％和约
30％之间、约5％和约25％之间、约5％和约20％之间和/或约5％和约10％之间的体积。
[0293]
另外，如图所示，在一些非限制性实例中，在cr内，导电涂层830延伸以至少覆盖装置堆叠3311内的nic 810的一部分以将第二电极140与导电涂层830电耦接。
[0294]
在图6h所示的非限制性实例3300h中，导电涂层830部分地填充凹部3222。因此，在一些非限制性实例中，导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中，底板3327的至少一部分)物理接触。
[0295]
如图所示，在一些非限制性实例中，可以在导电涂层830和底板3327之间形成腔体3320。在一些非限制性实例中，腔体3320可以对应于将导电涂层830与底板3327的至少一部分隔开的间隙，使得导电涂层830不与其物理接触。
[0296]
如图所示，在一些非限制性实例中，腔体3320接合底板3327的一部分和装置堆叠3311的一部分并且具有相对薄的轮廓。
[0297]
在一些非限制性实例中，腔体3320可以对应于介于凹部3222的体积的约1％和约30％之间、约5％和约25％之间、约5％和约20％之间和/或约5％和约10％之间的体积。
[0298]
此外，如图所示，在一些非限制性实例中，在cr内，导电涂层830延伸以覆盖残余装置堆叠3311内的nic 810的至少一部分。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0299]
进一步地，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖装置堆叠3310的nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0300]
在图6i所示的非限制性实例3300i中，导电涂层830部分地填充凹部3222。因此，在一些非限制性实例中，导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中，底板3327的至少一部分)物理接触。
[0301]
如图所示，在一些非限制性实例中，可以在导电涂层830和底板3327之间形成腔体3320。在一些非限制性实例中，腔体3320可以对应于将导电涂层830与底板3327的至少一部分隔开的间隙，使得导电涂层830不与其物理接触。
[0302]
如图所示，在一些非限制性实例中，腔体3320接合底板3327的一部分并且具有比实例3300f-3300h中所示的腔体3320相对更厚的轮廓。
[0303]
在一些非限制性实例中，腔体3320可以对应于介于凹部3222的体积的约10％和约80％之间、约10％和约70％之间、约20％和约60％之间、约10％和约30％之间、约25％和约50％之间、约50％和约80％之间和/或约70％和约95％之间的体积。
[0304]
此外，如图所示，在一些非限制性实例中，在cr内，导电涂层830延伸以覆盖装置堆叠3311内的nic 810的至少一部分。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0305]
进一步地，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖分区装置堆叠3310的nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0306]
在图6j所示的非限制性实例3300j中，导电涂层830部分地填充凹部3222。因此，在
一些非限制性实例中，导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中，底板3327的至少一部分)物理接触。
[0307]
如图所示，在一些非限制性实例中，可以在导电涂层830和底板3327之间形成腔体3320。在一些非限制性实例中，腔体3320可以对应于将导电涂层830与底板3327的至少一部分隔开的间隙，使得导电涂层830不与其物理接触。
[0308]
如图所示，在一些非限制性实例中，腔体3320接合底板3327的一部分和装置堆叠3311的一部分并且具有与实例3300f-3300h中所示的腔体3320相比相对更厚的轮廓。
[0309]
在一些非限制性实例中，腔体3320可以对应于介于凹部3222的体积的约10％和约80％之间、约10％和约70％之间、约20％和约60％之间、约10％和约30％之间、约25％和约50％之间、约50％和约80％之间和/或约70％和约95％之间的体积。
[0310]
此外，如图所示，在一些非限制性实例中，在cr内，导电涂层830延伸以覆盖装置堆叠3311内的nic 810的至少一部分。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0311]
进一步地，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖分区装置堆叠3310的nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0312]
在图6k所示的非限制性实例3300k中，导电涂层830部分地填充凹部3222。因此，在一些非限制性实例中，导电涂层830可以与，在一些在非限制性实例中，顶板3325的至少一部分以及，在一些在非限制性实例中，底板3327的至少一部分，物理接触。
[0313]
因此，在一些非限制性实例中，可以在导电涂层830和侧部3326(在一些在非限制性实例中，顶板3325的至少一部分以及，在一些在非限制性实例中，底板3327的至少一部分)之间形成腔体3320。在一些非限制性实例中，腔体3320可以对应于将导电涂层830与侧部3326(在一些在非限制性实例中，顶板3325的至少一部分以及在一些在非限制性实例中，底板3327的至少一部分)隔开的间隙，使得导电涂层830不与其物理接触。
[0314]
如图所示，在一些非限制性实例中，腔体3320基本上占据凹部3222的全部。
[0315]
在一些非限制性实例中，腔体3320可以对应于介于凹部3222的体积的约10％和约80％之间、约10％和约70％之间、约20％和约60％之间、约10％和约30％之间、约25％和约50％之间、约50％和约80％之间和/或约70％和约95％之间的体积。
[0316]
此外，如图所示，在一些非限制性实例中，在cr内，导电涂层830延伸以覆盖残余装置堆叠3311内的nic 810的至少一部分。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0317]
进一步地，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖分区装置堆叠3310的nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0318]
在图6l所示的非限制性实例3300l中，导电涂层830部分地填充凹部3222。
[0319]
如图所示，在一些非限制性实例中，可以在导电涂层830和侧部3326、底板3327和顶板3325之间形成腔体3320。在一些非限制性实例中，腔体3320可以对应于将导电涂层830
与侧部3326、底板3327和顶板3325隔开的间隙，使得导电涂层830不与其物理接触。
[0320]
如图所示，在一些非限制性实例中，腔体3320基本上占据凹部3222。
[0321]
在一些非限制性实例中，腔体3320可以对应于大于凹部3222体积的约80％的体积。
[0322]
此外，如图所示，在一些非限制性实例中，在cr内，导电涂层830延伸以覆盖装置堆叠3311内的nic 810的至少一部分。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0323]
进一步地，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖分区装置堆叠3310的nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0324]
在图6m所示的非限制性实例3300m中，导电涂层830基本上被限制到凹部3222和/或部分地填充所述凹部。因此，在一些非限制性实例中，导电涂层830可以与，在一些在非限制性实例中，顶板3325的至少一部分以及在一些在非限制性实例中，底板3327的至少一部分，物理接触。
[0325]
因此，在一些非限制性实例中，可以在导电涂层830和侧部3326(在一些在非限制性实例中，顶板3325的至少一部分以及，在一些在非限制性实例中，底板3327的至少一部分)之间形成腔体3320。在一些非限制性实例中，腔体3320可以对应于将导电涂层830与侧部(在一些在非限制性实例中，顶板3325的至少一部分以及在一些在非限制性实例中，底板3327的至少一部分)隔开的间隙，使得导电涂层830不与其物理接触。
[0326]
如图所示，在一些非限制性实例中，腔体3320基本上占据凹部3222。
[0327]
在一些非限制性实例中，腔体3320可以对应于介于凹部3222的体积的约10％和约80％之间、约10％和约70％之间、约20％和约60％之间、约10％和约30％之间、约25％和约50％之间、约50％和约80％之间和/或约70％和约95％之间的体积。
[0328]
此外，如图所示，在一些非限制性实例中，在cr内，导电涂层830延伸以覆盖装置堆叠3311内的nic 810的至少一部分。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0329]
进一步地，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖分区装置堆叠3310的nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0330]
在图6n所示的非限制性实例3300n中，导电涂层830部分地填充凹部3222。因此，在一些非限制性实例中，导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中，底板3327的至少一部分)物理接触。
[0331]
另外，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖分区装置堆叠3310的nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0332]
在图6o所示的非限制性实例3300o中，导电涂层830部分地填充凹部3222。因此，在
一些非限制性实例中，导电涂层830可以与顶板3325、侧部3326(以及在一些在非限制性实例中，底板3327的至少一部分)物理接触。
[0333]
另外，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖分区装置堆叠3310的nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0334]
在图33p所示的非限制性实例3300p中，导电涂层830部分地填充凹部3222。因此，在一些非限制性实例中，导电涂层830可以与顶板3325(在一些在非限制性实例中，侧部3326的至少一部分)物理接触。
[0335]
另外，如图所示，在一些非限制性实例中，导电涂层830延伸以覆盖分区装置堆叠3310的nic 810的安置在分区3221的上部区段3324上的至少一部分。在一些非限制性实例中，nic 810在唇缘3329处和/或附近的一部分可以被导电涂层830覆盖。在一些非限制性实例中，尽管在其间插入了nic 810，但导电涂层830仍然可以电耦接到第二电极140。
[0336]
图7a-7g示出了辅助电极1750在图6a中示出的装置3200的整个片段中的不同位置，再次地，在至少一个半导电层130沉积之前的阶段的各个非限制性实例。因此，在图7a-7g中，未示出至少一个半导电层130、第二电极140和nic 810(无论是否作为残余装置堆叠3311的一部分)以及导电涂层830。然而，相关领域的普通技术人员将理解，在沉积之后，此类特征和/或层可以存在于图7a-7g的任何实例中，以任何形式和/或处于任何位置，包含但不限于图6b-6p的任何实例中示出的那些位置。
[0337]
在图7a所示的非限制性实例3400a中，辅助电极1750被布置成与衬底110相邻和/或位于所述衬底内，使得辅助电极1750的表面暴露在凹部3222中。如图所示，在一些非限制性实例中，辅助电极1750的这种表面设置在底板3327的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例，辅助电极1750可以被布置成与分区3221相邻安置。在一些非限制性实例中，辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中，分区3221可以由至少一种基本上绝缘的材料形成，包含但不限于光刻胶。在一些非限制性实例中，可以使用包含但不限于光刻的技术来形成装置3200的各个特征，包含但不限于分区3221和/或辅助电极1750。
[0338]
在图7b所示的非限制性实例3400b中，辅助电极1750与分区3221一体形成和/或作为所述分区的一部分，使得辅助电极1750的表面暴露在凹部3222中。如图所示，在一些非限制性实例中，辅助电极1750的这种表面设置在侧部3326的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例，辅助电极1750可以被布置成对应于下部区段3323。在一些非限制性实例中，辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中，上部区段3324可以由至少一种基本上绝缘的材料形成，包含但不限于光刻胶。在一些非限制性实例中，可以使用包含但不限于光刻的技术来形成装置3200的各个特征，包含但不限于上部区段3324和/或辅助电极1750。
[0339]
在图7c所示的非限制性实例3400c中，辅助电极1750被布置成与衬底110相邻和/或位于所述衬底内，并且与分区3221一体和/或作为所述分区的一部分，使得辅助电极1750的表面暴露在凹部3222中。如图所示，在一些非限制性实例中，辅助电极1750的这种表面设置在侧部3326的至少一部分和/或底板3327的至少一部分中和/或可以形成所述部分和/或
提供所述部分。作为非限制性实例，辅助电极1750可以被布置成与分区3221相邻安置和/或被布置成对应于下部区段3323。在一些非限制性实例中，辅助电极1750的邻近分区3221安置的部分可以与其对应于下部区段3323的部分电耦接和/或物理接触。在一些非限制性实例中，这种部分可以彼此连续地和/或一体地形成。在一些非限制性实例中，辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中，其部分可由不同材料形成。在一些非限制性实例中，分区3221和/或其上部区段3324可以由至少一种基本上绝缘的材料形成，包含但不限于光刻胶。在一些非限制性实例中，可以使用包含但不限于光刻的技术来形成装置3200的各个特征，包含但不限于分区3221、上部区段3324和/或辅助电极1750。
[0340]
在图7d所示的非限制性实例3400d中，辅助电极1750被布置成与上部区段3324相邻和/或位于所述下部区段内，使得辅助电极1750的表面暴露在凹部3222内。如图所示，在一些非限制性实例中，辅助电极1750的这种表面设置在顶板3325的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例，辅助电极1750可以被布置成与上部区段3324相邻安置。在一些非限制性实例中，辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中，分区3221可以由至少一种基本上绝缘的材料形成，包含但不限于光刻胶。在一些非限制性实例中，可以使用包含但不限于光刻的技术来形成装置3200的各个特征，包含但不限于分区3221和/或辅助电极1670。
[0341]
在图7e所示的非限制性实例3400e中，辅助电极1750被布置成与上部区段3324相邻和/或位于所述上部区段内，并且与分区3221为一体和/或作为所述分区的一部分，使得辅助电极1750的表面暴露在凹部3222中。如图所示，在一些非限制性实例中，辅助电极1750的这种表面设置在顶板3325的至少一部分和/或侧部3326的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例，辅助电极1750可以被布置成与上部区段3324相邻安置和/或被布置成对应于下部区段3323。在一些非限制性实例中，辅助电极1750的邻近上部区段3324安置的部分可以与其对应于下部区段3323的部分电耦接和/或物理接触。在一些非限制性实例中，此部分可以彼此连续地和/或一体地形成。在一些非限制性实例中，辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中，其部分可由不同材料形成。在一些非限制性实例中，上部区段3324可以由至少一种基本上绝缘的材料形成，包含但不限于光刻胶。在一些非限制性实例中，可以使用包含但不限于光刻的技术来形成装置3200的各个特征，包含但不限于上部区段3324和/或辅助电极1750。
[0342]
在图7f所示的非限制性实例3400f中，辅助电极1750被布置成与衬底110相邻和/或位于所述衬底内，并且与上部区段3324相邻和/或位于所述上部区段内，使得辅助电极1750的表面暴露在凹部3222内。如图所示，在一些非限制性实例中，辅助电极1750的这种表面设置在顶板3325的至少一部分和/或底板3327的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例，辅助电极1750可以被布置成与分区3221相邻安置和/或被布置成与其上部区段3324相邻安置。在一些非限制性实例中，辅助电极1750的邻近分区安置的部分可以与其对应于顶板3325的部分电耦接。在一些非限制性实例中，辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中，其所述部分可由不同材料形成。在一些非限制性实例中，分区3221和/或其上部区段3324可以由至少一种基本上绝缘的材料形成，包含但不限于光刻胶。在一些非限制性实例中，可以使用包含但不限于光刻的技术来形成装置3200的各个特征，包含但不限于分区3221、上部区段3324和/或辅助电极
1750。
[0343]
在图7g所示的非限制性实例3400g中，辅助电极1750被布置成与衬底110相邻和/或位于所述衬底内、与分区3221成一体和/或作为所述分区的一部分和/或与上部区段3324相邻和/或位于所述上部区段内，使得辅助电极1750的表面暴露在凹部3222内。如图所示，在一些非限制性实例中，辅助电极1750的这种表面设置在顶板3325的至少一部分、侧部3326的至少一部分和/或底板3327的至少一部分中和/或可以形成所述部分和/或提供所述部分。作为非限制性实例，辅助电极1750可以被布置成与分区3221相邻安置、被布置成对应于下部区段3323和/或被布置成与其上部区段3324相邻安置。在一些非限制性实例中，辅助电极1750的邻近分区3221安置的部分可以与其对应于下部区段3323和/或顶板3325的部分中的至少一个部分电耦接。在一些非限制性实例中，辅助电极1750的对应于下部区段3323的部分可以与其邻近分区3221和/或顶板3325安置的部分中的至少一个部分电耦接。在一些非限制性实例中，辅助电极1750的对应于顶板3325的部分可以与其邻近分区和/或下部区段3323安置的部分中的至少一个部分电耦接。在一些非限制性实例中，辅助电极1750的对应于下部区段3323的部分可以与其邻近分区3221安置的和/或对应于上部区段3324的部分中的至少一个部分物理接触。在一些非限制性实例中，辅助电极1750可以由至少一种导电材料形成。在一些非限制性实例中，其部分可由不同材料形成。在一些非限制性实例中，分区3221、下部区段3323和/或其上部区段3324可以由至少一种基本上绝缘的材料形成，包含但不限于光刻胶。
[0344]
在一些非限制性实例中，可以使用包含但不限于光刻的技术来形成装置3200的各个特征，包含但不限于分区3221、下部区段3323和/或其上部区段3324和/或辅助电极1750。
[0345]
在一些非限制性实例中，关于图6b-6p描述的各个特征可以与关于图7a-7gh描述的各个特征组合。在一些非限制性实例中，根据图6b、6c、6e、6f、6g、6h、6i和/或6j的装置堆叠3311和导电涂层830可以与根据图7a-7g中任一个的分区3221和辅助电极1750组合。在一些非限制性实例中，图6k-6m中的任一个可以独立地与图7d-7g中的任一个组合。在一些非限制性实例中，图6c-6d中的任一个可以与图7a、7c、7f和/或7g中的任一个组合。
[0346]
非发射区域中的孔口
[0347]
现在转到图8a，示出了装置100的示例版本3500的横截面视图。装置3500与装置3200的不同之处在于，非发射区域1920中的至少一个分区3221将遮蔽区域3065，如孔口3522，限定在其间。在一些非限制性实例中，可以看到至少一个分区3221包括面对布置的一对分区3221。在一些非限制性实例中，可以看到至少一个分区3221具有基本上环形的形状，在所述基本上环形的形状中具有开口。如图所示，在一些非限制性实例中，至少一个分区3221可以充当pdl 440，其覆盖第一电极120的至少一个边缘并且限定至少一个发射区域1910。在一些非限制性实例中，至少一个分区3221可以与pdl 440单独设置。
[0348]
遮蔽区域3065，如凹部3222，由至少一个分区3221限定。在一些非限制性实例中，凹部3222可以设置在孔口3522的靠近衬底110的部分中。在一些非限制性实例中，当在平面视图中观察时，孔口3522可以是基本上椭圆形的。在一些非限制性实例中，当在平面视图中观察时，凹部3222可以是基本上环形的，并围绕孔口3522。
[0349]
在一些非限制性实例中，凹部3222可以基本上无用于形成装置堆叠3311和/或分区装置堆叠3310的层中的每层的材料。如图中可以看到的，在一些实例中，装置堆叠3311可
以形成与分区装置堆叠3310相同的结构的一部分。
[0350]
在一些非限制性实例中，孔口装置堆叠3510可以安置在孔口3522内。在一些非限制性实例中，用于形成装置堆叠3311(和/或分区装置堆叠3310)的层中的每层的蒸发材料可以沉积在孔口3522内以在其中形成孔口装置堆叠3510。
[0351]
在一些非限制性实例中，辅助电极1750被布置为使得其至少一部分安置在凹部3222内。作为非限制性实例，辅助电极1750可以通过图37a-37g中所示的实例中的任何一个实例相对于凹部3222安置。如图所示，在一些非限制性实例中，辅助电极1750被布置在孔口3522内，使得孔口装置堆叠3510沉积到辅助电极1750的表面上。
[0352]
导电涂层830安置在孔口3522内，用于将电极140电耦接到辅助电极1750。作为非限制性实例，导电涂层830的至少一部分安置在凹部3222内。作为非限制性实例，导电涂层830可以通过图6a-6p中所示的实例中的任何一个实例相对于凹部3222安置。作为非限制性实例，图8a中所示的布置可以被视为是图6p中所示的实例与图7c中所示的实例的组合。
[0353]
现在转到图8b，示出了装置3500的另外的实例的横截面视图。如图所示，辅助电极1750被布置成形成侧部3326的至少一部分。因此，当在平面视图中观察时，辅助电极1750可以是基本上环形的，并围绕孔口3522。如图所示，在一些非限制性实例中，孔口装置堆叠3510沉积到衬底110的暴露层表面111上。
[0354]
作为非限制性实例，图8b中所示的布置可以被看作是图6o中所示的实例与图7b中所示的实例的组合。
[0355]
实例
[0356]
以下实施例仅处于说明目的，并不旨在以任何方式限制本公开的一般性。
[0357]
实例1
[0358]
通过将一层ito沉积在玻璃衬底110上，然后将一层mo和一层光刻胶沉积来制造图案化的玻璃样品。这些层的沉积之后是选择性去除光刻胶层和mo层的蚀刻以形成分区结构，其中每个分区3221被形成为包含由mo形成的下部区段3323和由光刻胶形成的上部区段3324。具体地，由mo形成的分区3221的下部区段3323为大约350nm厚，并且凹部3222侧向延伸大约1300nm。然后对图案化的玻璃样品进行处理以将大约200nm厚的半导电层130沉积，之后将大约20nm厚的mg:ag层沉积以形成第二电极140。将大约5nm厚的nic 810层沉积在第二电极140上方。然后将整个样品暴露于mg蒸气通量，直到达到1000nm的参考厚度为止。
[0359]
图9是通过根据实例1的样品的sem截取的横截面图像。如图所示，ito层3620设置在衬底110上方，并且设置了分区3221的下部区段3323和上部区段3324。在ito层3620上方设置了包含至少一个半导电层130、第二电极140和nic 810的装置堆叠3311。通过将mg沉积形成导电涂层830。具体地，导电涂层830延伸到凹部3222之外以与靠近分区3221布置的装置堆叠3311的子组重叠。以此方式，导电涂层830与装置堆叠3311的第二电极140以及分区3221的下部区段3323和/或ito层3620电耦接。
[0360]
实例2
[0361]
制备具有与实例1中描述的结构相似的结构的图案化玻璃样品，不同之处在于将mo和光刻胶层沉积在另一光刻胶层3720而不是ito层3620的顶部上。以此方式形成的分区3221具有由mo形成的大约400nm厚的下部区段3323和侧向延伸大约1300nm的凹部3222。然后对图案化的玻璃样品进行处理以将大约200nm厚的半导电层130沉积，之后将大约15nm厚
的mg:ag层沉积以形成第二电极140。将大约5nm厚的nic 810层沉积在第二电极140上方。将整个样品暴露于mg蒸气通量，直到达到300nm的参考厚度为止。
[0362]
图10是通过根据实例2的样品的sem截取的横截面图像。如图所示，光刻胶层3720设置在玻璃衬底110上方，并且其上设置了分区3221的下部区段3323和上部区段3324。在光刻胶层3720上方设置了包含至少一个半导电层130、第二电极140和nic 810的装置堆叠3311。通过将mg沉积形成导电涂层830。具体地，导电涂层830沉积在唇缘3329上方以及分区3221的唇缘3329附近和/或周围的区域上。导电涂层830的子组延伸超出凹部3222以与布置成靠近分区3221的装置堆叠3311重叠。导电涂层830的另一子组安置在凹部3222内以覆盖顶板3325并朝分区3221的下部区段3323侧向延伸。以此方式，导电涂层830电耦接到装置堆叠3311的第二电极140以及分区3221的下部区段3323。
[0363]
实例3
[0364]
制备具有与实例2中描述的结构相似的结构的图案化的玻璃样品，不同之处在于在mo层上设置了ito层3824以形成具有由mo形成的下部区段3323和由ito形成的上部区段3324的分区3221。分区3221的下部区段3323的厚度为大约400nm，并且凹部侧向延伸大约300nm。然后对图案化的玻璃样品进行处理以将大约200nm厚的半导电层130沉积，之后将大约20nm厚的mg:ag层沉积以形成第二电极140。将大约2nm厚的nic 810层沉积在第二电极140上方。将整个样品暴露于mg蒸气通量，直到达到400nm的参考厚度为止。
[0365]
图11是通过根据实例3的样品的sem截取的横截面图像。如图所示，光刻胶层3720设置在玻璃衬底110上方，并且其上设置了分区3221的下部区段3323和上部区段3324。在光刻胶层3720上方设置了包含至少一个半导电层130、第二电极140和nic 810的装置堆叠3311。通过将mg沉积形成导电涂层830。具体地，导电涂层830沉积在唇缘3329上方以及分区3221的唇缘3329附近和/或周围的区域上。导电涂层830的子组延伸超出凹部3222以与布置成靠近分区3221的装置堆叠3311重叠。导电涂层830的另一子组安置在凹部3222内以覆盖顶板3325并朝分区3221的下部区段3323侧向延伸。以此方式，导电涂层830电耦接到装置堆叠3311的第二电极140以及分区3221的至少上部区段3324，所述上部区段是导电的。
[0366]
实例4
[0367]
制备与图8b中描述的结构相似的结构的图案化玻璃样品。具体地，分区3221包括由大约360nm厚的mo层形成的下部区段3323和由光刻胶形成的上部区段3324。通过将下部区段3323的侧部3326相对于由上部区段3324形成的唇缘3329偏移大约200-300nm来提供凹部3222。然后对图案化的玻璃样品进行处理以沉积大约240nm厚的半导电层130，然后沉积大约2nm厚的yb层和大约14nm厚的mg:ag层以形成第二电极140。在第二电极140之后将大约3nm厚的nic 810层沉积。将整个样品暴露于mg蒸气通量，直到达到200nm的参考厚度为止。
[0368]
图12a和12b是通过根据实例4的样品的sem截取的横截面图像。如图所示，光刻胶层3720设置在玻璃衬底110上方，并且其上设置了分区3221的下部区段3323和上部区段3324。包含至少一个半导电层130、第二电极140和nic 810的分区装置堆叠3310沉积在分区3221的上部区段3324的顶部上。通过将mg沉积形成导电涂层830。具体地，导电涂层830沉积在唇缘3329上和/或上方以及分区3221的唇缘3329附近和/或周围的区域。导电涂层830的子组延伸超出凹部3222以与布置成靠近分区3221的装置堆叠3310重叠。导电涂层830的另一子组安置在凹部3222内以覆盖顶板3325并朝分区3221的下部区段3323侧向延伸。导电涂
层830进一步覆盖侧部3326。以此方式，导电涂层830电耦接到装置堆叠3311的第二电极140(图中未标识出)以及分区3221的下部区段3323，所述下部区段是导电的并且可以用作辅助电极1750。
[0369]
实例5
[0370]
制作与实例4相似的样品并且对所述样品进行分析。图13a和13b是通过根据实例5的样品的sem截取的横截面图像。如图所示，导电涂层830基本上填充由分区3221的上部区段3324与下部区段3323之间的侧向偏移形成的凹部3222。更具体地，基本上由导电涂层830覆盖由上部区段3324的表面提供的顶板3325(图中未标识出)。另外，还基本上由导电涂层830覆盖由下部区段3323形成的侧部3326。以此方式，导电涂层830电耦接到分区装置堆叠3310的第二电极140，以及分区3221的下部区段3323，所述下部区段是导电的并且可以用作辅助电极1750。
[0371]
在图13b中，还可以看到装置堆叠3311。
[0372]
母线
[0373]
在一些非限制性实例中，可以提供可以充当额外的辅助电极1750的母线4150以进一步降低第二电极140的有效薄层电阻。在一些非限制性实例中，母线4150可以电耦接到辅助电极1750，所述辅助电极在一些非限制性实例中可以通过导电涂层830电耦接到第二电极140。在一些非限制性实例中，此类母线4150可以被设置成位于衬底110中和/或邻近衬底。
[0374]
图14a在平面视图中以装置100的示例版本4100示出了多个发射区域1910，每个发射区域对应于(子)像素340/264x。在一些非限制性实例中，如图所示，每个发射区域1910具有基本上矩形的构型。在一些非限制性实例中，如图所示，发射区域1910以规则间隔开的图案对齐。相关领域的普通技术人员将理解，构型和图案中的至少一种可以与所示出的不同。每个发射区域1910被至少一个非发射区域1920包围。
[0375]
至少一个母线4150被安置成位于衬底110中和/或邻近衬底，在一些非限制性实例中，如图所示，位于非发射区域1920的侧面420内。在一些非限制性实例中，如图所示，母线4150沿相邻发射区域1910之间的第一侧向方向延伸。在一些非限制性实例中，如图所示，母线4150还沿相邻发射区域1910之间的第二侧向方向延伸，其中第二侧向方向基本上垂直于第一侧向方向。
[0376]
如孔口4122等至少一个遮蔽区域3065形成在至少一个非发射区域1920内以暴露至少一个母线4150的至少一部分。在一些非限制性实例中，如图所示，至少一个孔口4122位于沿第一侧向方向延伸的至少一个母线4150与沿第二侧向方向延伸的至少一个母线4150的交叉处。
[0377]
现在转到图14b，在平面视图和横截面视图两者中示出了装置4100的对应于涵盖位于沿第一侧向方向和第二侧向方向中的每个方向延伸的母线4150的交叉处的孔口4122的区域4101的片段。
[0378]
如图所示，孔口4122由与分区3221的成角度区段3324类似的两个面对的成角度区段4124形成。在一些非限制性实例中，如图所示，成角度区段4124不具有类似于分区3221的下部区段3323的下部区段。因此，在一些非限制性实例中，如图所示，孔口4122不具有凹部3222。相反，成角度区段4124直接安置在衬底110上。
[0379]
成角度区段4124中的每个成角度区段都设置有装置堆叠3310。另外，孔口4122具有安置在成角度区段4124之间的分区装置堆叠3310。在一些非限制性实例中，如图所示，分区装置堆叠3310安置在底切部分4111上，所述底切部分安置在衬底110上并且与成角度区段4124间隔开。在一些非限制性实例中，如图所示，底切部分4111将分区装置堆叠3310升高到与成角度区段4124中的每个成角度区段上的分区装置堆叠3311的水平基本上相当的水平。相关领域的普通技术人员将理解，在一些非限制性实例中，示出位于成角度区段4124上的分区装置堆叠3310中的至少一个分区装置堆叠可以形成与装置堆叠3311相同的结构的一部分(图中未示出)。
[0380]
因此，在一些非限制性实例中，如图所示，面对的成角度区段4124的轮廓和其之间的底切部分4111限定孔口4122，所述孔口具有可以被描述为规则截短的环形圆锥截面的形状。
[0381]
母线4150嵌入在衬底110内，安置在衬底上和/或邻近衬底。
[0382]
相关领域的普通技术人员将理解，由面对的成角度区段4124和/或底切部分4111限定的至少一个孔口4122可以通过在形成pdl 440的同时将材料选择性沉积来形成，包含但不限于光刻胶。在一些非限制性实例中，可以在沉积之后和/或通过蚀刻、烧蚀和/或以其它方式去除所沉积材料来选择性地去除所沉积材料，包含没有光刻胶。
[0383]
在形成至少一个孔口4122和组成性面对的成角度区段4124和/或其底切部分4111之后，可以通过将至少一个半导电层130、第二电极140和nic 810沉积来形成分区装置堆叠3310。在一些非限制性实例中，如图所示，分区装置堆叠3310可以基本上沿成角度区段4124延伸到其靠近母线4150的暴露层表面111的唇缘4129。
[0384]
在一些非限制性实例中，至少一个半导电层130、第二电极140和/或nic 810可以使用开放掩模和/或无掩模沉积工艺来沉积。然而，在至少一个半导电层130、第二电极140和/或nic 810沉积期间，在一些非限制性实例中，孔口4122的成角度构型可以使得孔口4122保持基本上无这些层。
[0385]
在一些非限制性实例中，无论是否因为至少一个孔口4122的成角度构型允许这些层中的至少一层沉积，在一些非限制性实例中，半导电层130、第二电极140和/或nic 810中的至少一层的沉积都可以采用阴影掩模，以确保至少孔口4122保持基本上无这些层。
[0386]
在nic 810沉积之后，将导电涂层830沉积在装置4100上方。在一些非限制性实例中，可以使用开放式掩模和/或无掩模沉积工艺来沉积导电涂层830。在一些非限制性实例中，可以通过使装置4100经受用于形成导电涂层830的材料的蒸发通量来沉积导电涂层830。作为非限制性实例，导电涂层830材料的来源(未示出)可用于将用于形成导电涂层830的材料的蒸发通量导向装置4100，使得蒸发通量入射在该表面上。然而，在一些非限制性实例中，安置在发射区域1910的侧面410和/或非发射区域1920中的至少一个非发射区域的至少一部分的侧面420中的nic 810的表面展现出相对低的初始粘附系数s0，，导电涂层830可以选择性地沉积到不存在nic 810的一部分上，包含但不限于装置4100的孔口4122。
[0387]
在一些非限制性实例中，用于形成导电涂层830的材料的蒸发通量的至少一部分可以相对于层表面111的侧向平面以非法线角度被引导。作为非限制性实例，蒸发通量的至少一部分可以以相对于表面4111的这种侧向平面小于90
°
、小于约85
°
、小于约80
°
、小于约75
°
、小于约70
°
、小于约60
°
和/或小于约50
°
的入射角入射在装置4100上。通过引导用于形
成导电涂层830的材料的蒸发通量，包含其以非法线角度入射的至少一部分，凹部4122的和/或凹部中的至少一个表面可以暴露于这种蒸发通量。
[0388]
在一些非限制性实例中，由于成角度区段4124的存在，这种蒸发通量被阻止入射到凹部4122的至少一个表面上和/或凹部中的可能性可能会降低，因为这种蒸发通量的至少一个子组可以以非法线入射角流动。
[0389]
在一些非限制性实例中，这种蒸发通量的至少子组可以是非准直的。在一些非限制性实例中，这种蒸发通量的至少一子组可以由蒸发源产生，所述蒸发源是点源、线性源和/或表面源。
[0390]
在一些非限制性实例中，装置4100可以在导电涂层830沉积期间移位。作为非限制性实例，装置4100和/或其衬底110和/或沉积在其上的任何层可以在侧面和/或在基本平行于截面方面的方面经受有角度的位移。
[0391]
在一些非限制性实例中，装置4100可以在经受蒸发通量的同时围绕基本上垂直于表面的侧向平面的轴线旋转。
[0392]
在一些非限制性实例中，这种蒸发通量的至少一部分可以沿基本上垂直于表面的侧向平面的方向朝装置4100的层表面111导向。
[0393]
不希望受特定理论的束缚，假设由于吸附到nic 810的表面上的吸附原子的侧向迁移和/或解吸，用于形成导电涂层830的材料仍然可以沉积在凹部4122内。在一些非限制性实例中，假设吸附到nic 810的表面上的任何吸附原子可能趋于从此表面迁移和/或解吸，这是由于用于形成稳定核的表面的不利热力学性质造成的。在一些非限制性实例中，假设从这种表面迁移和/或解吸的吸附原子中的至少一些吸附原子可以重新沉积到凹部4122中的表面上以形成导电涂层830。
[0394]
作为前述的结果，导电涂层830将趋于沉积在母线4150的表面上，所述表面暴露在孔口4122内并与所述孔口电耦接。另外，导电涂层830将电耦接到装置堆叠3310内的位于唇缘4129处和/或靠近唇缘的第二电极140。
[0395]
相关领域的普通技术人员将理解，在一些非限制性实例中，在一个或两个成角度区段4124下方可以存在下部区段3323，以将凹部3222限定在其中。如果存在，在一些非限制性实例中，辅助电极1750可以以图7a-7g中的任一个描述的方式接合凹部4122，使得沉积在此凹部4122内的导电涂层830还可以电耦接到辅助电极1750。
[0396]
相关领域的普通技术人员将理解，虽然已经参照具有成角度区段4124的装置4100示出和描述了各个实例，但是本文描述的各种特征可以与其它装置和/或结构组合。在一些非限制性实例中，本文所述的工艺、材料和/或特征可以与装置结合使用，包含具有如以下中的至少一个中描述(但不限于)的“底切”特征的那些：美国专利第9,024,307号、美国专利申请公开第2015/0144902号、美国专利第10,090,370号、美国专利第9,859,520号、美国专利第9,954,039号、美国专利申请公开第2017/0125495号、美国专利第9,570,471号、美国专利申请公开第2018/0123078号、美国专利第9,478,591号和/或欧洲专利申请公开第3240036号。
[0397]
在本公开中，术语“重叠(overlap和/或overlapping)”通常可以指被布置成与横截面轴线相交的两个或更多个层和/或结构，所述横截面轴线基本上垂直地远离其上可以安置有这些层和/或结构的表面延伸。
[0398]
在根据马库什(markush)组描述本公开的特征或方面的情况下，相关领域的普通技术人员应当理解，本公开因此也根据此类马库什组的成员的子组的任何单独成员进行描述。
[0399]
术语
[0400]
单数形式的引用包含复数形式，反之亦然，除非另有说明。
[0401]
如本文所使用的，如“第一”和“第二”等关系术语以及如“a”、“b”等编号装置可以单独用于将一个实体或元件与另一实体或元件区分，而不必要求或暗示此类实体或元件之间的任何物理或逻辑关系或顺序。
[0402]
术语“包含”和“包括”被广泛地以开放式方式使用，因此应解释为“包含但不限于”。术语“实例”和“示例性”仅用于识别实例以用于说明目的，并且不应将本发明的范围解释为将本发明的范围限制为所述实例。具体地说，术语“示例性”不应被解释为表示或赋予其所使用的表达任何赞美、有益或其它品质，无论是在设计、性能或以其它方式。
[0403]
任何形式的术语“耦接”和“连通”旨在意指通过某个接口、装置、中间组件或连接的直接连接或间接连接，无论是光学、电气、机械、化学或以其它方式。
[0404]
术语“在
……
上”或“在
……
之上”当用于指相对于另一组件的第一组件或“覆盖”和/或“覆盖”另一组件时可以涵盖第一组件直接在(包含但不限于与其物理接触)其它组件上的情况，以及一个或多个中间组件定位于第一组件与其它组件之间的情况。
[0405]
除非另有说明，否则如“向上”、“向下”、“左”和“右”等方向术语用于指所参考的附图中的方向。类似地，如“向内”和“向外”等词用于分别指朝向和远离装置、区域或体积或其指定部分的几何中心的方向。此外，本文所描述的所有尺寸仅旨在作为说明某些实施例的目的的实例，并且不旨在将本公开的范围限制为任何可能偏离所指定的此类尺寸的实施例。
[0406]
如本文所使用的，术语“基本上”、“基本”、“大约”和/或“约”用于表示和解释小的变化。当与事件或情形结合使用时，此类术语可以指事件或情形精确发生的情况，以及事件或情形非常接近地发生的情况。作为非限制性实例，当与数值结合使用时，此类术语可以指小于或等于所述数值的
±
10％的变化范围，如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％和/或小于等于
±
0.05％。
[0407]
如本文所使用的，短语“基本上由
……
组成”将被理解为包含具体叙述的那些元件以及不会实质性影响所描述技术的基本和新颖特性的任何另外的元件，而在不使用任何修饰符的情况下短语“由
……
组成”不包含任何未具体叙述的元件。
[0408]
如相关领域普通技术人员将理解的，出于任何和所有目的，特别是在提供书面描述方面，本文所公开的所有范围还涵盖任何和所有可能的子范围和/或其子范围的组合。任何列举的范围都可以很容易地被识别为充分描述和/或能够将相同的范围至少分解成其相等的部分，包含但不限于一半、三分之一、四分之一、五分之一、十分之一等。作为非限制性实例，本文中所讨论的每个范围可以容易地分解为下三分之一、中三分之一和/或上三分之一等。
[0409]
相关领域的普通技术人员还应当理解，如“至多”、“至少”、“大于”、“小于”等所有语言和/或术语可以包含和/或指所叙述的范围并且还可以指可以随后分解成如本文所讨
论的子范围的范围。
[0410]
如相关领域的普通技术人员应当理解的，范围包含所叙述范围的每个单独成员。
[0411]
概述
[0412]
摘要的目的是使相关专利局或一般公众，以及特别是不熟悉专利或法律术语或用语的本领域普通技术人员能够通过粗略检查快速确定技术公开的性质。摘要既不旨在限定本公开的范围，也不旨在以任何方式限制本公开的范围。
[0413]
上文已经讨论了当前公开的实例的结构、制造和使用。所讨论的具体实例仅是对实现和使用本文所公开的概念的具体方式的说明，并且不限制本公开的范围。相反，本文阐述的一般原理被认为仅是对本公开范围的说明。
[0414]
应当理解，由权利要求而不是由所提供的实施方案细节描述，并且可以通过改变、省略、添加或替换和/或在不存在任何元件和/或替代物和/或等效功能元件(无论是否在本文中具体公开)的限制的情况下修改的本公开对于相关领域的普通技术人员来说将是显而易见的，可以对本文所公开的实例进行，并且可以提供许多适用的可以体现在各种特定上下文中的发明概念，而不会偏离本公开。
[0415]
特别地，在上文所描述的实例中的一个或多个实例中描述和展示的特征、技术、系统、子系统和方法，无论是否被描述和展示为离散的或分开的，在不脱离本公开的范围的情况下都可以组合或集成到另一个系统中，以创建由上文可能未明确描述的特征的组合或子组合组成的替代实例，或某些特征可能被省略，或未实施。适用于此类组合和子组合的特征对于本领域技术人员在总体上审阅本发明申请时将容易地显而易见。改变、替换和变更的其它实例是可容易确定的，并且可以在不脱离本文公开的精神和范围的情况下做出。
[0416]
本文中叙述本公开的原理、方面和实施例以及其实例的所有陈述旨在涵盖其结构等效物和功能等效物两者并且涵盖并包含所有合适的技术变化。此外，此类等效物旨在包含当前已知的等效物以及将来开发的等效物两者，即，所开发的执行相同功能的任何元件，而不考虑结构。
[0417]
因此，说明书和其中公开的实例仅被视为说明性的，本公开的真实范围由以下编号的权利要求公开。