一种高可靠性低缺陷半导体发光器件及其制备方法与流程

1.本发明涉及半导体技术领域，具体涉及一种高可靠性低缺陷半导体发光器件及其制备方法。


背景技术：

2.半导体发光器件是以一定的半导体材料作为工作物质而产生受激发射作用的器件，其工作原理是：通过一定的激励方式，在半导体材料的能带（导带与价带）之间，或者半导体材料的能带与杂质（受主或施主）能级之间，实现非平衡载流子的粒子数反转，当处于粒子数反转状态的大量电子与空穴复合时，便产生受激发射作用，因半导体发光器件体积小、电光转换效率高被广泛的使用。
3.现有对半导体发光器件表面的缺陷优化技术难以兼顾提高可靠性和降低工艺控制成本的问题。


技术实现要素：

4.因此，本发明要解决的技术问题在于克服现有技术难以兼顾可靠性高和降低工艺控制成本的问题，从而提供一种高可靠性低缺陷半导体发光器件及其制备方法。
5.本发明提供一种高可靠性低缺陷半导体发光器件，包括：半导体衬底层；位于所述半导体衬底层上的有源层；位于所述有源层背离所述半导体衬底层一侧的掺杂半导体接触层，所述掺杂半导体接触层包括第一区和包围所述第一区的边缘区；位于所述掺杂半导体接触层的边缘区背离所述有源层一侧的保护层；正面电极层，位于所述第一区背离所述有源层的一侧，所述第一区上的正面电极层的上表面低于所述保护层的上表面。
6.可选的，所述保护层的上表面与位于所述第一区上的所述正面电极层的上表面的高度差为0.05μm-5μm。
7.可选的，所述保护层在垂直于所述半导体衬底层表面的方向上的厚度为0.1μm-5μm。
8.可选的，所述高可靠性低缺陷半导体发光器件具有相对设置的前腔面和后腔面，所述前腔面和后腔面均暴露出有源层侧壁表面和掺杂半导体接触层的侧壁表面；所述保护层包括相对设置的第一子保护区和第二子保护区，第一子保护区和第二子保护区沿出光方向排布，所述第一子保护区的外侧壁与所述前腔面暴露出的有源层侧壁表面和所述前腔面暴露出的掺杂半导体接触层的侧壁表面对齐，所述第二子保护区的外侧壁与后腔面暴露出的有源层侧壁表面和后腔面暴露出的掺杂半导体接触层的侧壁表面对齐。
9.可选的，所述掺杂半导体接触层的材料为掺杂有第一导电离子的第一主体半导体材料；所述保护层的材料为未掺杂的第二主体半导体材料，或者，所述保护层的材料为掺杂有第二导电粒子的第二主体半导体材料，所述第二导电粒子的导电类型与所述第一导电离子的导电类型相反；或者，述保护层的材料为掺杂有第二导电粒子的第二主体半导体材料，所述第二导电粒子的导电类型与所述第一导电离子的导电类型相同，且所述第二导电粒子
的掺杂浓度小于所述第一导电离子的掺杂浓度。
10.当所述第二导电粒子的导电类型与所述第一导电离子的导电类型相同时，所述第二导电粒子的掺杂浓度为所述第一导电离子的掺杂浓度的10-6
倍~10-1
倍。
11.可选的，所述第二主体半导体材料与所述第一主体半导体材料的平均晶格失配小于或等于1%。
12.可选的，所述第二主体半导体材料与所述第一主体半导体材料相同。
13.可选的，所述保护层为单层结构或多层结构。
14.可选的，当所述半导体衬底层为gaas衬底时，所述保护层的材料为掺杂或者非掺杂的gaas，或者，所述保护层的材料为掺杂或非掺杂的algaas，或者，所述保护层的材料为掺杂或者非掺杂的ingap；或者，所述保护层的材料为掺杂或者非掺杂的ingaasp，或者，所述保护层的材料为掺杂或者非掺杂的ingaas；当所述半导体衬底层的材料为inp衬底时，所述保护层的材料为掺杂或者非掺杂的ingaasp，或者，所述保护层的材料为掺杂或者非掺杂的ingaalas，或者，所述保护层的材料为掺杂或者非掺杂的ingaas，或者，所述保护层的材料为掺杂或者非掺杂的inalas，或者，所述保护层的材料为掺杂或者非掺杂的inp；当所述半导体衬底层的材料为gan衬底时，所述保护层的材料为掺杂或者非掺杂的algan，或者，所述保护层的材料为掺杂或者非掺杂的gan，或者，所述保护层的材料为掺杂或者非掺杂的inalgan。
15.可选的，所述正面电极层还位于所述保护层背离所述掺杂半导体接触层一侧；所述高可靠性低缺陷半导体发光器件还包括：电流限制绝缘层，所述电流限制绝缘层位于所述保护层上的正面电极层和所述保护层之间以及第一区的边缘背离所述有源层的一侧。
16.可选的，所述掺杂半导体接触层包括第一子掺杂半导体层和位于所述第一子掺杂半导体层背离所述有源层一侧表面的第二子掺杂半导体层，所述第二子掺杂半导体层的掺杂浓度大于所述第一子掺杂半导体层的掺杂浓度。
17.可选的，所述第二子掺杂半导体层的掺杂浓度为所述第一子掺杂半导体层的掺杂浓度的10倍~50倍。
18.可选的，还包括：位于所述掺杂半导体接触层和所述有源层之间的上波导层；位于所述上波导层和所述掺杂半导体接触层之间的上限制层；位于所述有源层与半导体衬底层之间的下波导层，位于所述下波导层与半导体衬底层之间的下限制层；位于所述半导体衬底层背离所述有源层一侧表面的背面电极层。
19.本发明还提供一种高可靠性低缺陷半导体发光器件的制备方法，包括：提供半导体衬底层；在所述半导体衬底层上形成有源层；在所述有源层背离所述半导体衬底层的一侧形成掺杂半导体接触层，所述掺杂半导体接触层包括第一区和包围所述第一区的边缘区；在所述掺杂半导体接触层的边缘区背离所述有源层一侧形成保护层；在所述第一区背离所述有源层的一侧形成正面电极层，所述第一区上的正面电极层的上表面低于所述保护层的上表面。
20.可选的，形成所述保护层的步骤包括：在所述第一区和边缘区背离所述有源层的一侧外延生长初始保护层；刻蚀去除第一区上的初始保护层，形成暴露出第一区表面的保护层。
21.可选的，所述掺杂半导体接触层和所述初始保护层在一道外延工序中先后形成。
22.可选的，在形成所述正面电极层之前，形成电流限制绝缘层，所述电流限制绝缘层位于保护层和部分第一区边缘背离所述有源层的一侧；在形成所述正面电极层的步骤中，所述正面电极层还形成在电流限制绝缘层背离所述保护层的一侧。
23.可选的，形成所述掺杂半导体接触层的步骤包括：在所述有源层背离所述半导体衬底层的一侧形成第一子掺杂半导体层；在所述第一子掺杂半导体层背离所述有源层的一侧表面形成第二子掺杂半导体层，所述第二子掺杂半导体层的掺杂浓度大于所述第一子掺杂半导体层的掺杂浓度。
24.可选的，形成正面电极层之前，第一区的数量为若干个，不同的第一区周围的边缘区之间具有切割区；所述高可靠性低缺陷半导体发光器件的制备方法还包括：沿切割区解理正面电极层、电流限制绝缘层、保护层、掺杂半导体接触层、有源层和半导体衬底层。
25.本发明技术方案具有以下有益效果：本发明技术方案提供的高可靠性低缺陷半导体发光器件，包括保护层，保护层位于所述掺杂半导体接触层的边缘区背离所述有源层的一侧，所述保护层用于将掺杂半导体接触层的边缘区垫高，这样使得所述第一区上的正面电极层的上表面低于所述保护层的上表面。由于第一区上的正面电极层的上表面低于所述保护层的上表面，保护层对第一区上的正面电极层进行保护。因此保护层能避免半导体发光器件制备工程中受到外力产生划伤及污染缺陷；其次，保护层的引入增加了保护层上的正面电极层到有源层的距离，这大大降低了在半导体发光器件的腔面和侧面产生的解理缺陷对有源层的影响。即使正面电极层的少量材料延伸至半导体发光器件的部分腔面上，但是保护层的存在能避免正面电极层的材料延伸至有源层，降低正面电极层的材料对腔面的镀膜遮挡，减少腔面光学灾变损伤。综上，提高了半导体发光器件的可靠性。其次，设置保护层较为容易实现，技术难度降低，且成本较低。
26.进一步，当所述第二导电粒子的导电类型与所述第一导电离子的导电类型相反时，这样使得掺杂半导体接触层和保护层之间形成电隔离，使得掺杂半导体接触层的边缘区的电流得到限制。当所述第二导电粒子的导电类型与所述第一导电离子的导电类型相同时，由于所述第二导电粒子的掺杂浓度小于所述第一导电离子的掺杂浓度，所述保护层不易导电，保护层对掺杂半导体接触层的边缘区的电流在一定程度起到限制作用。
27.进一步，所述第二导电粒子的掺杂浓度为所述第一导电离子的掺杂浓度的10-6
倍~10-1
倍。这样使得保护层提供了附加的电绝缘作用，这样使得掺杂半导体接触层的边缘区的电流得到电流限制绝缘层和保护层双重限制保障。
28.进一步，掺杂半导体接触层的材料为掺杂有第一导电离子的第一主体半导体材料；所述保护层的材料为未掺杂的第二主体半导体材料，或者，所述保护层的材料为掺杂有第二导电粒子的第二主体半导体材料。所述第二主体半导体材料与所述第一主体半导体材料的平均晶格失配小于等于1%，这样使得掺杂半导体接触层和保护层之间界面处的应力降低，掺杂半导体接触层和保护层的界面晶格匹配度高，这样使得保护层容易在掺杂半导体接触层上形成。
29.进一步，掺杂半导体接触层包括第一子掺杂半导体层和位于所述第一子掺杂半导体层背离所述有源层一侧表面的第二子掺杂半导体层，所述第二子掺杂半导体层的掺杂浓度大于所述第一子掺杂半导体层的掺杂浓度。由于第二子掺杂半导体层的掺杂浓度较高，
因此第二子掺杂半导体层和正面电极层的接触电阻降低。由于第一子掺杂半导体层的掺杂浓度较低，且第二子掺杂半导体层相对于第一子掺杂半导体层远离有源层，因此掺杂半导体接触层的掺杂离子对有源层发出的光的吸收损耗影响降低。
30.本发明技术方案提供的高可靠性低缺陷半导体发光器件的制备方法，在所述掺杂半导体接触层的边缘区背离所述有源层一侧形成保护层，所述保护层用于将掺杂半导体接触层的边缘区垫高，这样使得所述第一区上的正面电极层的上表面低于所述保护层的上表面。由于第一区上的正面电极层的上表面低于所述保护层的上表面，保护层对第一区上的正面电极层进行保护。因此保护层能避免半导体发光器件制备工程中受到外力产生划伤及污染缺陷；其次，保护层的引入增加了保护层上的正面电极层到有源层的距离，这大大降低了在半导体发光器件的腔面和侧面产生的解理缺陷对有源层的影响。即使正面电极层的少量材料延伸至半导体发光器件的部分腔面上，但是保护层的存在能避免正面电极层的材料延伸至有源层，降低正面电极层的材料对腔面的镀膜遮挡，减少腔面光学灾变损伤。综上，提高了半导体发光器件的可靠性。其次，设置保护层较为容易实现，技术难度降低，且成本较低。
31.进一步，所述掺杂半导体接触层和所述初始保护层在一道外延工序中先后形成，简化了工艺。且由于掺杂半导体接触层和所述初始保护层的形成是连续的，这样在掺杂半导体接触层和所述初始保护层之间避免引入缺陷，使得保护层和掺杂半导体接触层的边缘区之间的缺陷降低，这样避免影响载流子迁移率，避免导致器件电阻电压升高。
32.进一步，即使电流限制绝缘层在形成之前，保护层的上表面具有缺陷，保护层上的电流限制绝缘层在形成过程中产生层错，但是保护层的电隔离作用能避免电流限制绝缘层由于电荷增加产生击穿现象，避免半导体发光器件老化寿命降低或漏电烧毁。
附图说明
33.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
34.图1为本发明一实施例的高可靠性低缺陷半导体发光器件的结构示意图；图2至图6为本发明另一实施例中高可靠性低缺陷半导体发光器件制备过程的结构图。
具体实施方式
35.随着大功率的半导体发光器件的市场及应用不断拓展，用户对于其高可靠性性能以及成本降低的这两个因素的要求，同时促使厂家更加关注大功率半导体发光器件在长期运行中的抗失效能力。半导体发光器件的失效通常是源于在工艺制备过程或封装过程中在晶圆表面引入污染或划痕缺陷，以及在芯片解理镀膜封装过程中芯片腔面靠近表面的解理缺陷。表面的缺陷导致介质膜在沉积过程中产生层错，如该类异常发生在发光区附近则会影响载流子迁移率导致器件电阻电压升高，或介质层电荷增加产生介质击穿现象，半导体发光器件老化寿命降低或漏电烧毁。晶圆表面缺陷还导致芯片的电流注入区封装缺陷导致
芯片局部温度高，应力大，引起有源材料失效。腔面和侧面靠近表面的解理缺陷导致腔面灾变损伤，引起封装过程旁路漏电烧毁。因此，通常通过外延生长调整，晶圆制备，腔面镀膜和封装过程的工艺严格控制来提升器件可靠性。但上述各项技术均会带来技术复杂度，工艺稳定性的降低，以及工艺生产成本的上升。
36.下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
37.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
38.此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
39.实施例1本发明一实施例提供一种高可靠性低缺陷半导体发光器件，参考图1，包括：半导体衬底层100；位于所述半导体衬底层上的有源层130；位于所述有源层130背离所述半导体衬底层100一侧的掺杂半导体接触层160，所述掺杂半导体接触层160包括第一区和包围所述第一区的边缘区；位于所述掺杂半导体接触层160的边缘区背离所述有源层130一侧的保护层170；正面电极层190，位于所述第一区背离所述有源层130的一侧，所述第一区上的正面电极层190的上表面低于所述保护层170的上表面。
40.本实施例中，所述保护层170用于将掺杂半导体接触层160的边缘区垫高，这样使得所述第一区上的正面电极层190的上表面低于所述保护层170的上表面。由于第一区上的正面电极层190的上表面低于所述保护层170的上表面，保护层对第一区上的正面电极层190进行保护。因此保护层170能避免半导体发光器件制备工程中受到外力产生划伤及污染缺陷；其次，保护层170的引入增加了保护层170上的正面电极层190到有源层的距离，这大大降低了在半导体发光器件的腔面和侧面产生的解理缺陷对有源层的影响。即使正面电极层190的少量材料延伸至半导体发光器件的部分腔面上，但是保护层170的存在能避免正面电极层190的材料延伸至有源层130，降低正面电极层190的材料对腔面的镀膜遮挡，减少腔面光学灾变损伤。综上，提高了半导体发光器件的可靠性。其次，设置保护层170较为容易实现，技术难度降低，且成本较低。
41.在一个实施例中，所述保护层170的上表面与位于所述第一区上的所述正面电极层190的上表面的高度差为0.05μm-5μm，例如0.05μm、0.1μm、0.5μm、2μm、3μm、4μm或5μm。若所述保护层170的上表面与位于所述第一区上的所述正面电极层190的上表面的高度差小于0.05μm，则所述保护层170对第一区和有源层130的保护作用较弱；若保护层170的上表面与位于所述第一区上的所述正面电极层190的上表面的高度差大于5μm,则会使得半导体发光器件的高度过高，不用于小型化。
42.在一个实施例中，所述保护层170在垂直于所述半导体衬底层100表面的方向上的厚度为0.1μm-5μm，例如0.1μm、0.5μm、2μm、3μm、4μm或5μm。若保护层170在垂直于所述半导体衬底层100表面的方向上的厚度过小，则所述保护层170对第一区和有源层130的保护作用较弱；若保护层170在垂直于所述半导体衬底层100表面的方向上的厚度过大，则会使得半导体发光器件的高度过高，不用于小型化。
43.所述保护层170为环状结构。保护层170不设置在第一区的上方。
44.所述高可靠性低缺陷半导体发光器件具有相对设置的前腔面和后腔面，所述前腔面和后腔面均暴露出有源层130侧壁表面和掺杂半导体接触层160的侧壁表面；所述保护层170包括相对设置的第一子保护区和第二子保护区，第一子保护区和第二子保护区沿出光方向排布，所述第一子保护区的外侧壁与所述前腔面暴露出的有源层130侧壁表面和所述前腔面暴露出的掺杂半导体接触层160的侧壁表面对齐，所述第二子保护区的外侧壁与后腔面暴露出的有源层130侧壁表面和后腔面暴露出的掺杂半导体接触层160的侧壁表面对齐。
45.所述保护层170还包括相对设置的第三子保护区和第四子保护区，第三子保护区分别与第一子保护区和第二子保护区连接，第四子保护区分别与第一子保护区和第二子保护区连接。
46.所述保护层170的材料为未掺杂的第二主体半导体材料，或者，所述保护层170的材料为掺杂有第二导电粒子的第二主体半导体材料，所述第二导电粒子的导电类型与所述第一导电离子的导电类型相反；或者，述保护层170的材料为掺杂有第二导电粒子的第二主体半导体材料，所述第二导电粒子的导电类型与所述第一导电离子的导电类型相同，且所述第二导电粒子的掺杂浓度小于所述第一导电离子的掺杂浓度。
47.当所述第二导电粒子的导电类型与所述第一导电离子的导电类型相反时，这样使得掺杂半导体接触层160和保护层170之间形成电隔离，使得掺杂半导体接触层160的边缘区的电流得到限制。在一个具体的实施例中，掺杂半导体接触层160的导电类型为n型，所述保护层170的导电类型为p型。
48.当所述第二导电粒子的导电类型与所述第一导电离子的导电类型相同时，由于所述第二导电粒子的掺杂浓度小于所述第一导电离子的掺杂浓度，所述保护层170不易导电，保护层170对掺杂半导体接触层160的边缘区的电流在一定程度起到限制作用。
49.在一个实施例中，所述第二主体半导体材料与所述第一主体半导体材料的平均晶格失配小于或等于1%，这样使得掺杂半导体接触层160和保护层170之间界面处的应力降低，掺杂半导体接触层160和保护层170的界面晶格匹配度高，这样使得保护层170容易在掺杂半导体接触层上形成。
50.进一步的，在一个实施例中，所述第二主体半导体材料与所述第一主体半导体材料相同。所述掺杂半导体接触层160和保护层170采用一致的主体半导体材料，这样使得掺杂半导体接触层160和保护层170之间界面处的进一步应力降低，掺杂半导体接触层160和保护层170的界面晶格匹配度进一步提高。
51.所述保护层170为单层结构或多层结构。
52.在一个实施例中，所述保护层170的材料为p型半导体保护层、n型半导体保护层或本征半导体保护层。具体的，当所述半导体衬底层100为gaas衬底时，所述保护层170的材料
为掺杂或者非掺杂的gaas，或者，所述保护层170的材料为掺杂或非掺杂的algaas，或者，所述保护层170的材料为掺杂或者非掺杂的ingap，或者，所述保护层170的材料为掺杂或者非掺杂的ingaasp，或者，所述保护层的材料为掺杂或者非掺杂的ingaas；当所述半导体衬底层100的材料为inp衬底时，所述保护层170的材料为掺杂或者非掺杂的ingaasp，或者，所述保护层170的材料为掺杂或者非掺杂的inp，或者，所述保护层的材料为掺杂或者非掺杂的ingaalas，或者，所述保护层的材料为掺杂或者非掺杂的ingaas，或者，所述保护层的材料为掺杂或者非掺杂的inalas；当所述半导体衬底层100的材料为gan衬底时，所述保护层170的材料为掺杂或者非掺杂的algan，或者，所述保护层170的材料为掺杂或者非掺杂的gan，或者，所述保护层170的材料为掺杂或者非掺杂的inalgan。
53.当保护层170为多层结构时，所述保护层170包括第一子保护层至第n子保护层，第k 1子保护层位于第k子保护层背离半导体衬底层100的一侧，n为大于或等于2的整数，k为大于或等于1且小于或等于n的整数。
54.在一个具体的实施例中，第k 1子保护层位于第k子保护层的导电类型相反，第一子保护层的导电类型和掺杂半导体接触层的导电类型相反。在一个实施例中，第一子保护层至第n子保护层均与掺杂半导体接触层的导电类型相反。
55.本实施例中，所述正面电极层190还位于所述保护层170背离所述掺杂半导体接触层160一侧；所述高可靠性低缺陷半导体发光器件还包括：电流限制绝缘层180，所述电流限制绝缘层180位于所述保护层170上的正面电极层190和所述保护层170之间。所述电流限制绝缘层180的材料包括氧化硅。
56.进一步，所述第二导电粒子的掺杂浓度为所述第一导电离子的掺杂浓度的10-6
倍~10-1
倍，例如10-6
倍、10-5
倍、10-4
倍、10-3
倍、10-2
倍或10-1
倍。这样使得保护层170提供了附加的电绝缘作用，这样使得掺杂半导体接触层160的边缘区的电流得到电流限制绝缘层180和保护层170双重限制保障。
57.进一步，所述电流限制绝缘层180位于所述保护层170上的正面电极层190和所述保护层170之间以及第一区的边缘背离所述有源层130的一侧，电流限制绝缘层180还覆盖保护层170的内侧壁。此时，第一区未被所述电流限制绝缘层180覆盖的区域作为电流注入区。好处在于：在给电流注入区注入电流时，由于电流注入区距离保护层170和掺杂半导体接触层160的边缘区之间的界面处有一定的距离，这样使得保护层170和掺杂半导体接触层160的边缘区之间的界面难以形成漏电路径。
58.当电流限制绝缘层180还位于第一区的边缘背离所述有源层130的一侧时，正面电极层190还覆盖第一区上的电流限制绝缘层180。
59.电流限制绝缘层180覆盖第一区的边缘的宽度指的是：电流限制绝缘层180覆盖第一区的边缘的任意单侧的宽度。
60.本实施例中，所述掺杂半导体接触层160包括第一子掺杂半导体层161和位于所述第一子掺杂半导体层161背离所述有源层130一侧表面的第二子掺杂半导体层162，所述第二子掺杂半导体层162的掺杂浓度大于所述第一子掺杂半导体层161的掺杂浓度。由于第二子掺杂半导体层162的掺杂浓度较高，因此第二子掺杂半导体层162和正面电极层190的接触电阻降低。由于第一子掺杂半导体层161的掺杂浓度较低，且第二子掺杂半导体层162相对于第一子掺杂半导体层161远离有源层130，因此掺杂半导体接触层160的掺杂离子对有
源层130发出的光的吸收损耗影响降低。
61.在一个实施例中，所述第二子掺杂半导体层162的掺杂浓度为所述第一子掺杂半导体层161的掺杂浓度的10倍~50倍。使得在降低第二子掺杂半导体层162和正面电极层190的接触电阻和降低光的吸收损耗影响之间均得到较好的兼顾。
62.在其他实施例中，掺杂半导体接触层可以为单层结构。掺杂半导体接触层的第一区用于和正面电极层接触，降低接触电极。
63.所述高可靠性低缺陷半导体发光器件还包括：位于所述掺杂半导体接触层160和所述有源层130之间的上波导层140；位于所述上波导层140和所述掺杂半导体接触层160之间的上限制层150；位于所述半导体衬底层100和所述有源层130之间的下波导层120；位于所述下波导层120和所述半导体衬底层100之间的下限制层110；位于所述半导体衬底层100背离所述有源层130一侧表面的背面电极层101。
64.本实施例中，当高可靠性低缺陷半导体发光器件与热沉焊接在一起时，保护层170增加了在焊接过程中焊料与有源层的距离，降低了焊料隆起导致的件漏电烧毁失效，提高半导体发光器件的可靠性。
65.本实施例中，还包括：覆盖前腔面的增透膜；覆盖后腔面的反射膜。
66.实施例2本实施例提供一种高可靠性低缺陷半导体发光器件的制备方法，参考图1，包括：s1:提供半导体衬底层；s2:在所述半导体衬底层上形成有源层；s3:在所述有源层背离所述半导体衬底层的一侧形成掺杂半导体接触层，所述掺杂半导体接触层包括第一区和包围所述第一区的边缘区；s4:在所述掺杂半导体接触层的边缘区背离所述有源层一侧形成保护层；s5:在所述第一区背离所述有源层的一侧形成正面电极层，所述第一区上的正面电极层的上表面低于所述保护层的上表面。
67.参考图2，提供半导体衬底层100；在半导体衬底层100上形成下限制层110；在下限制层110背离半导体衬底层100的一侧形成下波导层120；在下波导层背离半导体衬底层100的一侧形成有源层130；在有源层130背离半导体衬底层100的一侧形成上波导层140；在上波导层140背离有源层130的一侧形成上限制层150；在上限制层150背离有源层130的一侧形成掺杂半导体接触层160。
68.本实施例中，形成所述掺杂半导体接触层160的步骤包括：在所述有源层130背离所述半导体衬底层100的一侧形成第一子掺杂半导体层161；在所述第一子掺杂半导体层161背离所述有源层130的一侧表面形成第二子掺杂半导体层162，所述第二子掺杂半导体层162的掺杂浓度大于所述第一子掺杂半导体层161的掺杂浓度。关于第一子掺杂半导体层161和第二子掺杂半导体层162的参数描述参照前述实施例。
69.在其他实施例中，掺杂半导体接触层为单层结构。
70.在步骤s4中，在所述掺杂半导体接触层的边缘区背离所述有源层一侧形成保护层170。形成所述保护层170的步骤包括：参考图2，在所述第一区和边缘区背离所述有源层130的一侧外延生长初始保护层17；参考图3，刻蚀去除第一区上的初始保护层17，形成暴露出第一区表面的保护层170。
71.所述初始保护层17为单层结构或者多层结构。
72.当初始保护层17为多层结构时，初始保护层17从下至上包括第一子初始保护层至第n子初始保护层；刻蚀去除第一区上的初始保护层17，使得第k子初始保护层形成第k子保护层，使得第k 1子初始保护层形成第k 1子初始保护层。
73.在一个实施例中，当初始保护层17为多层结构时，在刻蚀去除第一区上的初始保护层17的步骤中，任意第k 1子初始保护层的材料与第一子初始保护层的材料的刻蚀选择比大于或等于5，例如5、8、10、15或20，第一子初始保护层的材料与掺杂半导体接触层160的材料的刻蚀选择比大于或等于5，例如5、8、10、15或20。
74.第一子初始保护层的材料与第二子掺杂半导体层162的材料的刻蚀选择比大于或等于5。
75.形成所述初始保护层的工艺包括工艺金属有机化合物化学气相沉积工艺（mocvd）和分子束外延工艺（meb）。
76.在一个实施例中，所述掺杂半导体接触层160和所述初始保护层17在一道外延工序中先后形成，简化了工艺。由于掺杂半导体接触层160和所述初始保护层17的形成是连续的，这样在掺杂半导体接触层160和所述初始保护层17之间避免引入缺陷，使得保护层170和掺杂半导体接触层160的边缘区之间的缺陷降低，这样避免影响载流子迁移率，避免导致器件电阻电压升高。
77.掺杂半导体接触层160和所述初始保护层17在同一个腔室中连续形成。
78.关于保护层的具体参数描述参照实施例1，不再详述。
79.参考图4，形成电流限制绝缘层180，所述电流限制绝缘层180位于保护层170背离所述有源层130的一侧，进一步的，所述电流限制绝缘层180位于保护层170背离所述有源层130的一侧、第一区的边缘背离所述有源层130的一侧以及保护层170的内侧壁。
80.参考图5，在所述第一区背离所述有源层的一侧形成正面电极层，所述第一区上的正面电极层的上表面低于所述保护层的上表面。
81.在形成所述正面电极层的步骤中，所述正面电极层还形成在电流限制绝缘层背离所述保护层的一侧。
82.本实施例中，即使电流限制绝缘层在形成之前，保护层的上表面具有缺陷，保护层上的电流限制绝缘层在形成过程中产生层错，但是保护层的电隔离作用能避免电流限制绝缘层由于电荷增加产生击穿现象，避免半导体发光器件老化寿命降低或漏电烧毁。
83.参考图6，在半导体衬底层100背离有源层130的一侧表面形成背面电极层101。
84.本实施例中，形成正面电极层之前，第一区的数量为若干个，不同的第一区周围的边缘区之间具有切割区；所述高可靠性低缺陷半导体发光器件的制备方法还包括：沿切割区解理正面电极层、电流限制绝缘层、保护层、掺杂半导体接触层、上限制层、上波导层、有源层、下波导层、下限制层和半导体衬底层。
85.本实施例中，还包括：在前腔面形成增透膜；在后腔面形成反射膜。
86.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。