后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法与流程

1.本发明涉及一种半导体集成电路制造方法，特别是涉及一种后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法。


背景技术：

2.在半导体集成电路制造中，随着工艺节点的不断缩小，通常需要采用由高介电常数层(hk)和金属栅(mg)叠加而成的栅极结构，这种栅极结构简称为hkmg。现有一种形成hkmg的工艺方法为后栅工艺(gate last)。在后栅工艺中，需要采用具有多晶硅伪栅的伪栅极结构，利用伪栅极结构作为自对准条件形成侧墙、源区和漏区。最后，多晶硅伪栅需要被去除，之后再在多晶硅伪栅的去除区域形成金属栅。而多晶硅伪栅通常会采用硬质掩膜层进行定义，故在去除多晶硅伪栅之前需要先去除硬质掩膜层。而多晶硅伪栅的去除工艺通常是放置在接触刻蚀停止层(cesl)和层间膜通常为第零层层间膜形成之后进行，这时，需要在进行层间膜的化学机械研磨工艺(cmp)时能将多晶硅伪栅顶部的接触刻蚀停止层都去除，只有在多晶硅伪栅顶部的接触刻蚀停止层都去除的条件下，才能将多晶硅伪栅完全去除。但是现有后栅工艺如28hk的后栅工艺中，往往在刻蚀硬质掩膜层之后会形成较大牛角，使得层间膜的化学机械研磨工艺中无法将多晶硅伪栅顶部的接触刻蚀停止层完全去除，从而会产生多晶硅残留，最后使器件性能出现问题。其中28hk表示28nm的工艺节点的具有hkmg的栅极结构的半导体器件的形成工艺。现有方法中，通常采用光刻胶回刻(preb)工艺来去除多晶硅栅顶部的硬质掩膜层，说明如下：
3.如图1a至图1d所示，是现有后栅工艺中多晶硅伪栅104顶部的硬质掩膜层105的回刻方法即preb工艺方法各步骤中的器件结构图；现有后栅工艺中多晶硅伪栅104顶部的硬质掩膜层105的回刻方法包括如下步骤：
4.步骤一、如图1a所示，在半导体衬底101上形成多个由栅介质层103、多晶硅伪栅104和硬质掩膜层105叠加而成的伪栅极结构。
5.在所述伪栅极结构的侧面形成侧墙106，所述侧墙106的顶部表面高于所述多晶硅伪栅104的顶部表面且低于等于所述硬质掩膜层105的顶部表面。
6.所述伪栅极结构的所述侧墙106之间具有间隔区；同一所述半导体衬底101上的所述伪栅极结构的宽度包括多个，所述间隔区的宽度包括多个。
7.通常，所述半导体衬底101为硅衬底。
8.所述硬质掩膜层105由第一氮化层105a和第二氧化层105b叠加而成。
9.所述侧墙106为由氧化层和氮化层叠加而成的双层侧墙。也能为：所述侧墙106也能为其他由氧化层或氮化层材料组成的结构，如单层氧化层侧墙，单层氮化层侧墙，或多层氧化层和氮化层的叠加形成的侧墙。
10.所述栅介质层103包括高介电常数层。在所述高介电常数层的底部还形成有界面层。在所述高介电常数层的顶部还形成有阻障层。所述高介电常数层的材料通常采用hfo2，界面层通常采用sio2。
11.通常，在形成所述伪栅极结构之前还包括在所述半导体衬底101中形成有场氧化层102的步骤，由所述场氧化层102隔离出有源区。
12.所述有源区包括核心区域对应的有源区和输入输出区域对应的有源区。
13.半导体器件包括核心器件和输入输出器件，所述核心器件形成于所述核心区域中；所述输入输出器件形成于所述输入输出区域中。
14.所述输入输出器件的所述伪栅极结构的宽度大于所述核心器件的所述伪栅极结构的宽度。
15.所述核心器件包括第一n型场效应晶体管201和第一p型场效应晶体管202。
16.所述输入输出器件包括第二n型场效应晶体管203和第二p型场效应晶体管204。
17.步骤一中，还包括在所述半导体衬底101的选定区域中形成p阱和n阱的步骤，所述第一n型场效应晶体管201和所述第二n型场效应晶体管203的形成区域中形成有p阱，所述第一p型场效应晶体管202和所述第二p型场效应晶体管204的形成区域中形成有n阱。
18.步骤一中，在所述侧墙106形成之后，还包括在所述伪栅极结构两侧的所述有源区中形成源区和漏区的步骤。所述源区和所述漏区通过对应的源漏注入实现，所述第一n型场效应晶体管201和所述第二n型场效应晶体管203的源漏注入为n型源漏注入，所述第一p型场效应晶体管202和所述第二p型场效应晶体管204的源漏注入为p型源漏注入。通常，在所述侧墙106形成之前，还包括进行轻掺杂漏注入(ldd)的步骤。
19.在形成所述第一p型场效应晶体管202和所述第二p型场效应晶体管204的源区和漏区的步骤中，还包括形成嵌入式锗硅外延层107的步骤。所述嵌入式锗硅外延层107通过在所述第一p型场效应晶体管202和所述第二p型场效应晶体管204对应的所述伪栅极结构两侧形成凹槽如σ型凹槽，之后在凹槽中填充锗硅外延层实现。最后所述第一p型场效应晶体管202和所述第二p型场效应晶体管204的源区和漏区形成于所述嵌入式锗硅外延层107中，所述嵌入式锗硅外延层107能增加p型场效应晶体管的空穴迁移率，从而能提高p型场效应晶体管的性能。
20.形成所述嵌入式锗硅外延层107的过程中会影响所述伪栅极结构的高度，由图1a所示可知，所述第一p型场效应晶体管202和所述第二p型场效应晶体管204的所述伪栅极结构的高度会降低。
21.步骤一中，所述源区和所述漏区形成之后，还包括在所述源区和所述漏区的表面形成金属硅化物108的步骤。
22.之后，还包括形成第三氮化层109的步骤，所述第三氮化层109将所述伪栅极结构的顶部表面、所述伪栅极结构对应的所述侧墙106的顶部表面和侧面以及所述间隔区的表面都覆盖。
23.步骤二、如图1a所示，涂布光刻胶110将所述伪栅极结构之间的所述间隔区完全填充并延伸到各所述伪栅极结构的表面上方。
24.由图1a所示，所述核心区域中的所述伪栅极结构的宽度和间距会小于所述输入输出区域中的所述伪栅极结构的宽度和间距，在所述核心区域的所述半导体器件的分布密度会大于所述输入输出区域中的所述半导体器件分布密度。最后涂布的光刻胶110的厚度会在所述半导体器件的分布密度不同的区域产生变化，也即所述光刻胶110的顶部表面并不完全相平，在所述输入输出区域中的所述光刻胶110的厚度会更厚以及顶部表面更高。
25.步骤三、如图1b所示，和光刻胶110在不同区域具有不同的厚度类似，光刻胶110在不同区域也具有不同的刻蚀负载(loading)，在所述半导体器件分布较疏散的区域如所述输入输出区域的刻蚀负载较大，这时，如果直接进行第一次回刻，有可能在所述核心区域的间隔区中的所述光刻胶110的厚度减薄的要求值下限时，所述输入输出区域的所述伪栅极结构顶部的所述光刻胶110还没有被完全去除。故需要在进行后续第一次回刻之前，需要采用光罩将所述输入输出区域的所述伪栅极结构的顶部的所述光刻胶110都去除，通常是直接将所以宽度大于的所述伪栅极结构顶部的所述光刻胶110都去除。
26.如图1c所示，进行第一次回刻对所述光刻胶110进行刻蚀，所述第一次回刻完成后所述光刻胶110仅位于所述间隔区中以及所述间隔区外部的所述光刻胶110都被去除。
27.由于所述光刻胶110和后续的第二次回刻中的所述硬质掩膜层之间的刻蚀选择比的限制，所述光刻胶110在后续第二次回刻中会减薄。故所述第一次回刻后的所述光刻胶110的厚度d101需要考虑到所述第二次回刻中的减薄的影响，这会使得厚度d101较大。厚度d101较大时，会在所述侧墙106的侧面形成光刻胶残留205。所述光刻胶残留205使后续第二次回刻工艺中容易形成牛角。
28.步骤四、如图1d所示，以所述光刻胶110为掩膜进行第二次回刻对所述硬质掩膜层105进行刻蚀，所述第二次回刻同时对所述硬质掩膜层105两侧的所述侧墙106进行同步刻蚀。通常，所述第二次回刻工艺将所述第二氧化层105b完全去除，所述第一氮化层105a保留。
29.由于在所述第一次回刻之后有所述光刻胶残留205的存在，在所述第二次回刻中会形成如虚线圈206所示的牛角。
30.所述第一次回刻工艺中，虽然增加所述光刻胶110的刻蚀量能减少所述光刻胶残留205，从而减少牛角。但是所述第一次回刻工艺中的所述光刻胶110的刻蚀量增加后，厚度d101会减少，这样在第二次回刻完成后图1d所示的所述光刻胶110的厚度d102也会减少，如果厚度d102太小，则无法对所述伪栅极结构两侧的所述半导体衬底表面结构进行保护，如无法对所述嵌入式锗硅外延层107进行很好的保护。所以，现有方法中，为了减少牛角，需要降低厚度d101；但是为了使后续的厚度d102满足对所述半导体衬底表面结构件很好保护的要求，厚度d101又不能太小，这样就使得厚度d101的取值范围较小，所述第一次回刻工艺的工艺窗口变小，工艺复杂性和控制难度都会增加。
31.步骤五、去除所述光刻胶110。
32.步骤五之后还包括：
33.形成由氮化层组成的接触刻蚀停止层；
34.形成层间膜；
35.进行化学机械研磨工艺将所述伪栅极结构顶部的所述层间膜去除并使所述层间膜仅位于所述间隔区中，所述化学机械研磨工艺同时将将所述伪栅极结构顶部的所述接触刻蚀停止层去除并将所述多晶硅伪栅104的顶部打开。现有方法中，由于第二次回刻之后容易产生较大的牛角，在进行所述层间膜的化学机械研磨工艺时容易在所述多晶硅伪栅104的顶部产生所述接触刻蚀停止层的残留即氮化层残留，这样不利于后续的多晶硅伪栅的拔除。
36.去除所述多晶硅伪栅104。当所述多晶硅伪栅104的顶部产生了所述接触刻蚀停止
层的残留时，容易产生多晶硅残留，即多晶硅不容易去除干净。
37.在所述多晶硅伪栅104去除区域中形成金属栅。所述金属栅包括对应的功函数层以及电极连接层。


技术实现要素：

38.本发明所要解决的技术问题是提供一种后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法，能降低工艺复杂性和控制难度，能提高工艺窗口，能节省光罩以及能减少对器件的损伤。
39.为解决上述技术问题，本发明提供的后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法包括如下步骤：
40.步骤一、在半导体衬底上形成多个由栅介质层、多晶硅伪栅和硬质掩膜层叠加而成的伪栅极结构。
41.在所述伪栅极结构的侧面形成侧墙，所述侧墙的顶部表面高于所述多晶硅伪栅的顶部表面且低于等于所述硬质掩膜层的顶部表面。
42.所述伪栅极结构的所述侧墙之间具有间隔区；同一所述半导体衬底上的所述伪栅极结构的宽度包括多个，所述间隔区的宽度包括多个。
43.步骤二、沉积旋涂碳层将所述伪栅极结构之间的所述间隔区完全填充并延伸到各所述伪栅极结构的表面上方。
44.步骤三、进行无光罩定义的第一次回刻对所述旋涂碳层进行刻蚀，所述第一次回刻完成后所述旋涂碳层仅位于所述间隔区中以及所述间隔区外部的所述旋涂碳层都被去除。
45.所述旋涂碳层在不同宽度的所述伪栅极结构和不同宽度的所述间隔区的分布区域中的刻蚀负载差异满足使所述第一次回刻采用无光罩的一次性全面刻蚀的要求。
46.所述第一次回刻后所述旋涂碳层的厚度满足后续第二次回刻中对所述间隔区的所述半导体衬底表面结构进行保护的要求。
47.所述第一次回刻后的所述旋涂碳层还同时满足减少或消除附着在所述侧墙上的旋涂碳层残留的要求，以保证所述旋涂碳层都位于所述多晶硅伪栅的顶部表面以下，使后续第二次回刻中不形成牛角或使牛角高度较小。
48.步骤四、以所述旋涂碳层为掩膜进行第二次回刻对所述硬质掩膜层进行刻蚀，所述第二次回刻同时对所述硬质掩膜层两侧的所述侧墙进行同步刻蚀。
49.步骤五、去除所述旋涂碳层。
50.进一步的改进是，所述半导体衬底包括硅衬底。
51.进一步的改进是，所述硬质掩膜层由第一氮化层和第二氧化层叠加而成。
52.进一步的改进是，步骤四中，所述第二次回刻工艺将所述第二氧化层完全去除，所述第一氮化层保留。
53.进一步的改进是，所述侧墙的材料包括氮化层或氧化层。
54.进一步的改进是，所述栅介质层包括高介电常数层。
55.进一步的改进是，步骤一中，在形成所述伪栅极结构之前还包括在所述半导体衬底中形成有场氧化层的步骤，由所述场氧化层隔离出有源区。
56.进一步的改进是，所述有源区包括核心区域对应的有源区和输入输出区域对应的有源区。
57.半导体器件包括核心器件和输入输出器件，所述核心器件形成于所述核心区域中；所述输入输出器件形成于所述输入输出区域中。
58.进一步的改进是，所述核心器件包括第一n型场效应晶体管和第一p型场效应晶体管。
59.所述输入输出器件包括第二n型场效应晶体管和第二p型场效应晶体管。
60.进一步的改进是，步骤一中，还包括在所述半导体衬底的选定区域中形成p阱和n阱的步骤，所述第一n型场效应晶体管和所述第二n型场效应晶体管的形成区域中形成有p阱，所述第一p型场效应晶体管和所述第二p型场效应晶体管的形成区域中形成有n阱。
61.进一步的改进是，步骤一中，在所述侧墙形成之后，还包括在所述伪栅极结构两侧的所述有源区中形成源区和漏区的步骤。
62.进一步的改进是，在形成所述第一p型场效应晶体管和所述第二p型场效应晶体管的源区和漏区的步骤中，还包括形成嵌入式锗硅外延层的步骤。
63.进一步的改进是，步骤一中，所述源区和所述漏区形成之后，还包括在所述源区和所述漏区的表面形成金属硅化物的步骤。
64.之后，还包括形成第三氮化层的步骤，所述第三氮化层将所述伪栅极结构的顶部表面、所述伪栅极结构对应的所述侧墙的顶部表面和侧面以及所述间隔区的表面都覆盖。
65.进一步的改进是，步骤五之后还包括：
66.形成由氮化层组成的接触刻蚀停止层；
67.形成层间膜；
68.进行化学机械研磨工艺将所述伪栅极结构顶部的所述层间膜去除并使所述层间膜仅位于所述间隔区中，所述化学机械研磨工艺同时将将所述伪栅极结构顶部的所述接触刻蚀停止层去除并将所述多晶硅伪栅的顶部打开；
69.去除所述多晶硅伪栅；
70.在所述多晶硅伪栅去除区域中形成金属栅。
71.进一步的改进是，所述半导体器件的工艺节点为28nm以下。
72.进一步的改进是，所述输入输出器件的所述伪栅极结构的宽度大于所述核心器件的所述伪栅极结构的宽度。
73.和现有工艺中采用光刻胶回刻(preb)工艺环(loop)来刻蚀多晶硅伪栅顶部的硬质掩膜层不同，本发明采用旋涂碳层替换光刻胶，本发明利用旋涂碳层在不同宽度的伪栅极结构和不同宽度的间隔区的分布区域中的刻蚀负载差异较小的特征，能采用无光罩的一次性全面刻蚀实现第一次回刻即旋涂碳层回刻，和光刻胶回刻工艺环中在进行光刻胶回刻之前需要采用光罩定义加刻蚀工艺来调节不同区域的光刻胶的刻蚀负载不同，本发明旋涂碳层回刻之前不需要采用光罩进行定义，故本发明能节省一层光罩，故能节约成本，还能降低工艺复杂性和控制难度。
74.本发明还利用了旋涂碳层和硬质掩膜层之间的刻蚀选择比小于光刻胶和硬质掩膜层之间的刻蚀选择比的特征，能在第二次回刻即硬质掩膜层回刻工艺中采用更薄的旋涂碳层即可实现对伪栅极结构两侧的半导体衬底表面结构如嵌入式锗硅外延层进行保护，这
样能进一步同时取得如下技术效果：
75.第一、和现有方法中第一次回刻需要保证使光刻胶具有较厚的厚度相比，本发明的第一次回刻的刻蚀厚度能更多以及刻蚀厚度的变化范围能更大，故本发明能提高第一次回刻的工艺窗口，能进一步降低工艺复杂性和控制难度。
76.第二、能提高对伪栅极结构两侧的半导体衬底表面结构的保护能力，能降低对伪栅极结构两侧的半导体衬底表面结构如锗硅外延层的损伤风险。
77.第三、由于第一次回刻后旋涂碳层的厚度能进一步降低，旋涂碳层的厚度降低后能减少或消除附着在侧墙上的旋涂碳层残留，故能使后续第二次回刻中不形成牛角或使牛角高度较小，从而能在后续去除多晶硅伪栅时防止产生多晶硅残留。
78.总之，本发明能降低工艺复杂性和控制难度，能提高工艺窗口，能节省光罩以及能降低对器件产生损伤的风险，能保证工艺健康。
附图说明
79.下面结合附图和具体实施方式对本发明作进一步详细的说明：
80.图1a-图1d是现有后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法的各步骤中的器件结构图；
81.图2是本发明实施例后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法的流程图；
82.图3a-图3c是本发明实施例后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法各步骤中的器件结构图。
具体实施方式
83.如图2所示，是本发明实施例后栅工艺中多晶硅伪栅4顶部的硬质掩膜层5的回刻方法的流程图；如图3a至图3c所示，是本发明实施例后栅工艺中多晶硅伪栅4顶部的硬质掩膜层5的回刻方法各步骤中的器件结构图；本发明实施例后栅工艺中多晶硅伪栅4顶部的硬质掩膜层5的回刻方法包括如下步骤：
84.步骤一、如图3a所示，在半导体衬底1上形成多个由栅介质层3、多晶硅伪栅4和硬质掩膜层5叠加而成的伪栅极结构。
85.在所述伪栅极结构的侧面形成侧墙6，所述侧墙6的顶部表面高于所述多晶硅伪栅4的顶部表面且低于等于所述硬质掩膜层5的顶部表面。
86.所述伪栅极结构的所述侧墙6之间具有间隔区；同一所述半导体衬底1上的所述伪栅极结构的宽度包括多个，所述间隔区的宽度包括多个。
87.本发明实施例中，所述半导体衬底1为硅衬底。
88.所述硬质掩膜层5由第一氮化层5a和第二氧化层5b叠加而成。
89.所述侧墙6为由氧化层和氮化层叠加而成的双层侧墙。在其他实施例中，所述侧墙6也能为其他由氧化层或氮化层材料组成的结构，如单层氧化层侧墙，单层氮化层侧墙，或多层氧化层和氮化层的叠加形成的侧墙。
90.所述栅介质层3包括高介电常数层。在所述高介电常数层的底部还形成有界面层。在所述高介电常数层的顶部还形成有阻障层。所述高介电常数层的材料通常采用hfo2，界
面层通常采用sio2。
91.本发明实施例中，在形成所述伪栅极结构之前还包括在所述半导体衬底1中形成有场氧化层2的步骤，由所述场氧化层2隔离出有源区。
92.所述有源区包括核心区域对应的有源区和输入输出区域对应的有源区。
93.半导体器件包括核心器件和输入输出器件，所述核心器件形成于所述核心区域中；所述输入输出器件形成于所述输入输出区域中。
94.本发明实施例中，所述半导体器件的工艺节点为28nm以下，也即本发明实施例适用于28hk工艺中，28hk工艺表示28nm工艺节点的hkmg的形成工艺。
95.所述输入输出器件的所述伪栅极结构的宽度大于所述核心器件的所述伪栅极结构的宽度。
96.所述核心器件包括第一n型场效应晶体管301和第一p型场效应晶体管302。
97.所述输入输出器件包括第二n型场效应晶体管303和第二p型场效应晶体管304。
98.步骤一中，还包括在所述半导体衬底1的选定区域中形成p阱和n阱的步骤，所述第一n型场效应晶体管301和所述第二n型场效应晶体管303的形成区域中形成有p阱，所述第一p型场效应晶体管302和所述第二p型场效应晶体管304的形成区域中形成有n阱。
99.步骤一中，在所述侧墙6形成之后，还包括在所述伪栅极结构两侧的所述有源区中形成源区和漏区的步骤。所述源区和所述漏区通过对应的源漏注入实现，所述第一n型场效应晶体管301和所述第二n型场效应晶体管303的源漏注入为n型源漏注入，所述第一p型场效应晶体管302和所述第二p型场效应晶体管304的源漏注入为p型源漏注入。通常，在所述侧墙6形成之前，还包括进行轻掺杂漏注入(ldd)的步骤。
100.在形成所述第一p型场效应晶体管302和所述第二p型场效应晶体管304的源区和漏区的步骤中，还包括形成嵌入式锗硅外延层7的步骤。所述嵌入式锗硅外延层7通过在所述第一p型场效应晶体管302和所述第二p型场效应晶体管304对应的所述伪栅极结构两侧形成凹槽如σ型凹槽，之后在凹槽中填充锗硅外延层实现。最后所述第一p型场效应晶体管302和所述第二p型场效应晶体管304的源区和漏区形成于所述嵌入式锗硅外延层7中，所述嵌入式锗硅外延层7能增加p型场效应晶体管的空穴迁移率，从而能提高p型场效应晶体管的性能。在另外一些实施例中，也能在所述第一n型场效应晶体管301和所述第二n型场效应晶体管303的源区和漏区的形成区域中形成嵌入式sip外延层，以增加电子迁移率。
101.步骤一中，所述源区和所述漏区形成之后，还包括在所述源区和所述漏区的表面形成金属硅化物8的步骤。
102.之后，还包括形成第三氮化层9的步骤，所述第三氮化层9将所述伪栅极结构的顶部表面、所述伪栅极结构对应的所述侧墙6的顶部表面和侧面以及所述间隔区的表面都覆盖。
103.步骤二、如图3a所示，沉积旋涂碳层10将所述伪栅极结构之间的所述间隔区完全填充并延伸到各所述伪栅极结构的表面上方。
104.步骤三、如图3b所示，进行无光罩定义的第一次回刻对所述旋涂碳层10进行刻蚀，所述第一次回刻完成后所述旋涂碳层10仅位于所述间隔区中以及所述间隔区外部的所述旋涂碳层10都被去除。
105.所述旋涂碳层10在不同宽度的所述伪栅极结构和不同宽度的所述间隔区的分布
区域中的刻蚀负载差异满足使所述第一次回刻采用无光罩的一次性全面刻蚀的要求。也即，本发明实施例中，不同区域的所述旋涂碳层10的刻蚀负载差异不大，这样使得不同区域的所述旋涂碳层10能以差不多的刻蚀速率进行刻蚀，从而不需要采用光罩来将刻蚀负载大的区域打开，也即本发明实施例能省略一层光罩。
106.所述第一次回刻后所述旋涂碳层10的厚度d1满足后续第二次回刻中对所述间隔区的所述半导体衬底1表面结构进行保护的要求。
107.所述第一次回刻后的所述旋涂碳层10还同时满足减少或消除附着在所述侧墙6上的旋涂碳层10残留的要求，以保证所述旋涂碳层10都位于所述多晶硅伪栅4的顶部表面以下，使后续第二次回刻中不形成牛角或使牛角高度较小。
108.和现有技术相比，本发明实施例所采用的所述旋涂碳层10和所述硬质掩膜层5之间的刻蚀选择比小于光刻胶和硬质掩膜层之间的刻蚀选择比的特征，能在后续第二次回刻中采用更薄的旋涂碳层10即可实现对伪栅极结构两侧的半导体衬底1表面结构进行保护，也即本发明实施例的第一次回刻之后的厚度d1能比现有方法中第一次回刻之后的光刻胶的厚度更小，这样不仅能提高第一次回刻的工艺窗口，降低工艺复杂性和工艺控制难度，还能在后续第二次回刻中提高对伪栅极结构两侧的半导体衬底表面结构的保护。
109.步骤四、如图3c所示，以所述旋涂碳层10为掩膜进行第二次回刻对所述硬质掩膜层5进行刻蚀，所述第二次回刻同时对所述硬质掩膜层5两侧的所述侧墙6进行同步刻蚀。
110.本发明实施例中，所述第二次回刻工艺将所述第二氧化层5b完全去除，所述第一氮化层5a保留。
111.由于所述第一次回刻之后，在所述侧墙6的侧面没有旋涂碳层10的残留，也即在所述间隔区的所述旋涂碳层10的表面都相平，故能防止由于所述侧墙6的侧面残留的旋涂碳层10所产生的牛角，最后能使第二次回刻中不形成牛角或使牛角高度较小，和图1d比较可知，本发明实施例形成的图3c所示的结构中，所述第二次回刻后的所述伪栅极结构的顶部表面即所述第一氮化层5a的顶部表面和所述侧墙6的顶部表面相平，这样能在后续去除多晶硅伪栅4时防止产生多晶硅残留。
112.步骤五、去除所述旋涂碳层10。
113.步骤五之后还包括：
114.形成由氮化层组成的接触刻蚀停止层；
115.形成层间膜；
116.进行化学机械研磨工艺将所述伪栅极结构顶部的所述层间膜去除并使所述层间膜仅位于所述间隔区中，所述化学机械研磨工艺同时将将所述伪栅极结构顶部的所述接触刻蚀停止层去除并将所述多晶硅伪栅4的顶部打开。现有方法中，由于第二次回刻之后容易产生较大的牛角，在进行所述层间膜的化学机械研磨工艺时容易在所述多晶硅伪栅4的顶部产生所述接触刻蚀停止层的残留即氮化层残留，这样不利于后续的多晶硅伪栅的拔除。而本发明实施例能消除或减少第二次回刻之后的牛角，故能在所述层间膜的化学机械研磨工艺中将所述接触刻蚀停止层全部去除，也能将残留的所述第一氮化层5a去除，这样能将所述多晶硅伪栅4的顶部表面完全打开。
117.去除所述多晶硅伪栅4。
118.在所述多晶硅伪栅4去除区域中形成金属栅。所述金属栅包括对应的功函数层以
及电极连接层。
119.和现有工艺中采用光刻胶回刻(preb)工艺环(loop)来刻蚀多晶硅伪栅4顶部的硬质掩膜层5不同，本发明实施例采用旋涂碳层10替换光刻胶，本发明实施例利用旋涂碳层10在不同宽度的伪栅极结构和不同宽度的间隔区的分布区域中的刻蚀负载差异较小的特征，能采用无光罩的一次性全面刻蚀实现第一次回刻即旋涂碳层10回刻，和光刻胶回刻工艺环中在进行光刻胶回刻之前需要采用光罩定义加刻蚀工艺来调节不同区域的光刻胶的刻蚀负载不同，本发明实施例旋涂碳层10回刻之前不需要采用光罩进行定义，故本发明实施例能节省一层光罩，故能节约成本，还能降低工艺复杂性和控制难度。
120.本发明实施例还利用了旋涂碳层10和硬质掩膜层5之间的刻蚀选择比小于光刻胶和硬质掩膜层5之间的刻蚀选择比的特征，也即在刻蚀相同厚度的硬质掩膜层5时，旋涂碳层10被损耗的厚度会小于光刻胶被损耗的厚度，故能在第二次回刻即硬质掩膜层5回刻工艺中采用更薄的旋涂碳层10即可实现对伪栅极结构两侧的半导体衬底1表面结构如嵌入式锗硅外延层7进行保护，这样能进一步同时取得如下技术效果：
121.第一、和现有方法中第一次回刻需要保证使光刻胶具有较厚的厚度相比，本发明实施例的第一次回刻的刻蚀厚度能更多以及刻蚀厚度的变化范围能更大，故本发明实施例能提高第一次回刻的工艺窗口，能进一步降低工艺复杂性和控制难度。
122.第二、能提高对伪栅极结构两侧的半导体衬底1表面结构的保护能力，能降低对伪栅极结构两侧的半导体衬底1表面结构如锗硅外延层的损伤风险。
123.第三、由于第一次回刻后旋涂碳层10的厚度能进一步降低，旋涂碳层10的厚度降低后能减少或消除附着在侧墙6上的旋涂碳层10残留，故能使后续第二次回刻中不形成牛角或使牛角高度较小，从而能在后续去除多晶硅伪栅4时防止产生多晶硅残留。
124.总之，本发明实施例能降低工艺复杂性和控制难度，能提高工艺窗口，能节省光罩以及能降低对器件产生损伤的风险，能保证工艺健康。
125.以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。