像素驱动电路的布线结构、显示面板和显示装置的制作方法

1.本发明实施例涉及显示技术领域，特别涉及一种像素驱动电路的布线结构、显示面板和显示装置。


背景技术：

2.随着显示行业的迅速发展，人们对显示产品的追求也越来越多样化，为了更好的客户体验，屏体的刷新频率也越来越高。
3.高刷新频率的产品由于刷新频率较高，充电时间不足会产生很多问题，例如低灰阶mura、黑态电压偏高等。因此，如何增加充电时间、实现高刷新率成为目前亟需解决的问题。


技术实现要素：

4.本发明实施方式的目的在于提供一种像素驱动电路的布线结构、显示面板和显示装置，有利于增加充电时间，实现高刷新率。
5.为解决上述技术问题，本发明的实施方式提供了一种像素驱动电路的布线结构，包括衬底，位于所述衬底上的像素驱动电路，所述像素驱动电路包括：数据信号线和电压信号线，还包括自所述电压信号线延伸至所述像素驱动电路的第三开关管的中间节点、且与所述中间节点形成电容的连接线，其中，所述第三开关管包括两个mos管，两个所述mos管的栅极连接形成总栅极、且其中一个mos管的第一端和另一个所述mos管的第二端连接形成所述中间节点；所述连接线在所述衬底上的正投影与所述数据信号线在所述衬底上的正投影不存在交叠。
6.另外，所述电压信号线包括：第一电压信号线和第二电压信号线，所述第一电压信号线和所述第二电压信号线电连接；所述第一电压信号线与所述数据信号线间隔设置且沿第一方向延伸；所述第二电压信号线沿第二方向延伸，所述第一方向和所述第二方向相交；所述连接线自所述第二电压信号线延伸至所述第三开关管的中间节点。
7.另外，所述像素驱动电路还包括：依次间隔设置、且均沿所述第二方向延伸的初始化信号线、第一扫描信号线、第二扫描信号线和发光控制信号线，所述第二电压信号线位于所述第二扫描信号线和所述发光控制信号线之间。
8.另外，所述中间节点位于所述第二扫描信号线和所述第一电压信号线之间。该方案中中间节点位于第二扫描信号线和第一电压信号线之间，在第一扫描信号线和第二扫描信号线之间形成一个较大的空缺区域，能够增加显示面板的透过率。
9.另外，所述电压信号线包括：第一电压信号线和第二电压信号线，所述第一电压信号线和所述第二电压信号线电连接；所述第一电压信号线与所述数据信号线间隔设置且沿第一方向延伸；所述第二电压信号线沿第二方向延伸，所述第一方向和所述第二方向相交；还包括：依次间隔设置、且均沿所述第二方向延伸的初始化信号线、第一扫描信号线、第二扫描信号线和发光控制信号线，所述像素驱动电路还包括：位于所述第二扫描信号线和发
光控制信号线之间的存储电容；所述连接线自距离所述存储电容最近的所述第一电压信号线延伸至所述第三开关管的中间节点。
10.另外，所述像素驱动电路还包括：存储电容、第一开关管、第二开关管和第三开关管；所述存储电容的一端连接所述第一电压信号线、另一端连接所述第一开关管的栅极；所述第二开关管的栅极连接所述第二扫描信号线、第一端连接所述数据信号线、第二端连接所述第一开关管的第一端；所述第三开关管的所述总栅极连接所述第二扫描信号线，其中一个mos管的第二端连接所述第一开关管的第二端，另一个所述mos管的第一端连接所述存储电容的第二端。
11.本发明的实施方式还提供了一种显示面板，包括：衬底，在所述衬底上依次层叠设置且两两间隔绝缘设置的有源层、第一金属层、第二金属层和第三金属层，所述有源层、所述第一金属层、所述第二金属层和所述第三金属层用于形成像素驱动电路，所述像素驱动电路包括数据信号线和电压信号线；所述第二金属层包括：连接线，所述连接线自所述电压信号线延伸至所述像素驱动电路的第三开关管的中间节点、且与所述中间节点形成电容，其中，所述第三开关管包括两个mos管，两个所述mos管的栅极连接形成总栅极、且其中一个mos管的第一端和另一个所述mos管的第二端通过所述有源层连接形成所述中间节点；所述连接线在所述衬底上的正投影与所述数据信号线在所述衬底上的正投影不存在交叠。
12.另外，所述电压信号线包括：第一电压信号线和第二电压信号线，所述第一电压信号线和所述第二电压信号线电连接；所述第三金属层包括：间隔设置且沿第一方向延伸的所述数据信号线和所述第一电压信号线；所述第二金属层包括：沿第二方向延伸的所述第二电压信号线，所述第一方向和所述第二方向相交；所述连接线自所述第二电压信号线延伸至所述第三开关管的中间节点。
13.另外，所述第二金属层还包括：依次间隔设置、且均沿所述第二方向延伸的初始化信号线、第一扫描信号线、第二扫描信号线和发光控制信号线，所述第二电压信号线位于所述第二扫描信号线和所述发光控制信号线之间。
14.另外，所述中间节点位于所述第二扫描信号线和所述第一电压信号线之间。
15.本发明的实施方式还提供了一种显示装置包括上述像素驱动电路的布线结构，或者，如显示面板。
16.本发明实施方式相对于相关技术而言提供了一种像素驱动电路的布线结构，包括衬底以及位于衬底上的像素驱动电路，像素驱动电路包括数据信号线和电压信号线，数据信号线为发光像素提供输入信号，电压信号线为像素驱动电路内的开关管提供电压信号。像素驱动电路还包括：自电压信号线延伸至像素驱动电路的第三开关管的中间节点、且与中间节点形成电容的连接线，其中，第三开关管包括两个mos管，两个mos管的栅极连接形成总栅极、且其中一个mos管的第一端和另一个mos管的第二端连接形成中间节点。由于控制第三开关管的扫描信号由低跳高的瞬间会将中间节点的电位拉高，在发光阶段容易漏电导致一帧内像素的亮度存在变化，因此为了稳定第三开关管中间节点的电位，需在中间节点位置处形成的电容。本实施例连接线在衬底上的正投影与数据信号线在衬底上的正投影不存在交叠，在稳定像素驱动电路中第三开关管的电位的同时，避免为数据信号线带来较大的寄生电容，能够降低数据信号跳变过程产生的延迟、减小两次数据写入的时间间隔，有利于增加充电时间，实现高刷新率。
附图说明
17.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
18.图1是根据本发明像素驱动电路为7t1c电路的结构示意图；
19.图2是根据本发明目前像素驱动电路的布线图；
20.图3是根据本发明实施例像素驱动电路的布线图；
21.图4是根据本发明实施例图3所示像素驱动电路中第三开关管t3的中间节点n2所在位置处显示面板的截面图。
具体实施方式
22.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本技术所要求保护的技术方案。
23.本实施例中像素驱动电路为7t1c电路，单个像素驱动电路如图1所示，包括：第一开关管t1、第二开关管t2、第三开关管t3、第四开关管t4、第五开关管t5、第六开关管t6、第七开关管t7和存储电容cst，每个开关管(包括第一开关管t1、第二开关管t2、第三开关管t3、第四开关管t4、第五开关管t5、第六开关管t6、第七开关管t7)均包括栅极、第一端和第二端，开关管可以为pmos管或nmos管。
24.存储电容cst的一端连接电压信号vdd、存储电容cst的另一端连接第一开关管t1的栅极。第二开关管t2的栅极连接第二扫描信号scan2、第二开关管t2的第一端连接数据信号data、第二开关管t2的第二端连接第一开关管t1的第一端。第三开关管t3的栅极连接第二扫描信号scan2、第三开关管t3的第一端连接存储电容cst的另一端、第三开关管t3的第二端连接第一开关管t1的第二端。第四开关管t4的栅极连接第一扫描信号scan1、第四开关管t4的第一端连接存储电容cst的另一端、第四开关管t4的第二端连接初始化信号vref。第五开关管t5的栅极连接发光控制信号em、第五开关管t5的第一端连接电压信号vdd、第五开关管t5的第二端连接第一开关管t1的第一端。第六开关管t6的栅极连接发光控制信号em、第六开关管t6的第一端连接第一开关管t1的第二端、第六开关管t6的第二端连接发光像素的阳极。第七开关管t7的栅极连接第三扫描信号scan3、第七开关管t7的第一端连接第六开关管t6的第二端、第七开关管t7的第二端连接初始化信号vref。发光像素的阴极接电源vss。
25.具体的，第三开关管t3和第四开关管t4均包括两个mos管，其中，第三开关管t3包括两个mos管，两个mos管的栅极连接形成总栅极、且其中一个mos管的第一端和另一个mos管的第二端连接，第三开关管t3的总栅极连接第二扫描信号线scan2，其中一个mos管的第二端连接第一开关管t1的第二端，另一个mos管的第一端连接存储电容cst的第二端。第四开关管t4包括两个mos管，两个mos管的栅极连接形成总栅极、且其中一个mos管的第一端和另一个mos管的第二端连接，第四开关管t4的总栅极连接第一扫描信号scan1，其中一个mos管的第二端连接初始化信号vref，另一个mos管的第一端连接存储电容cst的另一端。
26.基于图1所示的像素驱动电路，目前的像素驱动电路的布线结构如图2所示，包括：
27.位于衬底上的像素驱动电路，像素驱动电路包括：间隔设置、且沿第一方向延伸的数据信号线data和第一电压信号线vdd1，数据信号线data用于为多个像素驱动电路提供数据信号data，第一电压信号线vdd1用于为多个像素驱动电路提供电压信号vdd。
28.依次间隔设置、且均沿第二方向延伸的初始化信号线vref、第一扫描信号线scan1、第二扫描信号线scan2、第二电压信号线vdd2和发光控制信号线em，初始化信号线vref用于为多个像素驱动电路提供初始化信号vref，第一扫描信号线scan1用于为多个像素驱动电路提供第一扫描信号scan1和第三扫描信号scan3，所述第二电压信号线vdd2与第一电压信号线vdd1电连接，共同为多个像素驱动电路提供电压信号vdd，发光控制信号线em为多个像素驱动电路提供发光控制信号em。本实施例中的第一方向和第二方向相交、可呈垂直相交，具体的，如图2所示，第一方向可为纵向、第二方向可为横向。
29.一个像素驱动电路至少包括：存储电容cst、第一开关管t1、第二开关管t2和第三开关管t3。存储电容cst的一端连接第一电压信号线vdd1、存储电容cst的另一端连接第一开关管t1的栅极；第二开关管t2的栅极连接第二扫描信号线scan2、第二开关管t2的第一端连接数据信号线data、第二开关管t2的第二端连接第一开关管t1的第一端。第三开关管t3包括两个mos管，两个mos管的栅极连接形成总栅极、且其中一个mos管的第一端和另一个mos管的第二端连接形成中间节点n1，第三开关管t3的总栅极连接第二扫描信号线scan2，其中一个mos管的第二端连接第一开关管t1的第二端，另一个mos管的第一端连接存储电容cst的第二端。
30.像素驱动电路的布线结构中第三开关管t3的中间节点n1位于第一扫描信号线scan1和第二扫描信号线scan2之间。需说明的是，如图2所示，像素驱动电路的布线结构中还包括：第四开关管t4、第五开关管t5、第六开关管t6和第七开关管t7，本实施例中不进行赘述。
31.由于控制第三开关管t3的扫描信号由低跳高的瞬间会将中间节点n1的电位拉高，会高于第一开关管t1的栅极电压，所以发光阶段会漏电至第一开关管t1的栅极，导致一帧内像素亮度存在变化，因此为了稳定第三开关管t3的中间节点n1的电位，需要将一个稳定的电位与第三开关管t3的中间节点n1形成寄生电容。从图2中可以看出，目前的布线结构中根据当前中间节点n1所处的位置，将第一方向(图2中为纵向)的第一电压信号线vdd1(右侧的vdd1)的电位通过走线拉倒第三开关管t3的中间节点n1所处的位置，以使走线与第三开关管t3的中间节点n1形成寄生电容稳定第三开关管t3中间节点n1的电位。基于图2所示的中间节点n1所处的位置，为了将纵向第一方向(图2中为纵向)的第一电压信号线vdd1的电位拉到第三开关管t3的中间节点所处的位置，走线需要经过数据信号线data(右侧的data)，并与数据信号线data形成寄生电容c1，如此，在数据写入阶段数据跳变的过程中，由于数据信号线data上的电容较大容易导致较大的传输延迟，不利于增加充电时间，实现高刷新率。
32.针对于此，基于图1所示的像素驱动电路，本实施例提供了另外一种像素驱动电路的布线结构，如图3所示，包括衬底以及位于衬底上的像素驱动电路，像素驱动电路包括数据信号线data和电压信号线，数据信号线data为发光像素提供输入信号，电压信号线为像素驱动电路内的开关管提供电压信号vdd，像素驱动电路还包括：自电压信号线延伸至像素
驱动电路的第三开关管t3的中间节点n2、且与中间节点n2形成电容的连接线，其中，第三开关管t3包括两个mos管，两个mos管的栅极连接形成总栅极、且其中一个mos管的第一端和另一个mos管的第二端连接形成中间节点n2。由于控制第三开关管t3的扫描信号由低跳高的瞬间会将中间节点n2的电位拉高，在发光阶段容易漏电导致一帧内像素的亮度存在变化，因此为了稳定第三开关管t3中间节点n2的电位，需在中间节点n2位置处形成的电容。本实施例的连接线在衬底上的正投影与数据信号线data在衬底上的正投影不存在交叠，在稳定像素驱动电路中第三开关管t3的电位的同时，避免为数据信号线data带来较大的寄生电容c1，数能够降低数据信号data跳变过程产生的延迟、减小两次数据写入的时间间隔，有利于增加充电时间，实现高刷新率。
33.电压信号线包括：第一电压信号线vdd1和第二电压信号线vdd2，第一电压信号线vdd1和第二电压信号线vdd2电连接，共同为多个像素驱动电路提供电压信号vdd；第一电压信号线vdd1与数据信号线data间隔设置且沿第一方向延伸；第二电压信号线vdd2沿第二方向延伸，第一方向和第二方向相交，本实施例中的第一方向和第二方向相交、可呈垂直相交，具体的，如图3所示，第一方向可为纵向、第二方向可为横向。连接线自第二电压信号线vdd2延伸至所述第三开关管的中间节点。
34.还包括：依次间隔设置、且均沿第二方向延伸的初始化信号线vref、第一扫描信号线scan1、第二扫描信号线scan2和发光控制信号线em，初始化信号线vref用于为多个像素驱动电路提供初始化信号vref，第一扫描信号线scan1用于为多个像素驱动电路提供第一扫描信号scan1和第三扫描信号scan3(第一扫描信号线scan1为本行像素驱动电路提供第一扫描信号scan1，第一扫描信号线scan1为上一行像素驱动电路提供第三扫描信号scan3)，发光控制信号线em为多个像素驱动电路提供发光控制信号em。
35.像素驱动电路的布线结构中至少包括：存储电容cst、第一开关管t1、第二开关管t2和第三开关管t3；存储电容cst的一端连接第一电压信号线vdd1、存储电容cst的另一端连接第一开关管t1的栅极；第二开关管t2的栅极连接第二扫描信号线scan2、第二开关管t2的第一端连接数据信号线data、第二开关管t2的第二端连接第一开关管t1的第一端。第三开关管t3包括两个mos管，两个mos管的栅极连接形成总栅极、且其中一个mos管的第一端和另一个mos管的第二端连接形成中间节点n2，第三开关管t3的总栅极连接第二扫描信号线scan2，其中一个mos管的第二端连接第一开关管t1的第二端，另一个mos管的第一端连接存储电容cst的第二端。需说明的是，如图3所示，像素驱动电路的布线结构中还包括：第四开关管t4、第五开关管t5、第六开关管t6和第七开关管t7，本实施例中不进行赘述。
36.可选地，第三开关管t3的中间节点n2位于第二扫描信号线scan2和第二方向(图3所示的横向)上的第二电压信号线vdd2之间。相较于图2，由于将t3下移至em与scan2区域，因此在第一扫描信号线scan1和第二扫描信号线scan2之间形成一个较大的空缺区域，能够增加该区域显示面板的透过率。本实施例中为避免中将第一方向(图2中为纵向)的第一电压信号线vdd1拉到第三开关管t3的中间节点n1所处的位置而给数据信号线data带来寄生电容c1，给出了两种实现方式：
37.(1)中间节点n2位于第二扫描信号线scan2和第二方向(图3所示的横向)上的第二电压信号线vdd2之间，且连接线自第二电压信号线vdd2延伸至第三开关管t3的中间节点n2。
38.也就是说，本实施例中更改像素驱动电路的布线结构，将中间节点n2设置于第二扫描信号线scan2和第二方向(图3所示的横向)上的第二电压信号线vdd2之间，并图3所示的第二方向(图3所示的横向)上的第二电压信号线vdd2的电位通过连接线拉到第三开关管t3的中间节点n2所处的位置，连接线与第三开关管t3的中间节点n2形成寄生电容稳定第三开关管t3中间节点n2的电位。连接线在衬底上的正投影与数据信号线data在衬底上的正投影不存在交叠，不会为数据信号线data带来寄生电容c1。因此，能够降低数据信号data跳变过程产生的延迟、减小两次数据写入的时间间隔，有利于增加充电时间，实现高刷新率。且由于布线结构的改变会在第一扫描信号线scan1和第二扫描信号线scan2之间形成一个较大的空缺区域，能够增加显示面板的透过率。
39.(2)中间节点n2位于第二扫描信号线scan2和第二方向(图3所示的横向)上的第二电压信号线vdd2之间，且连接线自距离存储电容最近的第一电压信号线vdd1延伸至第三开关管t3的中间节点n2。
40.也就是说，本实施例中更改像素驱动电路的布线结构，将中间节点n2设置于第二扫描信号线scan2和第二方向(图3所示的横向)上的第二电压信号线vdd2之间，并将距离存储电容cst最近的第一电压信号线vdd1的电位通过连接线拉到第三开关管t3的中间节点n2所处的位置，以与第三开关管t3的中间节点n2形成寄生电容稳定第三开关管t3中间节点n2的电位。连接线在衬底上的正投影与数据信号线data在衬底上的正投影不存在交叠，不会为数据信号线data带来寄生电容c1。因此，能够降低数据信号data跳变过程产生的延迟、减小两次数据写入的时间间隔，有利于增加充电时间，实现高刷新率。且由于布线结构的改变会在第一扫描信号线scan1和第二扫描信号线scan2之间形成一个较大的空缺区域，能够增加显示面板的透过率。
41.图2所示的布线结构中数据信号线data上的总电容值为39.24pf，图3所示的布线结构中数据信号线data上的总电容值为34.76pf，可以看到，图3所示的布线结构能够减小数据走线上11.5％的寄生电容。
42.通过改变像素驱动电路的布线结构，从而避免为数据信号线data带来较大的寄生电容c1，数能够降低数据信号data跳变过程产生的延迟、减小两次数据写入的时间间隔，有利于增加充电时间，实现高刷新率。且由于布线结构的改变会在第一扫描信号线scan1和第二扫描信号线scan2支架形成一个较大的空缺区域，能够增加显示面板的透过率。
43.本发明的实施例还提供了一种显示面板，参见图3和图4，本实施例中的显示面板采用上述像素驱动电路的布线结构。显示面板包括：衬底，在衬底上依次层叠设置且两两间隔绝缘设置的有源层psi、第一金属层m1、第二金属层m2和第三金属层m3，图4中未填充的膜层为绝缘膜层。
44.其中，有源层psi、第一金属层m1、第二金属层m2和第三金属层m3用于形成像素驱动电路，像素驱动电路包括数据信号线data和电压信号线；数据信号线data为发光像素提供数据信号data，电压信号线为像素驱动电路内的开关管提供电压信号vdd。第二金属层m2包括连接线，连接线自电压信号线延伸至像素驱动电路的第三开关管的中间节点n2、且与中间节点n2形成电容，其中，第三开关管t3包括两个mos管，两个mos管的栅极连接形成总栅极、且其中一个mos管的第一端和另一个mos管的第二端通过有源层psi连接形成中间节点n2，由于控制第三开关管t3的扫描信号由低跳高的瞬间会将中间节点的电位拉高，在发光
阶段容易漏电导致一帧内像素的亮度存在变化，因此为了稳定第三开关管t3中间节点n2的电位，需在中间节点n2位置处形成的电容。本实施例中连接线在衬底上的正投影与数据信号线data在衬底上的正投影不存在交叠，因此避免为数据信号线data带来较大的寄生电容c1，数能够降低数据信号data跳变过程产生的延迟、减小两次数据写入的时间间隔，有利于增加充电时间，实现高刷新率。
45.电压信号线包括：第一电压信号线vdd1和第二电压信号线vdd2，第一电压信号线vdd1和第二电压信号线vdd2电连接，共同为多个像素驱动电路提供电压信号vdd。
46.第三金属层m3包括：间隔设置且沿第一方向延伸的数据信号线data和第一电压信号线vdd1。
47.第二金属层m2包括：沿第二方向延伸的第二电压信号线vdd2，第一方向和第二方向相交，本实施例中的第一方向和第二方向相交、可呈垂直相交，具体的，第一方向可为纵向、第二方向可为横向。
48.如图4所示，连接线自第二电压信号线vdd2延伸至第三开关管t3的中间节点n2。
49.所述第二金属层m2还包括：依次间隔设置、且均沿第二方向延伸的初始化信号线vref、第一扫描信号线scan1、第二扫描信号线scan2和发光控制信号线em，第二电压信号线vdd2位于第二扫描信号线scan2和发光控制信号线em之间。初始化信号线vref用于为多个像素驱动电路提供初始化信号vref，第一扫描信号线scan1用于为多个像素驱动电路提供第一扫描信号scan1和第三扫描信号scan3，发光控制信号线em为多个像素驱动电路提供发光控制信号em。
50.中间节点n2位于第二扫描信号线scan2和所述第一电压信号线vdd1之间。由于布线结构的改变会在第一扫描信号线scan1和第二扫描信号线scan2之间形成一个较大的空缺区域，能够增加显示面板的透过率。
51.如图1所示，显示面板中的像素驱动电路至少包括：存储电容cst、第一开关管t1、第二开关管t2和第三开关管t3；第二金属层m2还包括：与第二电压信号线vdd2电连接的第一部分，第一部分与第一金属层m1形成存储电容cst。有源层psi与第一金属层m1之间电连接形成第一开关管t1，第一金属层m1连接第一开关管t1的栅极和存储电容cst。有源层psi与第二扫描信号线scan2之间电连接形成第二开关管t2，数据信号线data和第二开关管t2通过有源层psi电连接，第二开关管t2和第一开关管t1之间通过有源层psi电连接。第二扫描信号线scan2与有源层psi之间电连接形成第三开关管t3，第三开关管t3和第二开关管t2之间通过第二扫描信号线scan2电连接，第三开关管t3与存储电容cst之间通过第三金属层m3电连接。第三开关管t3包括两个mos管，两个mos管的栅极连接形成总栅极、且其中一个mos管的第一端和另一个mos管的第二端通过有源层psi连接形成中间节点n2，第三开关管t3的中间节点n2位于第二扫描信号线scan2和第一电压信号线vdd1之间。需说明的是，如图2所示，显示面板中的像素驱动电路还包括：第四开关管t4、第五开关管t5、第六开关管t6和第七开关管t7，本实施例中不进行赘述。本实施例中第三开关管t3与第四开关管t4均为双mos结构具体可参见上一实施例，在此不赘述。
52.本实施例中为避免中将第一方向(图2中为纵向)的第一电压信号线vdd1拉到第三开关管t3的中间节点所处的位置而给数据信号线data带来寄生电容，给出了两种实现方式：
53.(1)中间节点位于第二扫描信号线scan2和第二方向(图3所示的横向)上的第二电压信号线vdd2之间，且连接线自第二电压信号线vdd2延伸至第三开关管的中间节点。
54.也就是说，本实施例中更改像素驱动电路的布线结构，将中间节点设置于第二扫描信号线scan2和第二方向(图3所示的横向)上的第二电压信号线vdd2之间，并图3所示的第二方向(图3所示的横向)上的第二电压信号线vdd2的电压通过第二金属层m2的连接线拉到第三开关管t3的中间节点所处的位置，连接线与第三开关管t3的中间节点形成寄生电容稳定第三开关管t3中间节点的电位。连接线在衬底上的正投影与数据信号线data在衬底上的正投影也不存在交叠，不会为数据信号线data带来寄生电容c1。因此，能够降低数据信号data跳变过程产生的延迟、减小两次数据写入的时间间隔，有利于增加充电时间，实现高刷新率。且由于布线结构的改变会在第一扫描信号线scan1和第二扫描信号线scan2之间形成一个较大的空缺区域，能够增加显示面板的透过率。
55.(2)中间节点位于第二扫描信号线scan2和第二方向(图3所示的横向)上的第二电压信号线vdd2之间，且连接线自距离存储电容最近的第一电压信号线vdd1延伸至第三开关管的中间节点(未示出)。
56.也就是说，本实施例中更改像素驱动电路的布线结构，将中间节点设置于第二扫描信号线scan2和第二方向(图3所示的横向)上的第二电压信号线vdd2之间，并将距离存储电容cst最近的第一电压信号线vdd1的电位通过连接线拉到第三开关管t3的中间节点所处的位置，连接线与第三开关管t3的中间节点形成寄生电容稳定第三开关管t3中间节点的电位。连接线在衬底上的正投影与数据信号线data在衬底上的正投影不存在交叠，不会为数据信号线data带来寄生电容c1。因此，能够降低数据信号data跳变过程产生的延迟、减小两次数据写入的时间间隔，有利于增加充电时间，实现高刷新率。且由于布线结构的改变会在第一扫描信号线scan1和第二扫描信号线scan2之间形成一个较大的空缺区域，能够增加显示面板的透过率。
57.图2所示的布线结构中数据信号线data上的总电容值为39.24pf，图3所示的布线结构中数据信号线data上的总电容值为34.76pf，可以看到，图3所示的布线结构能够减小数据走线上11.5％的寄生电容。
58.通过改变像素驱动电路的布线结构，从而避免为数据信号线data带来较大的寄生电容c1，数能够降低数据信号data跳变过程产生的延迟、减小两次数据写入的时间间隔，有利于增加充电时间，实现高刷新率。且由于布线结构的改变会在第一扫描信号线scan1和第二扫描信号线scan2支架形成一个较大的空缺区域，能够增加显示面板的透过率。
59.本发明的实施例还提供了一种显示装置，显示装置例如：手机、平板、电脑、智能手表、车载显示、ar、vr等。显示装置包括上述实施例中的显示面板。
60.本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。