集成电路，用于制造垂直晶体管的方法，和用于制造集成电路的方法与流程

1.本文中揭示的实施例涉及集成电路，用于制造垂直晶体管的方法，和用于制造集成电路的方法。


背景技术：

2.存储器是一种类型的集成电路，且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线、栅极线(gateline或gate line))对存储器单元进行写入或读取。数字线可沿着阵列的列使存储器单元导电互连，且存取线可沿着阵列的行使存储器单元导电互连。每一存储器单元可通过数字线及存取线的组合唯一地寻址。
3.存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在没有电力的情况下存储数据达延长时间段。常规上将非易失性存储器指定为具有至少约10年的保持时间的存储器。易失性存储器消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保持时间。无论如何，存储器单元经配置以在至少两种不同的可选状态中保持或存储存储器。在二进制系统中，所述状态被视为“0”或者“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两种以上的信息电平或状态。
4.电容器是可用于存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料隔开的两个电导体。作为电场的能量可静电地存储在此材料内。取决于绝缘体材料的组合物，经存储场将是易失性的或非易失性的。例如，仅包含sio2的电容器绝缘体材料将是易失性的。一种类型的非易失性电容器是铁电电容器，其具有铁电材料作为绝缘材料的至少部分。铁电材料的特征在于具有两个稳定的极化状态，且由此可包括电容器和/或存储器单元的可编程材料。铁电材料的极化状态可通过施加合适编程电压而改变，且在移除编程电压之后(至少在一段时间内)保持。每一极化状态具有与另一个不同的电荷存储电容，且其理想地可用于写入(即，存储)和读取存储器状态而不反转极化状态，直到期望反转此为止。不太理想的是，在具有铁电电容器的一些存储器中，读取存储器状态的动作可能反转极化。因此，在确定极化状态时，对存储器单元进行重写，以在其确定之后立即将存储器单元置于预读状态。无论如何，由于形成电容器的部分的铁电材料的双稳态特性，合并铁电电容器的存储器单元理想地是非易失性的。其它可编程材料可用作电容器绝缘体以使电容器是非易失性的。
5.场效应晶体管是可用于存储器单元中的另一类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述源极/漏极区在其间具有半导电沟道区。导电栅极邻近沟道区且通过薄栅极绝缘体与沟道区分开。将合适电压施加到栅极允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，在很大程度上防止电流流过沟道区。场效应晶体管还可包含额外结构，例如可逆可编程电荷存储区作为栅极绝缘体与导电栅极之间的栅极构造的部分。无论如何，栅极绝缘体可为可编程的，例如是铁电的。
6.当然，电容器和晶体管可用于除存储器电路之外的集成电路中。
7.二氧化硅是一种绝缘材料，其通常用于制造集成电路，以在横向邻近的电子组件之间提供电隔离(绝缘)，且作为层间电介质。二氧化硅可以许多不同的方式形成，包含例如最初使用液体前驱体。此处，液体旋涂电介质流到水平定向且自旋的晶片上，且有利地共形地填充所有间隙。晶片被充分加热以使液体凝固且使液体中的二氧化硅前驱体变换为二氧化硅。加热在产生足够高晶片温度以导致二氧化硅的形成的炉中进行。不幸的是，高温可能损坏在晶片上的其它结构(例如，电路组件)。这可在许多情况下阻止使用旋涂电介质。因此，仍需要将能够使用旋涂电介质的方法，这些方法不需要可能损坏结构的高温。


技术实现要素：

8.在一个方面中，本技术案涉及一种集成电路，其包括：电子组件；及绝缘二氧化硅，其邻近所述电子组件，所述绝缘二氧化硅具有(a)和(b)中的至少一者，其中：(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
9.在另一方面中，本技术案涉及一种存储器装置，其包括：垂直晶体管，其包括顶部源极/漏极区、底部源极/漏极区、垂直地位于所述顶部与底部源极/漏极区之间的沟道区，及可操作地在所述沟道区横向旁边的栅极；绝缘二氧化硅，其既在所述栅极正下方又在所述底部源极/漏极区的横向旁边，所述绝缘二氧化硅具有(a)和(b)中的至少一者，其中：(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
10.在另一方面中，本技术案涉及一种集成电路，其包括：下阵列，其包括垂直晶体管；所述下阵列垂直晶体管个别包括下阵列顶部源极/漏极区、下阵列底部源极/漏极区、垂直地位于所述下阵列顶部与底部源极/漏极区之间的下阵列沟道区，及可操作地在所述下阵列沟道区横向旁边的下阵列栅极；下阵列绝缘二氧化硅既在所述下阵列栅极正下方又在所述下阵列底部源极/漏极区的横向旁边；垂直晶体管的上阵列，所述上阵列在垂直晶体管的所述下阵列上方间隔，所述上阵列垂直晶体管个别包括上阵列顶部源极/漏极区、上阵列底部源极/漏极区、垂直地位于所述上阵列顶部与底部源极/漏极区之间的上阵列沟道区，及可操作地在所述上阵列沟道区横向旁边的上阵列栅极；上阵列绝缘二氧化硅既在所述上阵列栅极正下方又在所述上阵列底部源极/漏极区的横向旁边；绝缘材料，其垂直地位于所述上与下阵列之间且将它们相对于彼此间隔；及所述下阵列绝缘二氧化硅和所述上阵列绝缘二氧化硅中的至少一者具有(a)和(b)中的至少一者，其中：(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
11.在另一方面中，本技术案涉及一种用于制造集成电路的方法，其包括：使包括旋涂电介质的液体流动到包括电子组件的衬底上；及使所述旋涂电介质微波退火以形成绝缘二氧化硅，所述绝缘二氧化硅具有(a)和(b)中的至少一者，其中：(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
12.在另一方面中，本技术案涉及一种用于制造垂直晶体管的方法，其包括：形成底部材料、顶部材料及垂直位于所述底部与顶部材料之间的中间材料；在所述垂直晶体管的完成构造中，所述底部、顶部及中间材料分别包括底部源极/漏极区、顶部源极/漏极区和垂直
地位于所述底部与顶部源极/漏极区之间的沟道区，所述底部材料具有大体上平面顶部；使包括旋涂电介质的液体流动以在所述底部材料的横向旁边；使所述旋涂电介质微波退火以形成具有邻近所述底部材料的所述大体上平面顶部的大体上平面顶部的绝缘二氧化硅，所述绝缘二氧化硅具有(a)和(b)中的至少一者，其中：(a)：0.002到0.5原子百分比的元素形式h的平均浓度；及(b)：0.005到0.3原子百分比的元素形式n的平均浓度；及抵靠所述绝缘二氧化硅的所述大体上平面顶部形成导电材料，以形成可操作地在所述中间材料旁边的栅极。
附图说明
13.图1是根据本发明的实施例的过程中的衬底片段的图解横截面视图。
14.图2到6是根据本发明的一些实施例的过程中的图1的构造的图解顺序剖面图。
15.图7是根据本发明的实施例的衬底片段的图解横截面视图。
16.图8是根据本发明的实施例的衬底片段的图解横截面视图。
具体实施方式
17.本发明的实施例涵盖形成例如包括一或多个垂直晶体管的集成电路的方法，及独立于制造方法的集成电路。根据方法实施例制造的集成电路可具有如本文中在结构实施例中描述的属性中的任何者。本文中的任何和所有实施例可由存储器装置(例如，存储器单元、存储器单元阵列等)所涵盖。参考图1到6描述第一实例方法实施例。
18.参考图1，垂直晶体管的制造中的起始构造10包括基底衬底11，基底衬底11具有(若干)导电/导体/传导、半导电/半导体/半传导或绝缘性/绝缘体/绝缘(即，在本文中电性地)材料12中的任何一或多者。已在基底衬底11上方竖向形成各种材料。材料可在图1描绘的材料旁边、竖向内部或竖向外部。例如，集成电路的其它部分或完全制造的组件可设置在基底衬底11上方、周围或其内的某处。讨论最初在仅一个垂直晶体管的制造中进行，但是可形成多个相同或不同构造的垂直晶体管，例如根据本发明，制造成包含一或多个垂直晶体管的阵列。
19.底部材料50、顶部材料54和垂直地位于底部材料50与顶部材料54之间的中间材料52已形成在基底衬底11的顶上。在垂直晶体管的完成构造中，底部、顶部和中间材料分别包括底部源极/漏极区18、顶部源极/漏极区16和垂直地位于底部源极/漏极区18与顶部源极/漏极区16之间的沟道区20。在一项实施例中，底部材料50具有大体上平面顶部56。为了简洁和清晰起见，实例所描绘组件仅在图1中展示为垂直横截面。实例源极/漏极区和沟道区可呈例如延伸进出图1所在的页面的平面的同延纵向伸长线的形式。替代地且仅作为实例，此在水平横截面(未展示)中可为圆形、矩形、椭圆形、三角形等。仅作为实例，材料54、50和52以及因此区16、18和20可分别包括一或多种适当掺杂的晶体半导体材料，例如硅、锗和所谓的iii/v族半导体材料(例如，gaas、inp、gap和gan)中的一或多者，其中源极/漏极区16和18经充分掺杂以导电，且沟道区20无掺杂或经充分掺杂以在晶体管的“导通”状态下传导且在“关断”状态下不传导。期望的掺杂剂浓度可在刚沉积的(as-deposited)或随后如此提供的材料50、52和54中。此外，中间材料52和顶部材料54可比如所展示更晚地在处理中提供。
20.参考图2，包括旋涂电介质58的液体已流到图1的构造10上以在底部材料50的横向
旁边。可使用任何现有或未来开发的旋涂电介质。
21.参考图3，旋涂电介质58(未展示)已经受微波退火(由箭头60图解地指示)以形成具有大体上平面顶部64的绝缘二氧化硅62，顶部64邻近底部材料50的大体上平面顶部56。绝缘二氧化硅62具有(a)和(b)中的至少一者，其中
22.(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和
23.(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
24.在一个理想的实施例中，绝缘二氧化硅62的平面顶部64和底部材料50的平面顶部56中的每一者是水平的且共面的(如所展示)。无论如何，在图2的旋涂电介质58变换为图3的绝缘二氧化硅62期间，可发生稠化(densification)，由此最初形成的旋涂电介质的厚度减小。因此，理想情况下，旋涂电介质58的初始厚度可大于图2中所展示的厚度，以实现图3的构造。仅作为实例，微波退火期间的微波功率为100瓦到20,000瓦，且微波退火的时间为10秒到2小时，当然，较低的功率花费较长时间来实现期望的前驱体变换和最终的二氧化硅密度。在微波退火期间，微波功率可为恒定的或可变的，且可为以可变功率循环的(例如，包含多个时间间隔的微波退火步骤，其中步骤之间的微波功率为0瓦)。
25.在一项实施例中，绝缘二氧化硅62包括(a)。在一项此实施例中，元素形式h的平均浓度为0.002到0.25原子百分比，且在一项此实施例中为0.002到0.1原子百分比。在一项实施例中，在底部材料50横向旁边的所有绝缘二氧化硅62具有0.002到0.5原子百分比的元素形式h的浓度。
26.在一项实施例中，绝缘二氧化硅包括(b)。在一项此实施例中，元素形式n的平均浓度为0.005到0.15原子百分比，且在一项此实施例中为0.005到0.0075原子百分比。在一项实施例中，在底部材料50横向旁边的所有绝缘二氧化硅62具有0.005到0.3原子百分比的元素形式n的浓度。在一项理想的实施例中，在底部材料50横向旁边的绝缘二氧化硅62包括(a)和(b)。
27.在一项实施例中，导电材料最终形成为抵靠绝缘二氧化硅62的大体上平面顶部64，以在中间材料52旁边可操作地形成栅极。参考图4到6描述如此做的一项实例实施例，且参考图7描述另一实例实施例。
28.参考图4，栅极绝缘体24(例如，二氧化硅、氮化硅、高k材料和/或铁电材料)已共形地沉积在图3的构造上方，且由此至少在沟道区20的横向上方。作为形成栅极绝缘体24的替代实例，中间材料52的侧壁可经氧化或氮化以形成栅极绝缘体24(不管此是否形成在顶部材料54的侧壁和最上表面上方)。
29.参考图5且在一项实施例中，栅极绝缘体24已大体上从水平表面上方移除(例如，通过各向异性的类间隔物(spacer-like)蚀刻)，除了中间材料52和顶部材料54的横向紧邻侧壁的地方之外。栅极绝缘体24也可经移除以不在顶部材料54的侧壁上方(例如，通过持续的各向异性蚀刻，且未展示)。
30.参考图6，栅极22(即，导电材料)已形成为横向邻近沟道区20(在其横向旁边)，其中栅极绝缘体24位于其间，因此完成垂直晶体管14的构造。例如，此可通过将栅极22的导电材料共形地沉积在图5的构造上，之后接着对此传导材料进行各向异性的类间隔物蚀刻以产生如所展示的栅极构造22来形成。在一项实施例中，栅极22具有邻近中间材料52的大体上平面底表面70的大体上平面底表面68。在一项此实施例中且如所展示，栅极22的大体上
平面底表面68和中间材料52的大体上平面底表面70中的每一者是水平的且共面的。栅极绝缘体24和/或栅极22可在外围环绕所描绘的结构，或替代地，仅作为实例，仅部分围绕此结构，或仅在垂直横截面中的一个横向侧上(未展示)。实例绝缘体材料72已随后形成在垂直晶体管14上方，且至少往回平坦化到顶部材料54的最上表面。绝缘体材料72可为与绝缘二氧化硅62相同的组合物或包括与绝缘二氧化硅62的组合物不同的组合物，且可通过其以不同的方式沉积。
31.如本文中关于其它实施例展示和/或描述的任何(若干)其它属性或(若干)方面可用于关于上述实施例所展示和描述的实施例中。
32.图7展示替代实施例构造10a。已酌情使用来自上述实施例的相同数字，其中一些构造差异用后缀“a”或用不同的数字指示。在垂直晶体管14a中，在沉积栅极22a的导电材料之前，栅极绝缘体24尚未如图5中所展示般进行处理。栅极22a的大体上平面底表面68邻近中间材料52的大体上平面底表面70，但此处，栅极22a的平面水平底表面68的位置高于中间材料52的平面水平底表面70。可使用本文中关于其它实施例展示和/或描述的任何(若干)其它属性或(若干)方面。
33.本发明的实施例包含用于制造集成电路的方法，而与集成电路是否包含如上文关于图1到7所展示和描述的垂直晶体管或(若干)其它构造无关。此包括使包括旋涂电介质(例如，58)的液体流动到包括电子组件(例如，任何现有的或未来的电子组件，其在此处理点可能未完全制造，例如电阻器、电容器、晶体管、二极管等中的全部或部分)的衬底(例如，11)上。使旋涂电介质微波退火(例如，如由图3中的箭头60所指示)以形成具有(a)和(b)中的至少一者的绝缘二氧化硅(例如，62)，其中：
34.(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和
35.(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
36.可使用本文中关于其它实施例展示和/或描述的任何(若干)其它属性或(若干)方面。
37.本发明的方法实施例可实现使用实现最终期望组合物和密度，而不将衬底加热到像炉退火那样高的旋涂电介质，且由此降低损坏在衬底上的先前制造的组件的风险。
38.替代实施例构造可由上文描述的方法实施例或以其它方式产生。无论如何，本发明的实施例涵盖独立于制造方法的集成电路。但是，此集成电路可具有如本文中在方法实施例中描述的属性中的任何者。同样地，上述方法实施例可合并、形成和/或具有关于装置实施例描述的属性中的任何者。
39.在一项实施例中，集成电路(例如，图6中和图7中展示的集成电路的部分)包括垂直晶体管(例如，14、14a)，所述垂直晶体管包括顶部源极/漏极区(例如，16)、底部源极/漏极区(例如，18)、垂直地位于顶部与底部源极/漏极区之间的沟道区(例如，20)，及可操作地在沟道区横向旁边的栅极(例如，22)。此集成电路还包括绝缘二氧化硅(例如，62)，所述绝缘二氧化硅既在栅极正下方又在底部源极/漏极区的横向旁边。绝缘二氧化硅具有(a)和(b)中的至少一者，其中：
40.(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和
41.(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
42.可使用本文中关于其它实施例展示和/或描述的任何(若干)其它属性或(若干)方
面。
43.在一项实施例中，集成电路(不管是否包括垂直晶体管)包括电子组件(例如14、14a)。绝缘二氧化硅(例如，62)邻近电子组件。绝缘二氧化硅具有(a)和(b)中的至少一者，其中：
44.(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和
45.(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
46.可使用本文中关于其它实施例展示和/或描述的任何(若干)其它属性或(若干)方面。
47.图8中展示根据本发明的实施例的额外构造10b。已酌情使用来自上述实施例的相同数字，其中与构造10的一些差异用后缀“b”、“l”、“u”或用不同的数字指示。构造10b包括实例堆叠26，堆叠26包括层级28、30和32。构造10b可具有比所展示更多的层级。构造10b的集成电路包括下阵列34，下阵列34包括垂直晶体管14l。此类晶体管个别包括下阵列顶部源极/漏极区16l、下阵列底部源极/漏极区18l、垂直地位于下阵列顶部与底部源极/漏极区之间的下阵列沟道区20l，及可操作地横向邻近下阵列沟道区20l的下阵列栅极22l。下阵列垂直晶体管14l的区18l、16l、20l和22l可相应地具有上文关于18、16、20和22描述的属性中的任何者。下阵列绝缘二氧化硅62l既在下阵列栅极22l正下方又在下阵列底部源极/漏极区18l的横向旁边。
48.构造10b的集成电路包括在垂直晶体管14l的下阵列34上方间隔的垂直晶体管14u的上阵列36。上阵列垂直晶体管14u个别包括上阵列顶部源极/漏极区16u、上阵列底部源极/漏极区18u、垂直地位于上阵列顶部与底部源极/漏极区之间的上阵列沟道区20u，及可操作地横向邻近上阵列沟道区20u的上阵列栅极22u。上阵列垂直晶体管14u的区18u、16u、20u和22u可相应地具有上文关于18、16、20和22描述的属性中的任何者。上阵列绝缘二氧化硅62u既在上阵列栅极22u正下方又在上阵列底部源极/漏极区18u的横向旁边。绝缘材料38(例如，二氧化硅和/或氮化硅)垂直地位于下阵列34与上阵列36之间且将它们彼此间隔(例如，作为隔开层级28和32的层级30)。
49.下阵列绝缘二氧化硅62l和上阵列绝缘二氧化硅62u中的至少一者具有(a)和(b)中的至少一者，其中：
50.(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和
51.(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
52.在一项实施例中，下阵列34包括(a)和(b)中的至少一者，且在一项实施例中，包括(a)和(b)两者。在一项实施例中，上阵列36包括(a)和(b)中的至少一者，且在一项实施例中，包括(a)和(b)两者。在一项实施例中，下阵列34和上阵列36中的每一者包括(a)和(b)中的至少一者，且在一项实施例中，下阵列34和上阵列36中的每一者包括(a)和(b)两者。
53.上阵列二氧化硅62u和/或下阵列二氧化硅62l可根据如本文中所描述的方法实施例或以其它方式来制造。本文中的方法实施例涵盖在如所展示的构造10b中形成材料62l和62u中的一者或两者。
54.可使用本文中关于其它实施例展示和/或描述的任何(若干)其它属性或(若干)方面。
55.上述(若干)处理或(若干)构造可被视为相对于组件阵列，所述组件阵列形成为在
底层基底衬底上方或作为所述底层基底衬底的部分的此类组件的单个堆叠或单个层面，或在所述单个堆叠或单个层面内，或在此类组件的两个堆叠或两个层面内(尽管单个堆叠/层面及/或两个堆叠/层面中的每一者可具有多个层级)。用于操作或存取阵列内的此类组件的控制及/或其它外围电路也可作为完成构造的部分在任何地方形成，且在一些实施例中，可在阵列下方(例如，阵列下方的cmos)。无论如何，可在图中所展示或上文所描述的(若干)堆叠/(若干)层面上方及/或下方提供或制造一或多个额外此类(若干)堆叠/(若干)层面。此外，组件的(若干)阵列可在不同堆叠/层面中相对于彼此相同或不同，且不同堆叠/层面可具有相对于彼此相同或不同的厚度。中介结构可设置在垂直紧邻堆叠/层面(例如，额外电路及/或电介质层)之间。同样地，不同堆叠/层面可相对于彼此电耦合。多个堆叠/层面可单独且循序制造(例如，一个在另一个顶上)，或两个或更多个堆叠/层面可基本上同时制造。
56.上文论述的组合件及结构可用于集成电路(circuit/circuitry)中且可合并到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为广范围的系统中的任何者，例如，相机、无线装置、显示器、芯片组、机顶盒、游戏机、照明设备、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
57.在本文献中，除非另有指示，否则“竖向”、“较高”、“上”、“下”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下”、“下面”、“向上”及“向下”一般参考垂直方向。“水平”是指沿着主衬底表面的大体方向(即，在10度以内)且可相对于在制造期间处理衬底的方向，且垂直是与水平大体正交的方向。对“完全水平”的引用是沿着主衬底表面的方向(即，未与其成角度)且可相对于在制造期间处理衬底的方向。此外，如本文中使用的“垂直”及“水平”是相对于彼此的大体垂直方向，且独立于衬底在三维空间中的定向。另外，“竖向延伸”及“在竖向上延伸”是指从完全水平偏离至少45
°
的方向。此外，关于场效应晶体管“在竖向上延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似者是参考晶体管的沟道长度的定向，在操作中，电流沿着所述定向在源极/漏极区之间流动。对于双极结晶体管，“在竖向上延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似者是参考基底长度的定向，在操作中，电流沿着所述定向在射极与集电极之间流动。在一些实施例中，在竖向上延伸的任何组件、特征及/或区垂直地或在垂直的10
°
以内延伸。
58.此外，“在
…
正上方”、“在
…
正下方”及“在
…
正下面”要求两个所述区/材料/组件相对于彼此有至少一些横向重叠(即，水平地)。而且，使用前面未加“正”的“在
…
上方”仅要求所述区/材料/组件在另一区/材料/组件上方的某部分在所述另一区/材料/组件的竖向外部(即，与两个所述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面未加“正”的“在
…
下方”及“在
…
下”仅要求所述区/材料/组件在另一区/材料/组件下方/下的某部分在所述另一区/材料/组件的竖向内部(即，与两个所述区/材料/组件是否存在任何横向重叠无关)。
59.本文中描述的材料、区及结构中的任何者可为均质的或非均质的，且无论如何可在此上覆的任何材料上方连续或不连续。在为任何材料提供一或多个实例组合物的情况下，所述材料可包括此(类)一或多个组合物、基本上由所述此(类)一或多个组合物组成或由所述此(类)一或多个组合物组成。此外，除非另有陈述，否则可使用任何适合的现有或未
来开发的技术来形成每一材料，实例为原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
60.另外，“厚度”本身(之前没有方向形容词)被定义为从不同组合物的紧邻材料或紧邻区的最靠近表面垂直通过给定材料或区的平均直线距离。另外，本文中描述的各种材料或区可具有大体上恒定厚度或可变厚度。如果具有可变厚度，那么厚度是指平均厚度，除非另有指示，且此材料或区将由于厚度可变而具有某一最小厚度及某一最大厚度。如本文中所使用，“不同组合物”仅要求可彼此直接抵靠的两个所述材料或区的部分在化学及/或物理上不同(例如，如果此类材料或区并非均质的)。如果两个所述材料或区未彼此直接抵靠，那么“不同组合物”仅要求两个所述材料或区彼此最靠近的所述部分在化学及/或物理上不同(如果此类材料或区并非均质的)。在本文献中，在材料、区或结构相对于彼此存在至少某一物理触碰接触时，所述材料、区或结构“直接抵靠”另一者。相比之下，前面未加“直接”的“在
…
上方”、“在
…
上”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中(若干)中介材料、(若干)区或(若干)结构导致所述材料、区或结构相对于彼此未物理触碰接触的构造。
61.在本文中，如果在正常操作中，电流能够从区-材料-组件中的一者连续流动到另一者且在充分产生亚原子正及/或负电荷时主要通过亚原子正及/或负电荷的移动进行此流动，那么区-材料-组件彼此“电耦合”。另一电子组件可在区-材料-组件之间且可电耦合到区-材料-组件。相比之下，当区-材料-组件被称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有中介电子组件(例如，没有二极管、晶体管、电阻器、换能器、开关、保险丝等)。
62.在本文献中，“行”及“列”的任何使用是为了方便区分一系列或定向的特征与另一系列或定向的特征，且组件已或可沿着所述特征形成。“行”及“列”关于任何系列的区、组件及/或特征同义地使用而与功能无关。无论如何，行可为笔直的及/或弯曲的及/或相对于彼此平行及/或不平行，列也可如此。此外，行及列可相对于彼此按90
°
或一或多个其它角度(即，除直角之外)相交。
63.本文中的导电/导体/传导材料中的任何者的组合物可为金属材料及/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属、两个或更多个元素金属的任何混合物或合金及任何一或多种导电金属化合物中的任一者或组合。
64.本文中，关于蚀刻(etch/etching)、移除(removing/removal)、沉积及/或形成(forming/formation)的“选择性”的任何使用是一个所述材料相对于另一(若干)所述材料以按体积计至少2:1的速率如此作用的动作。此外，选择性地沉积、选择性地生长或选择性地形成的任何使用是对于至少前75埃的沉积、生长或形成以按体积计至少2:1的速率相对于另一所述材料或若干材料沉积、生长或形成一种材料。
65.除非另有指示，否则本文中“或”的使用涵盖任一者及两者。
66.结论
67.在一些实施例中，集成电路包括电子组件。绝缘二氧化硅邻近电子组件。绝缘二氧化硅具有(a)和(b)中的至少一者，其中：(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
68.在一些实施例中，存储器装置包括垂直晶体管，所述垂直晶体管包括顶部源极/漏极区、底部源极/漏极区、垂直地位于顶部与底部源极/漏极区之间的沟道区，及可操作地在
沟道区横向旁边的栅极。绝缘二氧化硅既在栅极正下方又在底部源极/漏极区的横向旁边。绝缘二氧化硅具有(a)和(b)中的至少一者，其中：(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
69.在一些实施例中，集成电路包括包含垂直晶体管的下阵列。下阵列垂直晶体管个别包括下阵列顶部源极/漏极区、下阵列底部源极/漏极区、垂直地位于下阵列顶部与底部源极/漏极区之间的下阵列沟道区，及可操作地在下阵列沟道区横向旁边的下阵列栅极。下阵列绝缘二氧化硅既在下阵列栅极正下方又在下阵列底部源极/漏极区的横向旁边。垂直晶体管的上阵列在垂直晶体管的下阵列上方间隔。上阵列垂直晶体管个别包括上阵列顶部源极/漏极区、上阵列底部源极/漏极区、垂直地位于上阵列顶部与底部源极/漏极区之间的上阵列沟道区，及可操作地在上阵列沟道区横向旁边的上阵列栅极。上阵列绝缘二氧化硅既在上阵列栅极正下方又在上阵列底部源极/漏极区的横向旁边。绝缘材料垂直地位于上与下阵列之间且将它们相对于彼此间隔。下阵列绝缘二氧化硅和上阵列绝缘二氧化硅中的至少一者具有(a)和(b)中的至少一者，其中：(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
70.在一些实施例中，用于制造集成电路的方法包括使包括旋涂电介质的液体流动到包括电子组件的衬底上。使旋涂电介质微波退火以形成具有(a)和(b)中的至少一者的绝缘二氧化硅，其中：(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和(b)：0.005到0.3原子百分比的元素形式n的平均浓度。
71.在一些实施例中，用于制造垂直晶体管的方法包括形成底部材料、顶部材料和垂直地位于底部与顶部材料之间的中间材料。在垂直晶体管的完成构造中，底部、顶部和中间材料分别包括底部源极/漏极区、顶部源极/漏极区和垂直地位于底部与顶部源极/漏极区之间的沟道区。底部材料具有大体上平面顶部。使包括旋涂电介质的液体流动以在底部材料的横向旁边。使旋涂电介质微波退火以形成绝缘二氧化硅，所述绝缘二氧化硅具有邻近底部材料的大体上平面顶部的大体上平面顶部。绝缘二氧化硅具有(a)和(b)中的至少一者，其中：(a)：0.002到0.5原子百分比的元素形式h的平均浓度；和(b)：0.005到0.3原子百分比的元素形式n的平均浓度。抵靠绝缘二氧化硅的大体上平面顶部形成导电材料，以形成可操作地在中间材料旁边的栅极。
72.根据法规，本文中所揭示的标的物已用或多或少特定于结构及方法特征的语言进行描述。然而，应理解，权利要求书不限于所展示及描述的特定特征，因为本文中所揭示的手段包括实例实施例。因此，权利要求书应按字面意义被赋予全范围，且应根据等同原则适当地解释。