用于3D打印的阳极背板的制作方法

用于3d打印的阳极背板
技术领域
1.本发明涉及3d打印技术领域，用于3d打印的阳极背板。


背景技术：

2.在现有技术中，在制作用于3d打印的阳极背板时，当阳极背板中的像素结构占用的像素区域的尺寸较小时，无法合理布局像素结构中的驱动晶体管和开关晶体管，导致无法提升驱动晶体管的宽长比，无法提升驱动晶体管的驱动能力。并且，在现有技术中，像素结构中的晶体管的有源层容易被破坏。


技术实现要素：

3.本发明的主要目的在于提供一种用于3d打印的阳极背板和3d打印系统，解决现有技术中在制作用于3d打印的阳极背板时，当阳极背板中的像素结构占用的像素区域的尺寸较小时，无法提升驱动晶体管的宽长比的问题，并解决现有技术中像素结构中的晶体管的有源层容易被破坏的问题。
4.为了达到上述目的，本发明提供了一种用于3d打印的阳极背板，包括衬底基板以及设置于所述衬底基板上的阵列分布的像素结构；
5.所述像素结构包括电源线、行列交错的栅线和数据线，位于所述衬底基板上的所述阳极背板的阳极、与所述阳极电连接的驱动晶体管，以及，与所述驱动晶体管电连接的开关晶体管；
6.所述栅线沿阵列的行方向延伸，且位于像素结构的靠近下一行像素结构的一侧；所述数据线沿所述阵列的列方向延伸，所述电源线包括沿列方向延伸的电源线；所述数据线和所述沿列方向延伸的电源线位于所述像素结构的相对的两侧；
7.在所述像素结构所在的像素区域中，所述驱动晶体管和所述开关晶体管沿列方向依次设置；
8.所述驱动晶体管的栅极在行方向上由所述数据线向所述电源线方向延伸，所述驱动晶体管的栅极在列方向上由上一行像素结构的栅线向所述开关晶体管的方向延伸；
9.所述驱动晶体管的有源层图形中的沟道的宽度方向为所述行方向，所述沟道在所述行方向上，由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸；
10.所述驱动晶体管的源极和所述驱动晶体管的漏极分别沿行方向延伸，且所述驱动晶体管的源极和所述驱动晶体管的漏极沿列方向依次排列；
11.所述驱动晶体管的栅极与所述开关晶体管的漏极相连，所述驱动晶体管的源极与所述电源线电连接，所述驱动晶体管的漏极与所述阳极电连接；
12.所述开关晶体管的源极与所述数据线电连接，所述开关晶体管的栅极与所述栅线电连接；
13.所述驱动晶体管的漏极通过电容电极层与所述阳极电连接；
14.所述电容电极层与所述驱动晶体管的栅极的延伸部分在衬底基板上有重叠区域，所述电容电极层至少与所述驱动晶体管的栅极的延伸部分构成电容；
15.所述用于3d打印的阳极背板还包括设置于所述驱动晶体管的漏极与所述电容电极层之间的包含金属的导电层；所述导电层在衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影。
16.可选的，所述导电层包括多个相互独立的导电图案；所述导电图案在衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影。
17.可选的，所述导电层包括的导电图案相互连贯，所述导电图案在衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影。
18.可选的，所述阳极背板还包括有机树脂层；所述导电层设置于所述电容电极层远离所述衬底基板的一面；所述有机树脂层设置于所述导电层与源漏金属层之间；所述阳极背板还包括设置于源漏金属层与所述有机树脂层之间的第一绝缘层以及设置于所述导电层与所述电容电极层之间的第三绝缘层；
19.所述导电层和所述有机树脂层用于隔绝氢；
20.所述驱动晶体管的源极、所述驱动晶体管的漏极、所述开关晶体管的源极和所述开关晶体管的漏极设置于所述源漏金属层。
21.可选的，所述像素结构还包括存储电容，所述驱动晶体管的栅极复用为所述存储电容的第一极板；所述电容电极层包括存储电容的第二极板中的第一极板部；所述存储电容的第二极板中的第二极板部设置于所述源漏金属层；
22.所述第二极板部依次通过第一连接过孔和所述第二连接过孔与所述导电图案电连接，所述导电图案通过所述第三连接过孔与所述第一极板部电连接；
23.所述第一连接过孔为贯穿所述第一绝缘层的过孔，所述第二连接过孔为贯穿所述有机树脂层的过孔，所述第三连接过孔为贯穿所述第三绝缘层的过孔；
24.所述第一连接过孔在所述衬底基板上的正投影、所述第二连接过孔在所述衬底基板上的正投影，以及，所述第三连接过孔在所述衬底基板上的正投影至少部分重叠；
25.所述导电层包括第一开口，所述第三连接过孔穿过所述第一开口。
26.可选的，所述第一连接过孔在所述衬底基板上的正投影在所述第二连接过孔在所述衬底基板上的正投影之内，所述第三连接过孔在所述衬底基板上的正投影在所述第二连接过孔在所述衬底基板上的正投影之内。
27.可选的，同一行中相邻两列像素结构镜像设置于所述电源线两侧；
28.镜像设置于所述电源线的两侧的两个像素结构共用一条所述电源线，所述电源线位于镜像设置的两个驱动晶体管之间；所述镜像设置的两个驱动晶体管的源极沿着行方向由一个像素结构延伸到另一个像素结构，所述两个驱动晶体管的源极为一体结构；
29.所述电源线还包括第一导电连接部，所述镜像设置的两个驱动晶体管中的第一驱动晶体管的源极与所述镜像设置的两个驱动晶体管中的第二驱动晶体管的源极之间通过第二导电连接部电连接；
30.所述第一导电连接部在衬底基板上的正投影与第二导电连接部在所述衬底基板上的正投影之间至少部分重叠，所述第一导电连接部通过过孔与所述第二导电连接部电连接，以使得所述驱动晶体管的源极与所述电源线电连接。
31.可选的，所述导电层具有第二开口；所述第二开口暴露出所述第一导电连接部和所述第二导电连接部。
32.可选的，所述第一导电连接部与所述第二导电连接部之间的过孔包括第一过孔、第二过孔和第三过孔；
33.所述第一过孔为贯穿所述第一绝缘层的过孔，所述第二过孔为贯穿所述有机树脂层的过孔，所述第三过孔为贯穿所述第三绝缘层的过孔；
34.所述第一过孔在所述衬底基板上的正投影、所述第二过孔在所述衬底基板上的正投影，以及，所述第三过孔在所述衬底基板上的正投影至少部分重叠。
35.可选的，所述第一过孔在所述衬底基板上的正投影在所述第二过孔在所述衬底基板上的正投影之内，所述第三过孔在所述衬底基板上的正投影在所述第二过孔在所述衬底基板上的正投影之内。
36.与现有技术相比，本发明实施例所述的用于3d打印的阳极背板和3d打印系统可以使得所述驱动晶体管的栅极占据所述像素区域的列方向上的大部分区域，并驱动晶体管和开关晶体管布局紧凑，并且所述驱动晶体管的有源层图形中的沟道在所述行方向上，由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸，以使得所述驱动晶体管的宽长比大，以提升驱动晶体管的驱动能力，并可以防止所述有源层图形不被破坏。
附图说明
37.图1是本发明至少一实施例所述的阳极背板中的像素结构的一实施例的电路图；
38.图2是本发明至少一实施例所述的阳极背板的一种布局示意图；
39.图3是本发明至少一实施例所述的阳极背板的另一种布局示意图；
40.图4和图5是图2中的栅金属层的俯视图；
41.图6是图2中的有源层的俯视图；
42.图7是图2中的源漏金属层的俯视图；
43.图8是图3中的导电层的俯视图；
44.图9是所述导电层的一实施例的俯视图；
45.图10是图2中的电容电极层的俯视图；
46.图11是图2中的阳极层的俯视图；
47.图12是在图3所示的阳极背板的实施例的基础上增加对各过孔的标号的示意图；
48.图13是在图3的基础上增加了a-a’截面线的示意图；
49.图14是图13所示的用于3d打印的阳极背板的a-a’方向上的截面图；
50.图15是图3所示的阳极背板的实施例采用的另一种导电层的俯视图。
具体实施方式
51.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
52.本发明实施例所述的用于3d打印的阳极背板可以包括包括设置于衬底基板上的像素结构；如图1所示，所述像素结构可以括驱动晶体管t1、开关晶体管t2、存储电容c1和阳极10；
53.所述驱动晶体管t1的栅极g1与所述存储电容c1的第一极板c1a电连接，所述驱动晶体管t1的源极s1与电源线v1电连接，所述驱动晶体管t1的漏极d1与所述阳极10电连接；
54.所述开关晶体管t2的栅极g2与栅线g0电连接，所述开关晶体管t2的源极s2与数据线d0电连接，所述开关晶体管t2的漏极d2与所述存储电容c1的第一极板c1a电连接；
55.所述存储电容c1的第二极板c1b与所述阳极10电连接。
56.如图1所示的像素结构的实施例在工作时，在所述栅线g0提供的栅极驱动信号的控制下，t2打开，以将数据线d0上的数据电压提供至t1的栅极，t1在其栅极的电位的控制下，控制所述电源线v1与所述像素电极10之间连通或断开；c1用于维持t1的栅极的电位。
57.本发明实施例所述的用于3d打印的阳极背板包括衬底基板以及设置于所述衬底基板上的阵列分布的像素结构；
58.所述像素结构包括电源线、行列交错的栅线和数据线，位于所述衬底基板上的所述阳极背板的阳极、与所述阳极电连接的驱动晶体管，以及，与所述驱动晶体管电连接的开关晶体管；
59.栅线沿阵列的行方向延伸，且位于像素结构的靠近下一行像素结构的一侧；所述电源线包括沿列方向延伸的电源线；所述数据线和所述沿列方向延伸的电源线位于所述像素结构的相对的两侧；
60.在所述像素结构所在的像素区域中，所述驱动晶体管和所述开关晶体管沿列方向依次设置；
61.所述驱动晶体管的栅极在行方向上由所述数据线向所述电源线方向延伸，所述驱动晶体管的栅极在列方向上由上一行像素结构的栅线向所述开关晶体管的方向延伸；
62.所述驱动晶体管的有源层图形中的沟道的宽度方向为所述行方向，所述沟道在所述行方向上，由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸；
63.所述驱动晶体管的源极和所述驱动晶体管的漏极分别沿行方向延伸，且所述驱动晶体管的源极和所述驱动晶体管的漏极沿列方向依次排列；
64.所述驱动晶体管的栅极与所述开关晶体管的漏极相连，所述驱动晶体管的源极与所述电源线电连接，所述驱动晶体管的漏极与所述阳极电连接；
65.所述开关晶体管的源极与所述数据线电连接，所述开关晶体管的栅极与所述栅线电连接；
66.所述驱动晶体管的漏极通过电容电极层与所述阳极电连接；所述电容电极层与所述驱动晶体管的栅极的延伸部分在衬底基板上有重叠区域，所述电容电极层至少与所述栅极的延伸部分构成电容；
67.所述用于3d打印的阳极背板还包括设置于所述驱动晶体管的漏极与所述电容电极层之间的包含金属的导电层；所述导电层在衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影。
68.在本发明实施例所述的用于3d打印的阳极背板，在所述像素结构所在的像素区域
中，所述驱动晶体管和所述开关晶体管沿列方向依次设置，并且驱动晶体管的栅极行方向上，都是由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸，以占据所述像素区域的行方向上的大部分区域，并所述驱动晶体管的栅极在列方向上由上一行像素结构的栅线向所述开关晶体管的方向延伸，以使得所述驱动晶体管的栅极占据所述像素区域的列方向上的大部分区域，并驱动晶体管和开关晶体管布局紧凑，并且所述驱动晶体管的有源层图形中的沟道在所述行方向上，由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸，以使得所述驱动晶体管的宽长比大，以提升驱动晶体管的驱动能力。
69.在本发明实施例中，所述驱动晶体管的源极和所述驱动晶体管的漏极可以设置于源漏金属层，所述源漏金属层可以设置于所述驱动晶体管的有源层和所述衬底基板之间，或者，所述源漏金属层可以设置于所述有源层远离所述衬底基板的一侧。
70.在具体实施时，所述数据线和所述沿列方向延伸的电源线位于所述像素结构的相对的两侧，所述数据线可以位于像素结构的第一侧，所述沿列方向延伸的电源线可以位于像素结构的第二侧，第一侧和第二侧为相对的两侧。
71.在本发明实施例中，所述驱动晶体管的栅极在行方向上由所述数据线向所述电源线方向延伸指的是：在行方向上，所述驱动晶体管的栅极的延伸方向是由所述数据线向所述电源线延伸的方向，其中，所述数据线可以是位于所述驱动晶体管所在的像素结构的第一侧的数据线，所述电源线可以是位于所述驱动晶体管所在的像素结构的第二侧的沿列方向延伸的电源线，但不以此为限。
72.在本发明实施例中，所述驱动晶体管的栅极在列方向上由上一行像素结构的栅线向所述开关晶体管的方向延伸指的是：在列方向上，所述驱动晶体管的栅极的延伸方向是由上一行像素结构的栅线向所述开关晶体管延伸的方向；
73.在本发明实施例中，所述沟道在所述行方向上，由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸指的是：在行方向上，所述沟道的延伸方向是：由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸的方向。
74.在具体实施时，所述栅线具有第一突出部，所述数据线具有第二突出部；
75.所述开关晶体管的有源层图形的沟道的宽度方向与所述驱动晶体管的沟道的宽度方向相垂直，所述开关晶体管的栅极为所述第一突出部，所述开关晶体管的源极为所述第二突出部；
76.所述开关晶体管的漏极与延伸部为一体式结构，所述延伸部向所述电源线方向延伸，并所述延伸部在所述衬底基板的正投影与所述驱动晶体管的栅极在所述衬底基板上的正投影之间部分重叠，所述开关晶体管的漏极通过过孔与所述驱动晶体管的栅极电连接。
77.在实际操作时，所述开关晶体管的栅极为栅线的第一突出部，所述开关晶体管的源极为所述数据线的第二突出部，开关晶体管的漏极通过延伸部与驱动晶体管的栅极电连接，所述延伸部向所述电源线方向延伸，以使得开关晶体管与驱动晶体管布局紧凑。
78.如图2所示，本发明实施例所述的用于3d打印的阳极背板包括衬底基板以及设置于所述衬底基板上的阵列分布的像素结构；
79.左侧像素结构(所述左侧像素结构为图2中的位于左侧的第一像素结构21)包括电
源线、行列交错的第一栅线g01和第一数据线d01，位于所述衬底基板上的所述阳极背板的阳极10、与所述阳极10电连接的驱动晶体管，以及，与所述驱动晶体管电连接的开关晶体管；
80.第一栅线g01沿阵列的行方向延伸，且位于像素结构的靠近下一行像素结构的一侧；所述电源线包括沿列方向延伸的电源线v1；所述第一数据线d01和所述沿列方向延伸的电源线v1位于所述第一像素结构21的相对的两侧；d01位于第一像素结构21的左侧，v1位于第一像素结构21的右侧；
81.在所述第一像素结构21所在的像素区域中，所述驱动晶体管和所述开关晶体管沿列方向依次设置；
82.如图2和图4所示，所述第一像素结构21中的驱动晶体管的栅极g1在行方向上由所述第一数据线d01向所述电源线v1方向延伸，所述驱动晶体管的栅极g1在列方向上由上一行像素结构的栅线(在图2中，所述上一行像素结构的栅线为第二栅线g02)向所述开关晶体管的方向延伸；
83.如图2和图6所示，所述驱动晶体管的有源层图形中的沟道511的宽度方向为所述行方向，所述沟道511在所述行方向上，由第一数据线d01向所述电源线v1延伸；
84.如图2和图7所示，所述驱动晶体管的源极s1和所述驱动晶体管的漏极d1分别沿行方向延伸，且所述驱动晶体管的源极s1和所述驱动晶体管的漏极d1沿列方向依次排列；所述驱动晶体管的源极s1和所述驱动晶体管的漏极d1都位于源漏金属层，所述源漏金属层设置于所述有源层远离所述衬底基板的一侧。
85.在具体实施时，所述电容电极层既作为连接层，又作为存储电容的电极。
86.如图2、图4、图5、图6和图10所示，所述驱动晶体管的栅极g1在列方向的长度大于所述驱动晶体管的有源层图形51在列方向的长度，使得所述驱动晶体管的栅极g1相对于有源层向开关晶体管的方向延伸，所述栅极g1的延伸部分40与所述驱动晶体管的有源层图形51在衬底基板上的投影无覆盖区域；
87.所述驱动晶体管的漏极d1通过电容电极层与所述阳极10电连接；
88.如图2、图4、图5和图10所示，所述电容电极层与所述栅极g1的延伸部分40在衬底基板上有重叠区域，所述电容电极层至少与所述栅极的延伸部分40构成电容。
89.在本发明实施例中，所述用于3d打印的阳极背板还包括设置于所述驱动晶体管的漏极与所述电容电极层之间的包含金属的导电层；所述导电层在衬底基板上的正投影覆盖设置有像素结构的像素区域，所述导电层在衬底基板上的正投影覆盖所述驱动晶体管的有源层图形在衬底基板上的正投影和所述开关晶体管的有源层图形在衬底基板上的正投影，以防止所述有源层图形不被破坏。
90.根据一种具体实施方式，所述导电层可以包括多个相互独立的导电图案；所述导电图案在衬底基板上的正投影覆盖所述有源层图形在衬底基板上的正投影。
91.根据另一种具体实施方式，所述导电层包括的导电图案可以相互连贯，所述导电图案在衬底基板上的正投影覆盖所述有源层图形在衬底基板上的正投影。
92.如图2和图4所示，所述第一栅线g01具有第一突出部，所述第一栅线g01的主体部沿行方向延伸，第一突出部突出g01的主体部，所述开关晶体管的栅极g2为所述第一突出部，以使得所述开关晶体管占用的位置小；
93.如图2和图7所示，所述第一数据线d01具有第二突出部，所述第一数据线d01的主体部沿列方向延伸，第二突出部突出d01的主体部，所述开关晶体管的源极s2为所述第二突出部，以使得所述开关晶体管占用的位置小。
94.在优选情况下，同一行像素结构中相邻的两列像素结构镜像设置，采用对称的像素结构以节省像素面积，提高驱动晶体管的宽长比。
95.在具体实施时，一行像素结构中相邻两列像素结构可以镜像设置于所述电源线的两侧；镜像设置于所述电源线的两侧的两个像素结构共用一条所述电源线，节省像素面积；所述电源线位于所述镜像设置的两个驱动晶体管之间；所述镜像设置于所述电源线的两侧的两个像素结构中的数据线，位于所述像素结构的远离所述电源线的一侧，以能够增加像素结构的面积，利于提升所述像素结构中的驱动晶体管的宽长比。
96.如图2所示，第一像素结构21和第二像素结构22镜像设置于电源线v1的两侧；第一像素结构21和第二像素结构22共用所述电源线v1；所述电源线位于所述第一像素结构21包括的驱动晶体管和所述第二像素结构22包括的驱动晶体管之间；所述第一像素结构21包括第一数据线d01，所述第二像素结构22包括第二数据线d02，第一数据线d01位于所述第一像素结构21远离所述电源线v1的一侧，第二数据线d02位于所述第二像素结构22远离所述电源线v1的一侧。
97.如图2和图7所示，所述第一像素结构21中的驱动晶体管的源极s1与所述第二像素结构22中的驱动晶体管的源极为一体结构。
98.可选的，所述驱动晶体管的漏极位于源漏金属层，所述阳极位于阳极层，所述电容电极层a9位于所述源漏金属层a4与阳极层a11之间，所述电容电极层a9与所述源漏金属层a4之间设有第一绝缘层a5，所述电容电极层a9与所述阳极层a11之间设有第二绝缘层a10，所述电容电极层a9通过过孔与所述驱动晶体管的漏极电连接，所述电容电极层a9通过过孔与所述阳极电连接，并所述电容电极层a9在所述衬底基板上的正投影与所述驱动晶体管的栅极在衬底基板上的正投影有重叠区域，以构成电容。
99.在本发明实施例中，所述电源线与所述电容电极层同层且同材料形成，使得在源漏金属层有足够的空间设置驱动晶体管的源极和驱动晶体管的漏极，从而能够将所述驱动晶体管的宽长比设置为较大，以提升驱动晶体管的驱动能力。
100.在本发明实施例中，所述用于3d打印的阳极背板还包括依次设置于所述驱动晶体管的漏极与所述电容电极层之间的所述第一绝缘层、有机树脂层、导电层和第三绝缘层；
101.所述有机树脂层和所述导电层用于阻隔氢；所述有机树脂层在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影，所述导电层在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影；所述有机树脂层和所述导电层防止所述有源层图形不被破坏；
102.所述驱动晶体管的漏极通过贯穿所述第一绝缘层和所述有机树脂层的过孔与所述导电层电连接，所述导电层通过贯穿所述第三绝缘层的过孔与所述电容电极层电连接。
103.在实际操作时，所述有机树脂层用于提升阻隔氢的能力，提高阳极背板的稳定性；所述导电层覆盖所述有机树脂层，以提高阻隔氢的能力，也能够防止电容电极层的层积对所述有机树脂层的影响。
104.可选的，所述导电层可以由ito(氧化铟锡)制成，所述有机树脂层可以由有机绝缘
材料制成，但不以此为限。
105.如图3和图14所示，所述驱动晶体管的漏极d1位于源漏金属层a4，本发明实施例所述的用于3d打印的阳极背板还包括依次设置于所述源漏金属层a4与所述电容电极层a9之间的所述第一绝缘层a5、有机树脂层a6、导电层a7和第三绝缘层a8；
106.所述有机树脂层a6和所述导电层a7用于阻隔氢；所述有机树脂层a6在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影，所述导电层a7在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影；
107.所述驱动晶体管的漏极通过贯穿所述第一绝缘层a5和所述有机树脂层a6的过孔与所述导电层a7电连接，所述导电层a7通过贯穿所述第三绝缘层a8的过孔与所述电容电极层a9电连接。
108.在本发明实施例中，如图2、图3、图4和图14所示，所述驱动晶体管的栅极g1、所述开关晶体管的栅极g2、第一栅线g01和第二栅线g02可以设置于栅金属层a1；如图2、图3、图6和图14所示，所述驱动晶体管的有源层图形51和所述开关晶体管的有源层图形52设置于有源层a3；如图2、图3、图7和图14所示，所述驱动晶体管的源极s1、所述驱动晶体管的漏极d1、所述开关晶体管的源极s2和所述开关晶体管的漏极d2都设置于源漏金属层a4；如图2、图3、图10和图14所示，所述电源线v1与电容电极层a9同层同材料设置；如图2、图3、图11和图14所示，所述阳极位于阳极层a11；
109.所述栅金属层a1、所述有源层a3、所述源漏金属层a4、所述电容电极层a9和所述阳极层a11可以依次设置于所述衬底基板上。
110.在具体实施时，同一行中相邻两列像素结构镜像设置于所述电源线两侧；
111.镜像设置于所述电源线的两侧的两个像素结构共用一条所述电源线，所述电源线位于所述镜像设置的两个驱动晶体管之间；所述镜像设置的两个驱动晶体管的源极沿着行方向由一个像素结构延伸到另一个像素结构，所述两个驱动晶体管的源极为一体结构；
112.所述电源线还包括第一导电连接部，所述镜像设置的两个驱动晶体管中的第一驱动晶体管的源极与所述镜像设置的两个驱动晶体管中的第二驱动晶体管的源极之间通过第二导电连接部电连接；
113.所述第一导电连接部在衬底基板上的正投影与第二导电连接部在所述衬底基板上的正投影之间至少部分重叠，所述第一导电连接部通过过孔与所述第二导电连接部电连接，以使得所述驱动晶体管的源极与所述电源线电连接。
114.如图2和图3所示，第一像素结构21和第二像素结构22镜像设置于所述电源线v1两侧；
115.第一像素结构21和第二像素结构22共用一条所述电源线v1，所述电源线v1位于第一像素结构21的驱动晶体管与第二像素结构22的驱动晶体管之间；第一像素结构21的驱动晶体管的源极s1沿着行方向第一像素结构21延伸到第二像素结构22，所述电源线v1位于第一像素结构21的驱动晶体管与第二像素结构22的驱动晶体管为一体结构；
116.如图7所示，第一像素结构21的驱动晶体管的源极s1与第二像素结构22的驱动晶体管的源极之间通过第二导电连接部l2电连接；
117.所述电源线还包括第一导电连接部l1，所述第一导电连接部l1在衬底基板上的正投影与第二导电连接部l2在所述衬底基板上的正投影之间至少部分重叠，所述第一导电连
接部l1通过过孔与所述第二导电连接部l2电连接，以使得所述驱动晶体管的源极s1与所述电源线v1电连接。
118.在本发明实施例中，所述用于3d打印的阳极背板还可以包括：
119.设置于所述驱动晶体管的有源层图形上方的隔离层，所述隔离层用于隔离杂质对所述驱动晶体管的有源层图形的影响；所述隔离层为单层隔离层或多层隔离层，所述单层隔离层或多层隔离层包括有机树脂层、金属层或金属氧化物有源层中的至少之一。
120.在本发明实施例中，所述用于3d打印的阳极背板还可以包括依次设置于所述驱动晶体管的漏极与所述电容电极层之间的所述第一绝缘层、有机树脂层、包含金属的导电层和第三绝缘层；所述电容电极层与所述阳极之间设有第二绝缘层；
121.所述有机树脂层和所述导电层作为驱动晶体管的有源层图形的保护层，用于阻隔氢；所述有机树脂层在所述衬底基板上的正投影覆盖所述驱动晶体管的有源层图形在所述衬底基板上的正投影，所述导电层在所述衬底基板上的正投影覆盖所述驱动晶体管的有源层图形在所述衬底基板上的正投影；
122.所述第一导电连接部与所述第二导电连接部之间的过孔包括第一过孔、第二过孔和第三过孔；所述第一过孔为贯穿所述第一绝缘层的过孔，所述第二过孔为贯穿所述有机树脂层的过孔，所述第三过孔为贯穿所述第三绝缘层的过孔；
123.所述第一过孔在所述衬底基板上的正投影、所述第二过孔在所述衬底基板上的正投影，以及，所述第三过孔在所述衬底基板上的正投影至少部分重叠，以使得第一导电连接部与所述第二导电连接部之间电连接。
124.在图12和图14中，标号为h01、h02、h03的分别为第一过孔、第二过孔、第三过孔。
125.如图14所示，所述阳极背板可以包括导电层a7和有机树脂层a6；所述导电层a7设置于所述电容电极层a9远离所述衬底基板20的一面；所述有机树脂层a6设置于所述导电层a7与所述源漏金属层a4之间；所述阳极背板还包括设置于源漏金属层a4与所述有机树脂层a6之间的第一绝缘层a5以及设置于所述导电层a7与所述电容电极层a9之间的第三绝缘层a8。
126.在图14中，标号为a1的为栅金属层，标号为a2的为栅绝缘层，标号为a3的为有源层，标号为a10的为第二绝缘层，标号为a11的为阳极层。
127.如图12和图14所示，所述第一过孔h01在所述衬底基板20上的正投影在所述第二过孔h02在所述衬底基板20上的正投影之内，所述第三过孔h03在所述衬底基板20上的正投影在所述第二过孔h02在所述衬底基板20上的正投影之内。
128.在本发明实施例中，由于工艺的限制，将h02在衬底基板上的正投影的面积设置为比h01在衬底基板上的正投影的面积大，将h02在衬底基板上的正投影的面积设置为比h03在衬底基板上的正投影的面积大，以保证h01能够完整呈现并且能够完全刻蚀。
129.在具体实施时，如图8所示，所述导电层可以包括多个相互独立的导电图案30；所述导电图案30在衬底基板上的正投影覆盖设置有像素结构的像素区域，所述导电图案30在所述衬底基板上的正投影覆盖所述有源层图形在所述衬底基板上的正投影。并且，所述导电图案30之间的开口可以暴露出所述第一导电连接部l1和第二导电连接部l2，以免造成短路。
130.在具体实施时，所述有源层可以为金属氧化物有源层，但不以此为限。
131.可选的，所述有源层可以为igzo层，其中，铟、镓、锌和氧的原子数比可以为1:1:1:4，但不以此为限。
132.在本发明实施例中，所述用于3d打印的阳极背板可以包括依次设置于所述衬底基板上的栅金属层、所述有源层、所述源漏金属层、所述电容电极层和所述阳极层，所述栅金属层包括栅线、所述驱动晶体管的栅极和所述开关晶体管的栅极，所述驱动晶体管的栅极复用为存储电容的第一极板，所述有源层包括所述驱动晶体管的有源层图形和所述开关晶体管的有源层图形，所述电容电极层包括电源线和所述存储电容的第二极板中的第一极板部；所述源漏金属层包括所述驱动晶体管的源极、所述驱动晶体管的漏极、所述开关晶体管的源极、所述开关晶体管的漏极，以及，所述存储电容的第二极板中的第二极板部；所述阳极层包括相互独立的多个阳极。
133.本发明实施例采用栅金属层、电容电极层以及源漏金属层的叠层结构来形成电容，以解决由于像素结构的面积小，所述驱动晶体管的源极、所述驱动晶体管的漏极、所述开关晶体管的源极、所述开关晶体管的漏极，以及，所述存储电容的第二极板无法仅设置于同一层的问题。
134.如图2和图3所示，第一像素结构21和第二像素结构22镜像设置于沿列方向延伸的电源线v1的两侧；第一像素结构21和第二像素结构22设置于同一行；所述第一像素结构21包括驱动晶体管、开关晶体管和第一数据线d01；所述第二像素结构22包括驱动晶体管、开关晶体管和第二数据线d02；
135.所述第一像素结构21和所述第二像素结构22共用所述第一栅线g01与所述电源线v1；位于同一列的像素结构可以共用同一数据线。
136.如图2所示，所述阳极背板包括依次设置于衬底基板20上方的栅金属层a1、有源层a3、源漏金属层a4、电容电极层a9和阳极层a11；
137.图4和图5是图2中的栅金属层的俯视图，图6是图2中的有源层的俯视图，图7是图2中的源漏金属层的俯视图，图10是图2中的电容电极层的俯视图，图11是图2中的阳极层的俯视图。
138.图3所示的阳极背板的实施例与图2所示的阳极背板的实施例的区别在于：增加了导电层和有机树脂层，并增加了第二过孔和第二连接过孔。
139.在图4和图5中，标号为g01的为第一栅线，标号为g02的为第二栅线，标示为g1的为第一像素结构21中的驱动晶体管的栅极，所述第一像素结构21中的驱动晶体管的栅极g1复用为存储电容的第一极板；在图4和图5中，标号为g2的为第一像素结构21中的开关晶体管的栅极，所述第一像素结构21中的开关晶体管的栅极g2为g01的突出部；在图6中，标号为51的为第一像素结构21中的驱动晶体管的有源层图形；标号为52的为第一像素结构21中的开关晶体管的有源层图形；在图7中，标号为s1的为第一像素结构21中的驱动晶体管的源极，标号为d1的为第一像素结构21中的驱动晶体管的漏极，标号为s2的为第一像素结构21中的开关晶体管的源极，标号为d2的为第一像素结构21中的开关晶体管的漏极，标示为l3的为延伸部，延伸部l3与d2电连接；在图7中，s2为d01的突出部。在图8中，标号为30的为导电层包括的导电图案。在图10中，标号为l1的为第一导电连接部，标号为v1的为沿列方向排列的电源线。在图11中，标示为10的为阳极。
140.如图4和图5所示，g01的主体部分是沿行方向延伸的线状部分，g2与g01的主体部
分为一体结构，并突出于g01的主体部分。如图7所示，d01的主体部分是沿列方向延伸的线状部分，s2与d01的主体部分为一体结构，并突出于d01的主体部分。
141.在本发明实施例中，所述列方向可以为竖直方向，所述行方向可以为水平方向，所述第一侧可以为左侧，所述第二侧可以为右侧，但不以此为限。
142.如图2和图3所示，所述第一像素结构21和所述第二像素结构镜像设置于所述电源线v1的相对的两侧，采用对称的像素结构以节省像素面积，并本发明实施例将电源线设于所述电容电极层，以能进一步节省像素面积，实现更好分辨率。
143.如图2、图3、图4、图5、图6和图7所示，所述驱动晶体管的有源层图形包括第一沟道部分511、第一电极接触部分512和第二电极接触部分513；
144.所述驱动晶体管的源极s1在所述衬底基板上的正投影与所述第一电极接触部分512在所述衬底基板上的正投影之间至少部分重叠，所述驱动晶体管的漏极d1在所述衬底基板上的正投影与所述第二电极接触部分513在所述衬底基板上的正投影至少部分重叠；
145.所述驱动晶体管的源极s1与所述第一电极接触部分512直接接触，所述驱动晶体管的漏极d1与所述第二电极接触部分513直接接触；
146.所述第一沟道部分511设置于所述第一电极接触部分512和第二电极接触部分513之间；
147.所述第一沟道部分511沿行方向延伸。
148.如图6所示，所述第一沟道部分511在行方向上的宽度与所述第一沟道部分511在列方向上的长度之间的比值(该比值也即驱动晶体管的宽长比)大于预定比值。
149.在本发明实施例中，电源线与电容电极层同层同材料设置，以使得在源漏金属层有足够的空间设置驱动晶体管的源极和驱动晶体管的漏极，从而能够将所述驱动晶体管的宽长比设置为较大，以提升驱动能力。
150.在图2和图3所示的实施例中，所述驱动晶体管的宽长比可以大于或等于4而小于或等于8，例如，所述驱动晶体管的宽长比可以等于5，但不以此为限。
151.在本发明实施例中，所述预定比值可以大于或等于1而小于或等于12.5，但不以此为限。
152.如图7所示，所述驱动晶体管的漏极d1与所述第二极板部c1b2为一体结构；
153.如图2、图3、图7和图10所示，所述第一极板部c1b1在衬底基板上的正投影与所述第二极板部c1b2在衬底基板上的正投影之间存在第一重叠区域；所述第一极板部c1b1与所述电源线v1相互独立；
154.所述第一极板部c1b1通过连接过孔与所述第二极板部c1b2电连接；所述连接过孔设置于所述第一重叠区域中；
155.如图2、图3、图10、图11和图12所示，所述第一极板部c1b1在衬底基板上的正投影与阳极10在衬底基板上的正投影之间存在第二重叠区域；
156.所述第一极板部c1b1通过设置于所述第二重叠区域的第四过孔h04与所述阳极10电连接。
157.在图14中，标号为h04的为第四过孔，所述第四过孔h04为贯穿所述第二绝缘层a10的过孔。
158.如图3、图7、图8和图10所示，所述第二极板部c1b2通过第一连接过孔h1和第二连
接过孔h2与所述导电图案30电连接；所述导电图案30通过所述第三连接过孔h3与所述第一极板部c1a电连接。
159.如图12所示，所述连接过孔可以包括第一连接过孔h1、第二连接过孔h2和第三连接过孔；所述第一连接过孔h1在所述衬底基板上的正投影在所述第二连接过孔h2在所述衬底基板上的正投影之内，所述第三连接过孔在所述衬底基板上的正投影在所述第二连接过孔h2在所述衬底基板上的正投影之内。
160.在图12对应的实施例中，所述第一连接过孔h1在所述衬底基板上的正投影与所述第三连接过孔在所述衬底基板上的正投影重叠，但不以此为限。在实际操作时，所述第一连接过孔在衬底基板上的正投影也可以与所述第三连接过孔在所述衬底基板上的正投影至少部分重叠。
161.如图14所示，所述第一连接过孔h1为贯穿所述第一绝缘层a5的过孔，所述第二连接过孔h2为贯穿所述有机树脂层a6的过孔，所述第三连接过孔h3为贯穿所述第三绝缘层a8的过孔；
162.所述第一连接过孔h1在所述衬底基板上的正投影在所述第二连接过孔h2在所述衬底基板上的正投影之内，所述第三连接过孔h3在所述衬底基板上的正投影在所述第二连接过孔h2在所述衬底基板上的正投影之内。
163.在本发明实施例中，由于工艺的限制，将h2在衬底基板上的正投影的面积设置为比h1在衬底基板上的正投影的面积大，并将h2在衬底基板上的正投影的面积设置为比h3在衬底基板上的正投影的面积大，以保证h1能够完整呈现并且能够完全刻蚀。
164.如图2、图3、图4、图5和图7所示，所述驱动晶体管的栅极g1复用为所述存储电容的第一极板；所述第二极板部c1b2与所述驱动晶体管的第二电极d1为一体结构；
165.在图10中，标号为c1b1的为第一极板部；
166.如图2、图3、图4、图5、图7和图10所示，所述第一极板c1a在所述衬底基板上的正投影、所述第一极板部c1b1在所述衬底基板上的正投影，以及，所述第二极板部c1b2在所述衬底基板上的正投影至少部分重叠，以能够构成存储电容。
167.如图2、图3、图4、图5、图6和图7所示，所述开关晶体管的有源层图形包括第二沟道部分521(即为开关晶体管的有源层图形的沟道)、第三电极接触部分522和第四电极接触部分523；
168.所述开关晶体管的源极s2在所述衬底基板上的正投影与所述第三电极接触部分522在所述衬底基板上的正投影之间至少部分重叠，所述开关晶体管的漏极d2在所述衬底基板上的正投影与所述第四电极接触部分523在所述衬底基板上的正投影至少部分重叠；
169.所述开关晶体管的源极s2与所述第三电极接触部分522直接接触，所述开关晶体管的漏极d2与所述第四电极接触部分523直接接触；
170.所述第二沟道部分521设置于所述第三电极接触部分522和第四电极接触部分523之间。
171.如图2、图3、图4、图5和图7所示，所述开关晶体管的漏极d2与延伸部l3电连接，所述延伸部l3在所述衬底基板上的正投影与所述存储电容的第一极板(也即驱动晶体管的栅极g1)在所述衬底基板上的正投影之间存在第三重叠区域，所述存储电容的第一极板通过设置于所述第三重叠区域中的第四连接过孔h4与所述延伸部l3电连接，以使得所述存储电
容的第一极板与所述开关晶体管的第二电极d2电连接。
172.在图14中，标号为h4的为第四连接过孔，所述第四连接过孔h4为贯穿栅绝缘层a2的过孔。
173.在本发明实施例中，如图9所示，所述导电层包括多个独立的导电图案30，所述导电图案30在所述衬底基板上的正投影覆盖设置有像素结构的像素区域，所述导电图案30在所述衬底基板上的正投影覆盖所述有源层图形在衬底基板上的正投影；并且，如图9所示，所述导电层具有位于所述多个独立的导电图案30之间的开口，以暴露出第一导电连接部和第二导电连接部，防止短路。
174.在图3所示的阳极背板的实施例中，所述导电层的结构可以被替换为如图15所示的结构。
175.如图15所示，所述导电层可以包括多个第一开口k1和多个第二开口k2，所述第三连接过孔h3穿过所述第一开口k1；所述第一开口k1暴露所述第一导电连接部l1和所述第二导电连接部l2，以避免短路。
176.采用图15所示的导电层的结构，所述第二极板部可以通过第一连接过孔、第二连接过孔以及第三连接过孔，直接与所述第一极板部电连接，不需要通过所述导电层转接，因此在制作本发明实施例所述的基板时，可以在所述源漏金属层远离所述衬底基板的一侧依次制作所述第一绝缘层和所述有机树脂层，之后制作贯穿所述有机树脂层的第二连接过孔，继而在所述有机树脂层远离所述第一绝缘层的一侧制作所述第三绝缘层，然后采用同一次干刻工艺，制作贯穿所述第一绝缘层的第一连接过孔和贯穿所述第三绝缘层的第三连接过孔，这样的话可以节省一次掩膜，节省生产成本。
177.如图15所示，所述导电层包括的导电图案30可以相互连贯，能够提高像素均一性。
178.在实际操作时，为避免esd(electro-static discharge，静电释放)问题，可以将所述导电图案连接至合适电位，例如，可以将所述导电图案接地，但不以此为限。
179.在本发明实施例中，在不影响tft(薄膜晶体管)的特性的前提下，所述导电图案也可以与显示面板中的其他电压信号线电连接。
180.在本发明实施例中，所述导电层不作为金属层间的转接层，电容电极层直接通过过孔与所述阳极层电连接，可以降低接触电阻。
181.在本发明实施例中，如图2和图3所示，标号为v21的为电源线包括的第一沿行方向延伸的电源线，标号为v22的为电源线包括的第二沿行方向延伸的电源线。本发明实施例中的电源线可以呈网格状设置，第一导电连接部l1设置于v21和v22之间，并l1沿行方向上的长度大于v1沿行方向上的长度，l1沿列方向上的长度大于v21沿列方向上的长度，l1沿列方向上的长度大于v22沿列方向上的长度，但不以此为限。其中，l1、v21、v22和v1之间电连接。
182.本发明实施例将所述电源线设置为网格状，以尽可能扩大线宽，并可以使用低电阻金属来制作电源线，以降低大电流下的ir压降(ir压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象)，提高大尺寸阳极背板的均一性。
183.本发明实施例所述的3d打印系统包括打印箱和上述的用于3d打印的阳极背板；所述打印箱中容纳有电解液；所述打印箱包括相对设置的第一盖板和第二盖板；
184.所述的阳极背板设置于所述第一盖板朝向所述第二盖板的一侧，使得阳极背板的各阳极朝向电解液；
185.所述第二盖板的朝向所述第一盖板的一侧设置有打印用的阴极。
186.在具体实施时，所述用于3d打印的阳极背板包括设置于衬底基板上的像素结构和阳极；所述像素结构用于在相应行栅线上的栅极驱动信号的控制下，控制根据相应列数据线上的数据电压，控制电源线与所述阳极之间连通或断开，从而能够控制电解液中的待打印金属离子沉积在第二盖板上的位置，最终形成3d图案，以实现高精度打印。
187.在本发明实施例中，所述3d打印系统还可以包括阴极背板；所述阳极背板和所述阴极背板相对设置；
188.所述阴极背板设置于所述第二盖板朝向所述第一盖板的一侧，所述阴极背板的朝向所述阳极背板的一侧设置有所述阴极。
189.在本发明实施例中，所述阳极可以为电化学阳极，所述阳极背板可以为tft(薄膜晶体管)阵列基板，通过控制阳极背板中的像素结构中的驱动晶体管的开通与关断，控制电流导通路径，从而控制电解液中待打印金属离子沉积在阴极背板上的位置，最终形成3d图案。
190.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
191.可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
192.在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
193.以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。