一种多输入分数阶时延滤波器及其阵列的制作方法

1.本发明实施例涉及滤波器技术领域，特别涉及一种多输入分数阶时延滤波器及其阵列。


背景技术：

2.超宽带数字波束形成阵列天线具有宽的工作频段和瞬时带宽、高的信号增益、灵活快捷的波束控制、强大的多目标能力、很强的干扰抑制能力以及高的空间分辨能力，在民用军用无线信号传输和探测领域均具有广泛的应用需求。
3.目前，基于分数阶时延滤波器的超宽带波束形成算法一般采用farrow结构滤波器组，运算量很大，硬件复杂度高，难以实时处理，且成本较高，急需适用于超宽带数字波束形成的快速处理的时延滤波器件。


技术实现要素：

4.本发明实施例提供一种多输入分数阶时延滤波器及其阵列，利用均匀阵列的对称性和多输入分数阶时延滤波器及其阵列，对多路输入信号进行等效变换，先合并相加滤波输出，然后再通过1个多输入分数阶时延滤波器，输出结果与多路输入信号通过多个常规farrow分数时延滤波器输出相加后的结果完全相同，从而减少分数时延滤波器的使用数量，减少系统硬件复杂度，提高了运算处理速度，理想情况下，相对于常规farrow分数时延滤波器，一维阵列信号处理可将时延滤波器数量减少至1个，二维阵列(m
×
n)可减少至(m 1)或(n 1)个。采用这种滤波器/阵列可以快速获得与理想时延波束形成算法相当的性能。
5.第一方面，本技术提供一种多输入分数阶时延滤波器，包括：d个输入端口，放大装置阵列，l个加法装置，l组k阶fir滤波装置，固定时延单元，合成装置和输出端口y；
6.其中，所述d个输入端口用于接收d路输入的数字信号；所述放大装置阵列包括：d-1行l列个放大装置，其中，所述d-1行l列的放大装置中第s行第t列的放大装置的放大系数为s
t
；所述固定时延单元用于对接收到的数字信号进行延时处理，所述延时处理的延时量根据k确定；
7.所述d个输入端口中的第0个输入端口与所述固定时延单元连接；所述d个输入端口中的任意第s个输入端口分别与所述放大装置阵列中的第s行的l个放大装置相连；
8.所述放大装置阵列的l列放大装置中的任意第t列中的d-1个放大装置分别与所述l个加法装置中的第t个加法装置相连；所述l个加法装置中的任意第t个加法装置用于将接收到的数字信号相加后发送至所述l组k阶fir滤波装置中的第t个k阶fir滤波装置；
9.所述k阶fir滤波装置用于对接收到的所述加法装置输出的信号进行卷积运算；
10.所述l个k阶fir滤波装置和所述固定时延单元分别与所述合成装置相连；
11.所述合成装置用于根据时延量控制变量δt，对从所述l个k阶fir滤波装置和所述固定时延单元接收到的数字信号进行延时对齐求和处理，并将处理后的信号输出至所述输出端口；其中，处理后的信号为根据所述l个k阶fir滤波装置的输出信号与时延控制变量δ
t的乘积之和与固定时延单元的输出信号相加得到；
12.其中，d为大于1的整数，l为大于1的整数，s和t为正整数。
13.进一步的，所述多输入分数阶时延滤波器还包括：时延量控制端口；
14.所述时延控制端口与所述合成装置相连，所述合成装置用于通过所述时延量控制端口获取所述时延量控制变量δt，所述时延量控制变量δt正比于天线阵列阵元之间的距离。
15.在一种可选的实施方式中，所述固定时延单元的时延量为(k-1)/2。
16.所述固定时延单元所起的作用为对所述k阶fir滤波装置输出的数字信号做时延补偿。
17.第二方面，本发明实施例提供一种多输入分数阶时延滤波器阵列，包括：m 1个如前述实施例任一所述的多输入分数阶时延滤波器；
18.其中，所述m 1个多输入分数阶时延滤波器中的前m个多输入分数阶时延滤波器中的每个多输入分数阶时延滤波器具有d1个输入端口和1个输出端口；所述m 1个多输入分数阶时延滤波器中的第m 1个多输入分数阶时延滤波器具有d2个输入端口和1个输出端口；其中，d2等于m；
19.所述前m个多输入分数阶时延滤波器用于接收m行d1列个数字信号；其中，所述前m个多输入分数阶时延滤波器中的第p个多输入分数阶时延滤波器用于接收第p行的d1路数字信号；
20.所述前m个多输入分数阶时延滤波器的输出端口分别与所述第m 1个多输入分数阶时延滤波器的d2个输入端口相连；
21.其中，m为正整数，d1为正整数，d2为正整数，p为正整数。
22.所述多输入分数阶时延滤波器阵列可处理m
×
d组输入阵列信号。
23.本发明实施例利用一种多输入分数阶时延滤波器及其阵列，对多路输入数字信号进行等效变换，先合并相加滤波输出，然后再通过1个多输入分数阶时延滤波器，输出结果与多路输入信号通过多个常规farrow分数时延滤波器输出相加后的结果完全相同，从而减少分数时延滤波器的使用数量，减少系统硬件复杂度，提高了运算处理速度。理想情况下，相对于常规farrow分数时延滤波器，一维阵列信号处理可将时延滤波器数量减少至1个，二维阵列(m
×
n)可减少至(m 1)或(n 1)个。采用这种滤波器/阵列可以快速获得与理想时延波束形成算法相当的性能。
24.本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明实施例而了解。本发明实施例的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
25.下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
26.附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明实施例的限制。
27.图1为本发明实施例中常规farrow分数阶时延滤波器结构示意图；
28.图2为本发明实施例中一种多输入分数阶时延滤波器结构示意图；
29.图3为本发明实施例中一种多输入分数阶时延滤波器仿真结果示意图。
具体实施方式
30.以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明实施例，并不用于限定本发明实施例。
31.参见图2，本发明实施例提供了一种多输入分数阶时延滤波器，所述多输入分数阶时延滤波器包括：d个输入端口，放大装置阵列，l个加法装置，l组k阶fir滤波装置，固定时延单元，合成装置和输出端口y。
32.下面以放大装置阵列为放大器阵列、加法装置为加法器、滤波装置为滤波器、合成装置为合成器为例进行详细说明。
33.上述放大装置、加法装置、滤波装置、合成装置还可以采用能够实现上述放大器、加法器、滤波器、合成器的功能的芯片或者处理器实现，本技术实施例对此不做限制。
34.其中，所述d个输入端口用于接收天线阵列经ad转换输出的d路数字信号；所述放大器阵列包括：d-1行l列个放大器，其中，所述d-1行l列的放大器中第s行第t列的放大器的放大系数为s
t
；所述固定时延单元用于对接收到的数字信号进行延时处理，所述延时处理的延时量根据k确定；
35.所述d个输入端口中的第0个输入端口与所述固定时延单元连接；所述d个输入端口中的任意第s个输入端口分别与所述放大器阵列中的第s行的l个放大器相连；
36.所述放大器阵列的l列放大器中的任意第t列中的d-1个放大器分别与所述l个加法器中的第t个加法器相连；所述l个加法器中的任意第t个加法器用于将接收到的数字信号相加后发送至所述l组k阶fir滤波器中的第t个k阶fir滤波器；
37.所述k阶fir滤波器用于对从所述加法器接收到的数字信号进行卷积运算处理，经过卷积运算处理的数字信号满足其中w
k,l
为滤波器系数，(k＝0,1,
…
,k-1，l＝0,1,
…
,l-1)，k为滤波器阶数，x为输入信号，t为采样周期；
38.所述l个k阶fir滤波器和所述固定时延单元分别与所述合成器相连；
39.所述合成器用于根据时延量控制变量δt，对从所述l个k阶fir滤波器和所述固定时延单元接收到的数字信号进行延时对齐求和处理，并将处理后的信号输出至所述输出端口；其中，处理后的信号为根据所述l个k阶fir滤波器的输出信号与时延控制变量δt的乘积之和与固定时延单元的输出的数字信号相加得到；
40.其中，d为大于1的整数，l为大于1的整数，s和t为正整数。
41.在一种可选的实施例中，所述多输入分数阶时延滤波器还包括：时延量控制端口；
42.所述时延控制端口与所述合成器相连，所述合成器用于通过所述时延量控制端口获取所述时延量控制变量δt，所述时延量控制变量δt正比于天线阵列阵元之间的距离。
43.在一种可选的实施例中，所述固定时延单元的时延量为(k-1)/2，所起的作用为对所述k阶fir滤波器输出信号做时延补偿。
44.本发明实施例还提供一种多输入分数阶时延滤波器阵列，包括：m 1个如前述实施例任一所述的多输入分数阶时延滤波器；
45.其中，所述m 1个多输入分数阶时延滤波器中的前m个多输入分数阶时延滤波器中
的每个多输入分数阶时延滤波器具有d1个输入端口和1个输出端口；所述m 1个多输入分数阶时延滤波器中的第m 1个多输入分数阶时延滤波器具有d2个输入端口和1个输出端口；其中，d2等于m；
46.所述前m个多输入分数阶时延滤波器用于接收m行d1列个数字信号；其中，所述前m个多输入分数阶时延滤波器中的第p个多输入分数阶时延滤波器用于接收第p行的d1路数字信号；
47.所述前m个多输入分数阶时延滤波器的输出端口分别与所述第m 1个多输入分数阶时延滤波器的d2个输入端口相连；
48.其中，m为正整数，d1为正整数，d2为正整数，p为正整数。所述多输入分数阶时延滤波器阵列可处理m
×
d组输入阵列信号。
49.本技术实施例提供的多输入分数阶时延滤波器的设计原理如下：
50.考虑一维n元均匀线阵，经过理想时延补偿后的合成信号为
[0051][0052]
变换到频域
[0053][0054]
由于阵列为均匀线阵，所以{tn，n＝0，1，
…
，n-1}为一等差数列，不失一般性设相邻阵元间时延差为τ，则tn＝nτ，则式(11)变为
[0055][0056]
上式中的时延nτ即通过farrow结构可变分数时延滤波器实现，其频率响应近似为e-jωnτ
。
[0057]
常规算法中，每一路数字通道的接收信号xn均对应于一个时延滤波器，n元阵共需要n个时延滤波器(实际上n元阵只需要(n-1)个时延滤波器，因为其中的基准阵元时延为0)。
[0058]
再考虑farrow滤波器的特性，如图1所示，在确定了通带范围、通带平坦度和延时误差后，即可得到滤波器系数w
k,l
(k＝0,1,
…
,k-1，l＝0,1,
…
,l-1)，k和l分别为滤波器的阶数和组数，且对应于不同延时，只需要改变参数d即可，滤波器系数w
k,l
保持不变。
[0059]
下面列出farrow滤波器的原理表达式
[0060][0061]
上式中，x((n δ)t)为阵元输入信号x数字化后的表达式，t为采样周期，δ为分数倍采样，δt＝τ，对上式改变求和顺序，可得
[0062][0063]
式(5)可写为
[0064][0065][0066]
式(6)可解释为输出序列的泰勒展开式，其中w(l)是由输入序列确定的相继局部导数。
[0067]
多项式(6)的高效计算可以采用horner法则，假设l＝5，则具体如下：
[0068]
x(δ)＝w0 w1δ w2δ2 w3δ3 w4δ4[0069]
ꢀꢀꢀꢀꢀ
＝w0 δ(w1 δ(w2 δ(w3 δw4)))
[0070]
上式结构化实现即为farrow结构。
[0071]
不失一般性，考虑一维3元均匀阵的情况。3个天线阵元的输出信号分别为x0、x1、x2，进行延时后为x0、x1(δ)、x2(2δ)，δ、2δ表示需要的分数时延值，x0不需要延时。则3个信号通过farrow滤波器之后的合成信号可表示为：
[0072][0073]
其中：
[0074][0075]
注意到滤波器系数w
k,l
与输入信号xd无关，因此：
[0076][0077]
例如：
[0078][0079]
观察公式(8)和(10)可知，在滤波器系数不变的情况下，可以对每一阵元的输出信号进行线性组合，然后再通过对应的子滤波器，这样整个滤波器的最终输出与每一阵元分别通过一个farrow后再合成的结果相同。
[0080]
那么对于一维d元阵列，公式(8)可表示为：
[0081][0082]
其中：
[0083][0084]
则：
[0085][0086]
对应于式(12)的mifarrow多输入分数阶时延滤波器如图2所示。
[0087]
下面对本技术实施例提供的多输入分数阶时延滤波器能够带来的技术效果进行示例性分析。
[0088]
参见图3，按照下面条件仿真输入本技术提供的多输入分数阶时延滤波器的数字信号，例如，可构造从一维3元均匀天线阵接收的数字信号，其中，相邻天线阵元间的数字信号的延时差为0.4个采样周期，需补偿的最大延时为0.8个采样周期，信号为cw，频率为50hz，采样频率1000hz。在一示例中，可采用matlab dsp工具箱进行仿真。
[0089]
图3中共显示了9个信号channel1～channel9，分别是三个阵元输出信号channel1～channel3、三个天线阵元信号分别通过常规farrow延时滤波器之后的信号channel4～channel6(如图3所示，三个信号重合在一起，即时间上已经对齐)、三个天线阵元输出信号分别通过三个常规farrow延时滤波器之后再相加的信号channel7、三个天线阵元输出信号通过多输入分数阶时延滤波器之后的信号channel8(如图3所示，channel8和channel7完全重合，即表明两种方法产生的合成信号数学上完全相等，两种方法完全等效)、对channel8延时一个采样周期的信号channel9(仅为了方便比对)。如图3所示，channel1与channel8之间的时延可以为1.8个采样周期，除了阵元间的最大延时0.8个采样周期，还有k阶fir滤波器本身所带来的1个采样周期的延时。
[0090]
本发明实施例利用一种多输入分数阶时延滤波器及其阵列，对多路输入数字信号进行等效变换，先合并相加滤波输出，然后再通过1个多输入分数阶时延滤波器，输出结果与多路输入信号通过多个常规farrow分数时延滤波器输出相加后的结果完全相同，从而减少分数时延滤波器的使用数量，减少系统硬件复杂度，提高了运算处理速度的同时降低了系统成本。理想情况下，相对于常规farrow分数时延滤波器，一维阵列信号处理可将时延滤波器数量减少至1个，二维阵列(m
×
n)可减少至(m 1)或(n 1)个。采用这种滤波器/阵列可
以快速获得与理想时延波束形成算法相当的性能。
[0091]
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。