具有栅极驱动器的显示装置的制作方法

具有栅极驱动器的显示装置
1.相关申请的交叉引用
2.本技术要求于2020年9月18日提交的韩国专利申请第10-2020-0120394号的权益，该申请通过引用并入本文，如同完全在本文中阐述一样。
技术领域
3.本公开涉及一种具有栅极驱动器的显示装置，该栅极驱动器可以减小薄膜晶体管的漏电流以及功耗。


背景技术：

4.显示装置包括通过像素矩阵显示图像的面板，以及驱动面板的驱动电路。构成像素矩阵的每个像素被薄膜晶体管(tft)独立地驱动。驱动电路中的栅极驱动器驱动与每个像素的tft连接的栅极线，并且驱动电路中的数据驱动器驱动与tft连接的数据线。
5.栅极驱动器包括分别驱动栅极线的级，每个级包括多个tft。在面板中形成的面板内栅极(gip)型栅极驱动器与像素矩阵的tft阵列一起被称为是栅极驱动器。
6.当应用于栅极驱动器的n型氧化物tft具有负阈电压vth时，施加到栅极用于截止的低电压不低于源极电压，由此漏电流增加。
7.当构成栅极驱动器的tft中的漏电流增加时，栅极驱动器的输出波形可能失真，由此可能会出现可靠性劣化以及功耗增加的问题。为此，需要一种使漏电流最小化的方法。
8.上述背景技术的公开内容为本公开的发明人所有，用以设计本公开，或是在设计本公开的过程中所需要的技术信息，但不能被认为是在本公开被公开之前公之于众的已知技术。


技术实现要素：

9.本公开的一个或多个实施例提供一种具有栅极驱动器的显示装置，该栅极驱动器可以减小tft的漏电流以及功耗。
10.除了上述提及的本公开的技术效果之外，本领域技术人员将根据本公开的以下描述来清楚地理解本公开的其他技术效果和特征。
11.在根据本公开的一个方面的显示装置中，栅极驱动器可以包括多个级，每个级包括输出部、控制器以及反向偏置电路。输出部可以包括响应于q节点的控制输出多个时钟中的相应时钟作为栅极信号的上拉晶体管，以及响应于qb节点的控制输出栅极截止电压作为栅极信号的截止电压的下拉晶体管。控制器可以对q节点进行充放电，对qb节点进行与q节点相反的充放电。
12.反向偏置电路可以具有与q节点电容耦合的反向偏置节点，并产生反向栅极偏置电压以在q节点的截止时段将反向栅极偏置电压施加到反向偏置节点。
13.反向偏置电路可以通过反向偏置节点将反向栅极偏置电压施加到构成输出部和控制器的晶体管中的在q节点的截止时段被截止的一部分晶体管的遮光层。
14.在根据本公开的一个方面的显示装置中，栅极驱动器可以包括多个级，每个级包括输出部、充电部、放电部和反向偏置电路。输出部可以包括上拉晶体管和下拉晶体管，上拉晶体管在q节点的控制下上拉，将多个时钟中的第一输入时钟输出到输出端子，下拉晶体管在第二输入时钟的控制下下拉，将截止电压输出到输出端子。充电部可以包括充电晶体管，充电晶体管响应于置位信号(其为起始信号和前级的输出中的任一者)而以置位信对q节点预充电。放电部可以包括响应于第三输入时钟的控制使q节点放电的第一放电晶体管，以及响应于复位信号或后级的输出使q节点放电的第二放电晶体管。反向偏置电路可以具有与q节点电容耦合的反向偏置节点，并通过放电部在q节点的截止时段在反向偏置节点中产生反向栅极偏置电压。反向偏置电路可以通过反向偏置节点将低于栅极截止电压的反向栅极偏置电压施加到在q节点的截止时段被截止的上拉晶体管的遮光层。
15.除了本公开的上述特征之外，本公开的其他技术效果和特征将被包括在本说明书中，包括在本公开的范围内，并受权利要求的保护。本节中的任何内容不应被视为对权利要求的限制。以下结合本公开的实施例讨论另外的方面和优点。应当理解，本公开的前述一般描述和以下详细描述都是示例性和解释性的，并且旨在提供对所要求保护的发明构思的进一步解释。
附图说明
16.附图被包括以提供对本公开的进一步理解，附图被并入并构成本技术的一部分，图示了本公开的实施例，并与说明书一起用于解释本公开的原理。
17.在图中：
18.图1是示出根据本公开的一个实施例的显示装置的结构的框图；
19.图2是示出根据本公开的一个实施例的栅极驱动器的部分级的示意框图；
20.图3是示出根据本公开的一个实施例的共面氧化物tft结构的剖视图；
21.图4是示出根据本公开的一个实施例的每个级的结构的等效电路图；
22.图5是图4所示的级的驱动波形图；
23.图6是示出根据本公开的一个实施例的每个级的结构的等效电路图；
24.图7是示出根据本公开的一个实施例的背栅偏置电路的操作过程的示意图；
25.图8是示出根据本公开的一个实施例的背栅偏置电路的操作过程的示意图；
26.图9是示出根据本公开的一个实施例的背栅偏置电路的操作过程的示意图；
27.图10是示出根据本公开的一个实施例的背栅偏置电路的操作过程的示意图；
28.图11是示出根据本公开的一个实施例的每个级的结构的等效电路图；
29.图12是根据本公开的一个实施例的栅极驱动器的驱动波形图；
30.图13是根据本公开的一个实施例的栅极驱动器的驱动波形图。
具体实施方式
31.本公开的优点和特征以及其实施方法将通过参考附图描述的以下实施例来阐明。然而，本公开可以以不同的形式实施并且不应被解释为限于在此阐述的实施例。反之，提供这些实施例是为了使本公开彻底和完整，并将本公开的范围充分传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
32.在用于描述本公开的实施例的附图中公开的形状、尺寸、比率、角度和数量仅是示例，因此，本公开不限于所示出的细节。在整个说明书中，相同的附图标记指代相同的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊本公开的要点时，将省略该详细描述。在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅～”，否则可以添加另一部分。除非另有说明，否则单数形式的术语可以包括复数形式。
33.在解释元件时，尽管没有明确的说明，但元件被解释为包括误差范围。
34.在描述位置关系时，例如，当两个部分之间的位置关系被描述为“上”、“上方”、“下方”和“靠近”时，除非使用了更具限制性的术语，例如“仅”或“直接”，否则该两个部分之间可以设置一个或多个其他部分。
35.在描述时间关系时，例如，当时间顺序被描述为例如“之后”、“随后”、“接下来”和“之前”时，除非使用了更具限制性的术语，例如“刚好”、“立即”或“直接”，否则可以包括不连续的情况。
36.应当理解，尽管术语“第一”、“第二”等在本文中可用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
37.在描述本公开的元件时，可以使用术语“第一”、“第二”、“a”、“b”、“(a)”、“(b)”等。这些术语旨在从其他元件中识别相应元件，并且相应元件的本质、顺序或数量不应受这些术语的限制。对于一个元件或层“连接”、“耦接”或“粘附”到另一个元件或层的表述，除非另有说明，否则该元件或层不仅可以直接连接或粘附到另一个元件或层，还可以在一个或多个中间元件或层“设置”在元件或层之间的情况下间接连接或粘附到另一个元件或层。
38.术语“至少一个”应被理解为包括相关所列元件中的一个或多个的任何和所有组合。例如，“第一元件、第二元件和第三元件中的至少一个或多个”的含义表示从第一元件、第二元件和第三元件中的两个以上提出的所有元件的组合以及第一元件、第二元件或第三元件。
39.如本领域技术人员能够充分理解的，本公开的各种实施例的特征可以部分地或整体地彼此耦合或组合，并且可以彼此不同地互操作并且在技术上驱动。本公开的实施例可以彼此独立地进行，或者可以以相互依赖关系一起进行。
40.在下文中，将参考附图描述本公开的实施例。为了便于描述，附图中所示的每个元件的比例与实际比例不同，所以本公开不限于所示比例。
41.图1是示出根据本公开的一个实施例的显示装置的结构的框图，图2是示出根据本公开的一个实施例的栅极驱动器的部分级的示意框图。
42.根据本公开的一个实施例的显示装置可以是各种显示装置(例如液晶显示装置、电致发光显示装置和微发光二极管(micro-led)显示装置)中的任一种。电致发光显示装置可以是有机发光二极管(oled)显示装置、量子点发光二极管显示装置或无机发光二极管显示装置。
43.参考图1，显示装置可以包括显示面板(以下称为面板)100、gip型栅极驱动器200、数据驱动器300、时序控制器400、电平移位器600、伽马电压产生器700和电源管理电路500。
44.电源管理电路500可以通过使用外部供应的输入电压产生和输出操作显示装置的所有元件(即，面板100、栅极驱动器200、数据驱动器300、时序控制器400、电平移位器600和伽马电压产生器700)所需的各种驱动电压。
45.时序控制器400可以从外部主机系统接收图像数据和同步信号。主机系统可以是计算机、电视系统、机顶盒、诸如平板电脑或手机的便携式终端系统中的任一种。同步信号可以包括点时钟、数据使能信号、垂直同步信号和水平同步信号。
46.时序控制器400可以对图像数据执行各种图像处理，例如执行亮度校正以降低功耗或执行图片质量校正，并将图像处理后的数据供应给数据驱动器300。
47.时序控制器400可以通过使用同步信号和内部储存的时序配置信息(例如，起始定时和脉冲宽度)产生多个数据控制信号，并将产生的数据控制信号供应给数据驱动器300。时序控制器400可以产生多个控制信号并将产生的控制信号供应给电平移位器600。
48.伽马电压产生器700可以产生包括具有彼此不同的电压电平的多个基准伽马电压的基准伽马电压组，并将基准伽马电压组供应给数据驱动器300。伽马电压产生器700可以在时序控制器400的控制下产生与显示装置的伽马特性相对应的多个基准伽马电压，并将基准伽马电压供应给数据驱动器300。伽马电压产生器700可以包括可编程伽马ic。伽马电压产生器700可以从时序控制器400接收伽马数据，根据伽马数据产生或调整基准伽马电压电平，并将基准伽马电压电平输出到数据驱动器300。
49.根据从时序控制器400供应的数据控制信号控制数据驱动器300，数据驱动器300将从时序控制器400供应的数字数据转换为模拟数据信号，并将相应的数据信号供应给面板100的各条数据线。数据驱动器300可以通过使用对从伽马电压产生器700供应的多个基准伽马电压进行分段得到的灰度电压(gradation voltage)将数字数据转换为模拟数据信号。
50.电平移位器600可以基于从时序控制器400供应的多个控制信号产生多个栅极控制信号，并将产生的栅极控制信号供应给栅极驱动器200。电平移位器600可以对从时序控制器400供应的起始信号和复位信号进行电平移位，并将电平移位了的起始信号和复位信号供应给栅极驱动器200。电平移位器600可以通过对从时序控制器400供应的开启时钟和关闭时钟进行逻辑处理来产生不同相位的多个gip时钟，并将gip时钟供应给栅极驱动器200。开启时钟可以确定每个gip时钟的上升定时，关闭时钟可以确定每个gip时钟的下降定时。
51.面板100通过显示区域aa(其上以矩阵形式布置有子像素sp)显示图像或/和视频。每个子像素sp是用于发射红光的红色(r)子像素、用于发射绿光的绿色(g)子像素、用于发射蓝光的蓝色(b)子像素和用于发射白光的白色(w)子像素中的任一者，并由至少一个tft独立地驱动。单位像素可以通过具有彼此不同的各自的颜色的两个子像素、三个子像素或四个子像素的组合而配置。
52.面板100还可以包括通过完全重叠显示区域aa来感测用户的触摸的触摸传感器屏幕。触摸传感器屏幕可以嵌入在面板100中或设置在面板100的显示区域aa上。
53.栅极驱动器200包括通过与设置在面板100的显示区域aa上的tft阵列相同的工艺形成的tft，并且可以以面板内栅极(gip)型设置在面板100的两侧或一侧的边框区域上。
54.来自电平移位器600的多个栅极控制信号可以被供应到栅极驱动器200，以通过移
vth＞0v)，由此漏电流可能增加。为了避免这种情况，在相应的tft截止时，栅极驱动器200进一步将低于源电极sd1的反向栅极偏置电压施加到作为背栅电极的遮光层ls，由此可以将负阈值电压偏移至正阈值电压。因此，可以最小化漏电流，并且可以降低功耗。
66.例如，在相应的栅极输出截止期间，栅极驱动器200进一步将低于源极电压的反向栅极偏置电压施加到在属于与各条栅极线gl连接的每个级的与多个tft占漏电流较大比例的相应的tft的遮光层ls，由此可以最小化漏电流，并且可以为每个级供应用于最小化漏电流的反向偏置电路。关于这一点，稍后将给出详细描述。
67.图4是示出根据本公开的一个实施例的栅极驱动器中的每个级stn的结构的等效电路图，图5是图4所示的级stn的驱动波形图。
68.参考图4，每个级stn可以包括第一充电部10、第一放电部20、第二充电部30、第二放电部40、输出部50和反向偏置电路60。第一充电部10、第一放电部20、第二充电部30和第二放电部40可以被定义为控制器。
69.如图3所示，构成每个级stn的晶体管t1、t3、t4、t5q、t6、t7、t5bb1和t5bb2中的每一个可以是包括遮光层ls的共面型氧化物tft。
70.每个级stn可以包括：置位端子2，起始信号vst和前级的输出crn-4中的任一者作为置位信号被施加到置位端子2；第一电源端子4，高电位电压vdd被施加到第一电源端子4；第二电源端子6，第一栅极截止电压vgl被施加到第二电源端子6；第三电源端子8，第二栅极截止电压vss被施加到第三电源端子8；时钟端子12，时钟信号clkn被施加到时钟端子12；以及输出端子14，栅极输出outn被施加到输出端子14。例如，第一栅极截止电压vgl和第二栅极截止电压vss可以是第一栅极低电压和第二栅极低电压。第二栅极截止电压vss可以是低于第一栅极截止电压vgl的电压。每个级stn的栅极输出outn可以输出到另一级作为进位信号crn。
71.起始信号vst或前级的输出crn-4可以通过置位端子2被供应到第一充电部10作为置位信号，并且可以以置位信号对q节点充电。前级的输出crn-4可以是从第(n-4)前级的输出的栅极输出outn-4。第一充电部10可以包括二极管型q充电晶体管t1，其中栅电极和漏电极连接到置位端子2并且源电极连接到q节点。q充电晶体管t1可以在图5所示的起始信号vst或前级的输出crn-4为高逻辑时导通，从而将q节点预充电为高逻辑。
72.第一放电部20可以响应于qb节点的控制将q节点放电至第三电源端子8的第二栅极截止电压vss。第一放电部20可以包括q放电晶体管t3，其中栅电极连接到qb节点，源电极连接到第三电源端子8，并且漏电极连接到q节点。q放电晶体管t3可以在qb节点为高逻辑时导通，从而将q节点放电至第二栅极截止电压vss。通过在图5所示的q节点的截止时段qoff使q节点放电，q放电晶体管t3可以防止由于时钟信号clkn的转变而导致q节点的纹波产生，并防止由于该纹波而导致输出缺陷产生。
73.第二充电部30可以响应于施加到第一电源端子4的高电位电压vdd将qb节点充电至高电位电压vdd。第二充电部30可以包括二极管型qb充电晶体管t4，其中栅电极和漏电极连接到第一电源端子4，源电极连接到qb节点。qb充电晶体管t4可以通过在每一帧的有源时段施加的高电位电压vdd而导通，从而将qb节点充电至高电位电压vdd。
74.第二放电部40可以响应于q节点的控制将qb节点放电至第三电源端子8的第二栅极截止电压vss。第二放电部40可以包括qb放电晶体管t5q，其中栅电极连接到q节点，源电
极连接到第三电源端子8，并且漏电极连接到qb节点。qb放电晶体管t5q可以在q节点为高逻辑时导通，从而将qb节点放电至第二栅极截止电压vss。因此，即使qb充电晶体管t4在每一帧的有源时段由高电位电压vdd保持在导通状态，如图5所示，qb节点可以在q节点的导通时段qon通过qb放电晶体管t5q放电，由此可以在与q节点的逻辑状态相反的逻辑状态操作qb节点。
75.输出部50包括上拉晶体管t6和下拉晶体管t7，上拉晶体管t6在q节点的控制下上拉以将施加到时钟端子12的时钟信号clkn通过输出端子14输出到栅极输出outn，下拉晶体管t7在与q节点相对的qb节点的控制下下拉以将第一栅极截止电压vgl从第二电源端子6通过输出端子14输出到栅极输出outn。q节点可以被定义为第一控制节点，qb节点可以被定义为第二控制节点。
76.在上拉晶体管t6中，栅电极可以连接到q节点，源电极可以连接到输出端子14，漏电极可以连接到时钟端子12。上拉晶体管t6可以在图5所示的q节点的导通时段qon导通以将从时钟端子12输入的时钟信号clkn通过输出端子14输出到栅极输出outn作为扫描信号。上拉晶体管t6可以在q节点的导通时段qon输出具有时钟信号clkn的栅极导通电压vgh和栅极截止电压vss的栅极输出outn。
77.输出部50还包括连接在上拉tft t6的栅电极(q节点)与源电极(输出端子14)之间的第一电容器cb。如图5所示，第一电容器cb可以在上拉晶体管t6上拉以输出时钟信号clkn的栅极导通电压vgh时通过自举放大q节点的高逻辑来减少栅极输出outn的上升时间。
78.在下拉晶体管t7中，栅电极可以连接到qb节点，源电极可以连接到第二电源端子6，漏电极可以连接到输出端子14。下拉晶体管t7可以在qb节点的导通时段(其对应于图5所示的q节点的截止时段qoff)导通，以将从第二电源端子6输入的第一栅极截止电压vgl通过输出端子14输出到栅极输出outn作为截止电压。
79.反向偏置电路60可以设置有与q节点耦合的反向偏置节点bbn，并且可以在q节点的截止时段qoff产生低于第二栅极截止电压vss的反向栅极偏置电压。反向偏置电路60可以通过反向偏置节点bbn将低于相应源极电压的反向栅极偏置电压施加到占漏电流的较大比例的晶体管t6和t5q的遮光层ls，从而使相应晶体管t6和t5q的漏电流最小化。
80.反向偏置电路60可以包括连接在q节点与反向偏置节点bbn之间的第二电容器cq、以二极管类型连接到反向偏置节点bbn的第一晶体管t5bb1以及通过第一晶体管t5bb1复位反向偏置节点bbn的第二晶体管t5bb2。反向偏置节点bbn可以与在q节点的截止时段qoff占漏电流的较大比例的晶体管(例如，上拉晶体管t6和qb放电晶体管t5q)的遮光层ls连接。
81.第一晶体管t5bb1是二极管型晶体管，其中栅电极和漏电极连接到反向偏置节点bbn，源电极连接到第二晶体管t5bb2的漏电极。在第二晶体管t5bb2中，栅电极连接到置位端子2，源电极连接到第三电源端子8，漏电极连接到第一晶体管t5bb1的源极。
82.第二晶体管t5bb2响应于通过置位端子2供应的起始信号vst或前级的输出crn-4通过第一晶体管t5bb1将反向偏置节点bbn复位至第二栅极截止电压vss，然后截止。当第二晶体管t5bb2截止时，反向偏置节点bbn可以浮置并且可以通过第二电容器cq的耦合产生根据q节点的电压而变化的反向栅极偏置电压。
83.参考图5，当在q节点的导通时段qon期间q节点被预充电为高逻辑时，反向偏置节点bbn通过第二晶体管t5bb2和第一晶体管t5bb1被复位至第二栅极截止电压vss。
84.然后，当在q节点的导通时段qon期间q节点自举时，即当上拉晶体管t6将时钟信号clkn的栅极导通电压vgh输出到栅极输出outn时，通过第二晶体管t5bb2的截止而浮置的反向偏置节点bbn通过第二电容器cq的耦合跟随q节点变为高逻辑。
85.随后，当q节点在q节点的导通时段qon期间跟随时钟信号clkn从自举电压下降到高逻辑，并且栅极输出outn从栅极导通电压vgh下降到第二栅极截止电压vss时，反向偏置节点bbn可以首次跟随q节点从高逻辑下降到低逻辑。
86.对于q节点的截止时段qoff，即，当q节点从高逻辑下降到低逻辑并且栅极输出outn通过下拉晶体管t7输出第二栅极截止电压vgl时，反向偏置节点bbn可以跟随q节点从低逻辑二次下降到低于第二栅极截止电压vss的电压。
87.同时，q节点可以直接从自举电压下降到低逻辑，并且反向偏置节点bbn可以跟随q节点直接从高逻辑下降到低于第二栅极截止电压vss的电压。
88.因此，反向偏置电路60可以在q节点的截止时段qoff产生低于第二栅极截止电压vss的反向栅极偏置电压，并将产生的反向栅极偏置电压施加到上拉晶体管t6和qb放电晶体管t5q的遮光层ls以将相应晶体管t6和t5q的负阈值电压偏移至正阈值电压，从而使漏电流最小化并降低功耗。
89.反向偏置电路60的第一晶体管t5bb1和第二晶体管t5bb2可以通过使用遮光层ls作为底栅电极将相应的栅极信号施加到遮光层ls(图3)以减小反向偏置节点bbn的漏电流，并且可以使顶栅电极ge(图3)浮置。即，第一晶体管t5bb1的遮光层可以与漏电极连接，第二晶体管t5bb2的遮光层可以与置位端子2连接。
90.在这种情况下，由于缓冲膜bf的厚度比栅极绝缘膜gi厚，所以第一晶体管t5bb1和第二晶体管t5bb2的导通电流ion会减小并且s因子会增加，由此漏电流会减小。第一晶体管t5bb1和第二晶体管t5bb2的降低的导通电流ion特性不影响栅极输出outn。
91.同时，在每个级stn中不与反向偏置节点bbn连接的晶体管t1、t3、t4和t7的遮光层ls可以浮置或与相应晶体管的顶栅电极连接。
92.图6是示出根据本公开的一个实施例的栅极驱动器中的每个级stn的结构的等效电路图。
93.参考图6，每个级stn可以包括第一充电部10a、第一放电部20a、第二充电部30a、第二放电部40a、输出部50a、反向偏置电路60以及稳定部70。第一充电部10a、第一放电部20a、第二充电部30a、第二放电部40a以及稳定部70可以被定义为控制器。如图3所示构成每个级stn的晶体管t1、t3、t3n、t3no、t4、t5q、t5c、t6、t6c、t7、t7c、t5bb1和t5bb2中的每一个可以是包括遮光层ls的共面型氧化物tft。
94.在下文中，将参考图5所示的驱动波形来描述与图4相比改变了的图6的元件，其他重复的元件将被省略或简单提及。
95.除了与输出端子14连接的第一上拉晶体管t6和第一下拉晶体管t7之外，输出部50a还可以包括与进位端子15连接的第二上拉晶体管t6c和第二下拉晶体管t7c。
96.第二上拉晶体管t6c可以在q节点的控制下在q节点的导通时段qon上拉以将施加到时钟端子12的时钟信号clkn通过进位端子15输出作为进位信号crn。第二下拉晶体管t7c可以在qb节点的控制下在q节点的截止时段qoff下拉以将第二栅极截止电压vss从第三电源端子8通过进位端子15输出作为进位信号crn。
97.第一充电部10a可以包括一对q充电晶体管t1，q充电晶体管t1的栅电极共同连接到置位端子2，串联连接在置位端子2与q节点之间。该一对q充电晶体管t1在起始信号vst或前级的进位信号crn-4为高逻辑时导通，从而对q节点进行预充电。前级的进位信号crn-4是指通过第(n-4)前级的进位端子输出的进位信号。
98.第一放电部20a可以包括一对第一q放电晶体管t3，第一q放电晶体管t3的栅电极共同连接到qb节点，串联连接在q节点与第三电源端子8之间。该对第一q放电晶体管t3可以在qb节点为高逻辑时导通，从而将q节点放电至第三电源端子8的第二栅极截止电压vss。
99.第一放电部20a还可以包括一对第二q放电晶体管t3n，第二q放电晶体管t3n的栅电极共同连接到复位端子16(后级的进位信号crn 4或复位信号被供应到复位端子16)，串联连接在q节点与第三电源端子8之间。后级的进位信号crn 4是指通过第(n 4)后级的进位端子输出的进位信号。该对第二q放电晶体管t3n可以在后级的进位信号crn 4或复位信号为高逻辑时导通，从而将q节点放电至第三电源端子8的第二栅极截止电压vss。
100.第一放电部20a还可以包括输出放电晶体管t3no，其中栅电极连接到复位端子16，漏电极连接到输出端子14，源电极连接到第二电源端子6。输出放电晶体管t3no可以在后级的进位信号crn 4或复位信号为高逻辑时导通，从而将输出端子14快速放电至第二电源端子6的第二栅极截止电压vgl。
101.第一放电部20a还可以包括偏移晶体管t3q，偏移晶体管t3q响应于q节点的控制在q节点的导通时段qon在晶体管-晶体管偏移(tto)节点中产生偏移电压。在偏移晶体管t3q中，栅电极连接到q节点，漏电极连接到第一电源端子4，源电极连接到tto节点。当q节点为高逻辑时，偏移晶体管t3q可以在导通时段qon导通，从而从第一电源端子4向tto节点供应高电位电压vdd作为偏移电压，并因此使与tto节点连接的晶体管t1、t3和t3n的漏电流最小化。
102.tto节点可以与一对q充电晶体管t1之间的中间节点、一对第一q放电晶体管t3之间的中间节点和一对第二q放电晶体管t3n之间的中间节点共同连接。
103.在q节点的导通时段qon通过qb节点的低逻辑截止的一对第一q放电晶体管t3中的任意一个(高电位电压vdd的偏移电压通过tto节点被施加到源电极)，由于栅极-源极电压vgs变为低于阈值电压的负值，因此可以使漏电流最小化。
104.在q节点的导通时段qon通过qb节点的低逻辑截止的一对第二q放电晶体管t3n中的任意一个(高电位电压vdd的偏移电压通过tto节点被施加到源电极)，由于栅极-源极电压vgs变为低于阈值电压的负值，因此可以使漏电流最小化。
105.在q节点的导通时段qon通过置位端子2的低逻辑截止的一对q充电晶体管t1中的任意一个(高电位电压vdd的偏移电压通过tto节点被施加到源电极)，由于栅极-源极电压vgs变为低于阈值电压的负值，因此可以使漏电流最小化。
106.第二充电部30a可以包括一对qb充电晶体管t4，qb充电晶体管t4的栅电极共同连接到施加有高电位电压vdd的第一电源端子4，串联连接在第一电源端子4与qb节点之间，将qb节点充电至高电位电压vdd。
107.第二放电部40a包括第一qb放电晶体管t5q，第一qb放电晶体管t5q响应于q节点的控制在q节点的导通时段qon将qb节点放电至第三电源端子8的第二栅极截止电压vss。
108.第二放电部40a还可以包括第二qb放电晶体管t5c，第二qb放电晶体管t5c响应于
置位端子2的控制将qb节点放电至第三电源端子8的第二栅极截止电压vss。在第二qb放电晶体管t5c中，栅电极连接到置位端子2，源电极连接第三电源端子8，漏电极连接到qb节点。第二qb放电晶体管t5c可以在置位端子2为高逻辑时导通，从而以将qb节点放电至第二栅极截止电压vss。
109.稳定部70可以包括第一至第四稳定晶体管tst_q、tst_qb、tst_cr和tst_out，上述晶体管响应于施加到稳定端子18的稳定信号stb将q节点、qb节点、进位端子15和输出端子14中的每一个放电至第三电源端子8的第二栅极截止电压vss。
110.第一至第四稳定晶体管tst_q、tst_qb、tst_cr和tst_out基于垂直同步信号在每一帧的垂直空白时段通过施加到稳定端子18的稳定信号stb的高逻辑同时导通，并在每一帧的有源时段通过稳定信号stb的低逻辑截止。第一稳定晶体管tst_q将q节点放电至第二栅极截止电压vss，第二稳定晶体管tst_qb将qb节点放电至第二栅极截止电压vss，第三稳定晶体管tst_cr将进位端子15放电至第二栅极截止电压vss，第四稳定晶体管tst_out将输出端子14放电至第二栅极截止电压vss，由此每个级stn的主节点均被初始化。
111.第一稳定晶体管tst_q可以包括串联连接的一对稳定晶体管tst_q，并且该对第一稳定晶体管tst_q之间的中间节点可以与施加有偏移电压的tto节点连接。在q节点的导通时段qon通过稳定信号stb的低逻辑截止的一对第一稳定晶体管tst_q中的任意一个(高电位电压vdd的偏移电压通过tto节点被施加到源电极)，由于栅极-源极电压vgs变为低于阈值电压的负值，因此可以使漏电流最小化。
112.反向偏置电路60的反向偏置节点bbn可以在q节点的截止时段qoff将低于相应源极电压的反向栅极偏置电压施加到占漏电流的较大比例的晶体管t6、t6c和t5q的遮光层ls，从而使相应晶体管t6、t6c和t5q的漏电流最小化。反向偏置节点bbn与第一上拉晶体管t6、第二上拉晶体管t6c以及第一qb放电晶体管t5q的遮光层ls连接。
113.同时，由于第二qb放电晶体管t5c响应于前级的进位输出crn-4而被驱动，所以第二qb放电晶体管t5c的遮光层ls可以与第(n-4)前级的反向偏置节点bbn-4连接，并且可以被供应来自第(n-4)前级的反向偏置节点bbn-4的反向栅极偏置电压。
114.反向偏置电路60的第一晶体管t5bb1和第二晶体管t5bb2可以被驱动为使用遮光层ls(图3)作为栅电极的底栅型晶体管，从而减小漏电流。
115.在每个级stn中，不与反向偏置节点bbn和bbn-4连接的晶体管t1、t3、t3q、t3n、t3no、t4、t7、t7c、tst_q、tst_qb、tst_cr和tst_out中的每一个的遮光层ls可以浮置或与相应晶体管的顶栅电极连接。
116.图7至图10是示出背栅偏置电路的操作过程的图。
117.参考图7，当在q节点的导通时段qon期间q节点被预充电为高逻辑时，反向偏置节点bbn通过第二晶体管t5bb2和第一晶体管t5bb1被复位至第二栅极截止电压vss。此时，可以看出，第二上拉晶体管t6c和第一qb放电晶体管t5q通过q节点的高逻辑而导通，第二qb放电晶体管t5c也通过前级的进位输出crn-4的高逻辑而导通。
118.参考图8，当在q节点的导通时段qon期间q节点自举时，通过第二电容器cq的耦合，通过第二晶体管t5bb2的截止而浮置的反向偏置节点bbn跟随q节点变为高逻辑。此时，可以看出，第二qb放电晶体管t5c通过前级的进位输出crn-4的低逻辑而截止。
119.参考图9，当在q节点的导通时段qon期间q节点跟随时钟信号clkn从自举电压下降
到高逻辑时，反向偏置节点bbn可以首次跟随q节点从高逻辑下降到低逻辑。
120.参考图10，对于通过从高逻辑下降到低逻辑而保持的q节点的截止时段qoff，反向偏置节点bbn可以通过跟随q节点从低逻辑二次下降到低于第二栅极截止电压vss的电压而保持。
121.因此，低于相应源极电压vss和vgl的反向栅极偏置电压可以在q节点的截止时段qoff通过反向偏置节点bbn和bbn-4施加到上拉晶体管t6和t6c以及qb放电晶体管t5q和t5c的遮光层ls，由此相应tft的负阈值电压可以被偏移至正阈值电压。因此，可以使漏电流最小化并且可以降低功耗。
122.图11是示出根据本公开的一个实施例的栅极驱动器中的每个级stn的结构的等效电路图。
123.参考图11，每个级stn可以包括充电部10、放电部20b、输出部50b以及反向偏置电路60。充电部10和放电部20b可以被定义为控制器。如图3所示构成每个级stn的晶体管t1、t3、t3n、t6、t7、t5bb1和t5bb2中的每一个可以是包括遮光层ls的共面型氧化物tft。
124.每个级stn可以包括：置位端子2，起始信号vst和第(n-4)前级的输出crn-4中的任一者作为置位信号被施加到置位端子2；复位端子22，第(n 4)后级的输出crn 4和复位信号中的任一者被施加到复位端子22；电源端子8，栅极截止电压vss被施加到电源端子8；输出端子14，栅极输出outn被施加到输出端子14；第一时钟端子12，第一时钟信号clkn被施加到第一时钟端子12；第三时钟端子26，第三时钟信号clkn-2被施加到第三时钟端子26；第二时钟端子24，第二时钟信号clkn 4被施加到第二时钟端子24；以及清零端子28，第(n-2)前级的输出crn-2被施加到清零端子28。每个级stn的栅极输出outn可以输出到另一级作为进位信号crn。第一时钟信号clkn和第三时钟信号clkn-2的高逻辑时段可以彼此部分重叠。第一时钟信号clkn和第二时钟信号clkn 4可以具有彼此相反的各自的相位，从而它们的高逻辑时段可以彼此不重叠。
125.在下文中，将仅描述与图4改变了的图11的元件，其他重复元件的描述将被省略或简单描述。
126.当起始信号vst和第(n-4)前级的输出crn-4为高逻辑时，充电部10的充电晶体管t1可以通过置位端子2导通，从而将q节点预充电为高逻辑。
127.放电部20b的第一放电晶体管t3可以响应于施加到第三时钟端子26的第三时钟信号clkn-2的高逻辑将q节点放电至清零端子(clear terminal)28的第(n-2)级的输出crn-2。同时，q节点的预充电时段可以部分地与第(n-2)级的输出crn-2的高逻辑时段重叠。
128.当施加到复位端子22的第(n 4)后级的输出crn 4或复位信号为高逻辑时，放电部20b的第二放电晶体管t3n可以导通，从而将q节点放电至栅极截止电压vss。
129.输出部50b的上拉晶体管t6可以在q节点的控制下在q节点的导通时段上拉，从而将施加到第一时钟端子12的第一时钟信号clkn通过输出端子14输出到栅极输出outn。
130.输出部50b的下拉晶体管t7可以在施加到第二时钟端子24的第二时钟信号clkn 4的控制下在q节点的截止时段周期性地下拉，从而将栅极截止电压vss从电源端子8通过输出端子14输出到栅极输出outn。
131.反向偏置电路60的反向偏置节点bbn可以在q节点的截止时段qoff将低于相应的源极电压的反向栅极偏置电压施加到上拉晶体管t6的遮光层ls，从而使相应晶体管6的漏
电流最小化。
132.由于第一放电晶体管t3响应于用作第(n-2)前级的输出crn-2的第二时钟信号clkn-2而被驱动，所以第一放电晶体管t3的遮光层ls可以与第(n-2)前级的反向偏置节点bbn-2连接，并且可以被供应来自第(n-2)前级的反向偏置节点bbn-2的反向栅极偏置电压。
133.由于第二放电晶体管t3n响应于第(n 4)后级的输出crn 4而被驱动，所以第二放电晶体管t3n的遮光层ls可以与第(n 4)前级的反向偏置节点bbn 4连接，并且可以被供应来自第(n 4)前级的反向偏置节点bbn 4的反向栅极偏置电压。
134.反向偏置电路60的第一晶体管t5bb1和第二晶体管t5bb2可以被驱动为使用遮光层ls(图3)作为栅电极的底栅型晶体管，从而减小漏电流。
135.在每个级stn中，不与反向偏置节点bbn、bbn-2和bbn 4连接的晶体管t1和t7中的每一个的遮光层ls可以浮置或与相应晶体管的顶栅电极连接。
136.图12是根据本公开的一个实施例的栅极驱动器的驱动波形图。
137.参考图12，高电位电压vdd在每一帧的有源时段供应栅极导通电压vgh，并在每一帧的垂直空白时段供应栅极截止电压vss。稳定信号stb在每一帧的垂直空白时段供应稳定电压stb，并在每一帧的有源时段供应栅极截止电压vss。
138.如图12所示，根据一个实施例的栅极驱动器的每个级可以被供应高逻辑时段彼此部分重叠同时相位按适当顺序延迟的8相时钟信号clk1至clk8中的至少任一者。
139.在8相时钟信号clk1至clk8的每一个中，4h时段的高逻辑(栅极导通电压vgh)时段和4h时段的低逻辑(栅极截止电压vss)时段交替重复。8相时钟信号clk1至clk8的高逻辑时段依次相位延迟1h时段，并且每个时钟信号的高逻辑时段可以与和其相邻的其他时钟中的每一个的高逻辑时段重叠3h时段、2h时段和1h时段。8相时钟信号clk1至clk8可以依次被输出至相应的栅极输出out，使得每个栅极输出out可以具有4h时段的高逻辑时段，由此可以在高速驱动期间供应充足的充电时间。在8相时钟信号clk1至clk8中，具有第n相位的时钟和具有第(n 4)相位的时钟(例如第一时钟clk1和第五时钟clk5)具有彼此反相的相位。
140.例如，当第一起始信号vst1为高逻辑时，第五级st5的q5节点可以被预充电，并且当第五时钟信号clk5为高逻辑时，q5节点可以自举，由此可以将第五时钟信号clk5输出到相应的级的栅极输出，然后放电至栅极截止电压vss。
141.可以看出，第五级st5的反向偏置节点bb5在q5节点的预充电期间被复位至栅极截止电压vss，在q节点的自举期间上升到高逻辑，然后在q5节点的截止时段下降到低于栅极截止电压vss的反向栅极偏置电压。
142.在图12中，当栅极驱动器包括分别驱动n条栅极线的n级时，第一起始信号vst1可以被供应给栅极驱动器的第一级和第二级的置位端子，第二起始信号vst2可以被供应给栅极驱动器的第三级和第四级的置位端子。第一复位信号rst2可以被供应给第(n-3)级和第(n-2)级，第二复位信号rst4可以被供应给第(n-2)级和第(n-1)级。第二起始信号vst2的高逻辑时段可以与第一起始信号vst1的高逻辑时段部分重叠。第二复位信号rst4的高逻辑时段可以与第一复位信号rst2的高逻辑时段部分重叠。起始信号vst1和vst2以及复位信号rst2和rst4中的每一个包括栅极导通电压vgh的高逻辑时段和栅极截止电压vss的低逻辑时段。
143.如图4和图6中所示，根据一个实施例，可以将8相时钟clkl至clk8中的任意一个供
应给栅极驱动器的每个级stn的时钟端子12。
144.如图11中所示，根据一个实施例，可以将8相时钟clk1至clk8中的任意一个的第一时钟clkn供应给栅极驱动器的每个级stn的第一时钟端子12，可以将2h时段的高逻辑与第一时钟clkn的2h时段的高逻辑重叠并且相位比第一时钟clkn的相位快的第三时钟clkn-2供应给第三时钟端子26，并且可以将与第一时钟clkn反相的第二时钟clkn 4供应给第二时钟端子24。
145.图13是根据本公开的一个实施例的栅极驱动器的驱动波形图。
146.将仅描述图13的不同于图12的元件，并且图13的与图12重复的元件的描述将被省略。如图13所示，1h时段的高逻辑和1h时段的低逻辑彼此反相的第一时钟信号clk1和第二时钟信号clk2中的至少任一者可以通过时钟端子12被供应到图4和图6所示的根据一个实施例的栅极驱动器的每个级。
147.例如，第n级st5的qn节点可以在使用起始信号vst或第一时钟信号clk1的前级的输出为高逻辑时被预充电，并且可以在第二时钟信号clk2为高逻辑时自举，由此第二时钟信号clk2可以被输出到相应的级的栅极输出，然后放电至栅极截止电压vss。
148.可以看出，第n级st5的反向偏置节点bbn在qn节点的预充电期间被复位至栅极截止电压vss，在q节点的自举期间上升到高逻辑，然后在qn节点的截止时段下降到低于栅极截止电压vss的反向栅极偏置电压。
149.如上所述，根据本公开的一个或多个实施例的栅极驱动器和显示装置可以包括与q节点耦合的背栅偏置电路，从而在q节点的截止时段(栅极输出的截止时段)进一步将低于源极电压的反向栅极偏置电压施加到占漏电流的较大比例的tft的遮光层。
150.因此，由于根据本公开的一个或多个实施例的栅极驱动器和显示装置，即使使用共面型氧化物tft也可以通过进一步向相应的tft施加反向栅极偏置电压而将负阈值电压偏移至正阈值电压，所以可以最小化漏电流，并且可以降低漏电流引起的功耗。
151.根据本公开的一个或多个实施例的栅极驱动器和包括该栅极驱动器的显示装置可以应用于各种电子装置。例如，根据本公开的一个实施例的栅极驱动器和包括该栅极驱动器的显示装置可以应用于移动设备、可视电话、智能手表、手表电话、可穿戴设备、可折叠装置、可卷曲装置、可弯曲装置、柔性装置、曲面装置、电子日记、电子书、便携式多媒体播放器(pmp)、个人数字助理(pda)、mp3播放器、移动医疗设备、台式电脑、笔记本电脑、上网本、工作站、导航仪、车载导航仪、车载显示装置、电视机、壁纸显示装置、标牌装置、游戏设备、笔记本电脑、监控器、照相机、摄像机和家用电器。
152.下面将描述根据本公开的一个或多个实施例的显示装置。
153.根据本公开的实施例的显示装置的栅极驱动器可以包括多个级，每个级包括输出部、控制器和反向偏置电路。输出部可以包括上拉晶体管和下拉晶体管，上拉晶体管响应于第一节点(q节点)的控制输出多个时钟中的相应时钟作为栅极信号，下拉晶体管响应于第二节点(qb节点)的控制输出栅极截止电压作为栅极信号的截止电压。控制器可以使q节点进行充放电，使qb节点进行与q节点相反的充放电。反向偏置电路可以具有与q节点电容耦合的反向偏置节点，并产生反向栅极偏置电压以在q节点的截止时段将反向栅极偏置电压施加到反向偏置节点。反向偏置电路可以通过反向偏置节点将反向栅极偏置电压施加到构成输出部和控制器的晶体管中的在q节点的截止时段截止的一部分晶体管的遮光层。
154.反向偏置电路可以在q节点的导通时段中的q节点被预充电的第一时段将反向偏置节点复位至施加到反向偏置电路的第二栅极截止电压，并且在q节点的导通时段中的除了第一时段之外的其他时段以及q节点的导通时段之后的q节点的截止时段，反向偏置节点的电压可以根据q节点的操作而变化。
155.反向偏置节点可以在q节点的导通时段中的q节点自举的第二时段跟随与其耦合的q节点上升到高逻辑，并且当q节点通过在q节点的截止时段从自举电压下降到低逻辑而保持时，可以跟随与其耦合的q节点从高逻辑下降到反向栅极偏置电压。
156.q节点可以首次从自举电压下降到高逻辑，然后二次下降到低逻辑，并且反向偏置节点可以首次跟随与其耦合的q节点从高逻辑下降到低逻辑，然后二次下降到反向栅极偏置电压。
157.反向偏置电路可以包括：连接在q节点与反向偏置节点之间的电容器；以二极管结构连接到反向偏置节点的第一晶体管；以及响应于与起始信号和前级的输出中的任一者对应的置位信号通过第一晶体管复位反向偏置节点并且使反向偏置节点浮置的第二晶体管，并且浮置的反向偏置节点的电压可以根据q节点的操作而变化。
158.反向偏置电路的第一晶体管和第二晶体管中的每一者可以包括第一栅电极，第一栅电极通过插设在其间的栅极绝缘膜而与半导体层隔开。反向偏置电路的第一晶体管和第二晶体管的遮光层分别用作第二栅电极，第二栅电极与第一栅电极相对，并且通过插设在其间的缓冲层而与该半导体层间隔开。第一栅电极被供应栅极信号，并且第二栅极浮置。
159.反向偏置节点可以响应于控制器中的q节点的控制与上拉晶体管的遮光层和使qb节点放电的qb放电晶体管的遮光层连接。
160.输出部还可以包括响应于q节点的控制而将输入时钟输出到进位端子的第二上拉晶体管以及响应于qb节点的控制而将第二栅极截止电压输出到进位端子的第二下拉晶体管，反向偏置节点也可以连接到第二上拉晶体管的遮光层。
161.控制器可以包括响应于前级的输出使qb节点放电的放电晶体管，并且放电晶体管的遮光层可以连接到属于前级的反向偏置节点并且相应的前级的反向栅极偏置电压被供应到放电晶体管的遮光层。
162.控制器可以包括：第一充电部，第一充电部包括q充电晶体管，q充电晶体管响应于置位信号而以置位信号对q节点预充电，置位信号是起始信号和前级的输出中的任一者；第二充电部，第二充电部包括qb充电晶体管，qb充电晶体管将qb节点充电至高电位电压；第一放电部，第一放电部包括q放电晶体管，q放电晶体管通过qb节点的控制将q节点放电至第二栅极截止电压；以及第二放电部，第二放电部包括qb放电晶体管，qb放电晶体管通过q节点的控制将qb节点放电至第二栅极截止电压，并且反向偏置节点可以在q节点的截止时段将低于第二栅极截止电压的反向栅极偏置电压施加到上拉晶体管和qb放电晶体管的遮光层。
163.第一放电部还可以包括响应于复位信号和后级的输出将q节点放电至第二栅极截止电压的第二q放电晶体管，以及响应于复位信号和后级的输出将输出端子放电至栅极截止电压的放电晶体管，第二放电部还可以包括响应于置位信号将qb节点放电至第二栅极截止电压的第二qb放电晶体管，输出部还可以包括响应于q节点的控制将输入时钟输出到进位端子的第二上拉晶体管，以及响应于qb节点的控制将第二栅极截止电压输出到进位端子的第二下拉晶体管。反向偏置节点可以在q节点的截止时段将低于第二栅极截止电压的反
向栅极偏置电压施加到第二上拉晶体管的遮光层，并且第二qb放电晶体管的遮光层可以与属于输出置位信号的前级的反向偏置节点连接，使得可以向其施加前级的反向偏置电压。
164.第一放电部还可以包括偏移晶体管，偏移晶体管响应于q节点的控制在q节点的导通时段产生高电位电压的偏移电压并将产生的偏移电压输出到偏移节点。q充电晶体管、qb充电晶体管、第一q放电晶体管和第二q放电晶体管中的每一个可以包括一对串联晶体管。偏移节点可以与一对q充电晶体管之间的中间节点和一对第一q放电晶体管之间的中间节点连接。
165.栅极驱动器的每个级还可以包括稳定部，稳定部包括第一稳定晶体管至第四稳定晶体管，第一稳定晶体管至第四稳定晶体管在每一帧的垂直空白时段响应于稳定信号将q节点、qb节点、进位端子和输出端子复位至栅极截止电压。第一稳定晶体管可以包括彼此串联连接的一对第一稳定晶体管，并且偏移节点可以与该对第一稳定晶体管之间的中间节点连接。
166.构成输出部和控制器的晶体管中的除了与反向偏置电路连接的晶体管之外的其他晶体管中的每一个可以包括通过插设相应的半导体层而面对相应的栅电极的相应的遮光层，并且相应的遮光层可以浮置或与相应的栅电极连接。
167.根据本公开的实施例的显示装置的栅极驱动器可以包括多个级，每个级包括输出部、充电部、放电部和反向偏置电路。输出部可以包括上拉晶体管和下拉晶体管，上拉晶体管在q节点的控制下上拉，将多个时钟中的第一输入时钟输出到输出端子，下拉晶体管在第二输入时钟的控制下下拉，将截止电压输出到输出端子。充电部可以包括充电晶体管，充电晶体管响应于置位信号(其为起始信号和前级的输出中的任一者)而以置位信号对q节点预充电。放电部可以包括响应于第三输入时钟的控制使q节点放电的第一放电晶体管，以及响应于复位信号或后级的输出使q节点放电的第二放电晶体管。反向偏置电路可以具有与q节点电容耦合的反向偏置节点，并通过放电部在q节点的截止时段在反向偏置节点中产生反向栅极偏置电压。反向偏置电路可以通过反向偏置节点将低于栅极截止电压的反向栅极偏置电压施加到在q节点的截止时段被截止的上拉晶体管的遮光层。
168.第一放电晶体管可以将q节点放电至将第三输入时钟输出到相应的输出端子的第二前级的输出，并且属于第二前级的反向偏置节点可以连接到第一放电晶体管的遮光层。
169.属于后级的反向偏置节点可以连接到第二放电晶体管的遮光层。
170.反向偏置电路可以包括：连接在q节点与反向偏置节点之间的电容器；以二极管结构连接到反向偏置节点的第一晶体管；以及响应于置位信号通过第一晶体管复位反向偏置节点并且使反向偏置节点浮置的第二晶体管，并且浮置的反向偏置节点的电压可以根据q节点的操作而变化。
171.反向偏置电路的第一晶体管和第二晶体管中的每一者可以包括第一栅电极，第一栅电极通过插设在其间的栅极绝缘膜而与半导体层隔开。反向偏置电路的第一晶体管和第二晶体管的遮光层可以分别用作第二栅电极，第二栅电极与第一栅电极相对，并且通过插设在其间的缓冲层而与该半导体层间隔开。第一栅电极可以被供应栅极信号，并且第二栅极可以浮置。
172.除了与反向偏置电路连接的晶体管之外的其他晶体管中的每一个可以包括通过插设相应的半导体层而面对相应的栅电极的相应的遮光层，并且相应的遮光层可以浮置或
者与相应的栅电极连接。
173.对本领域技术人员来说，显而易见的是，上述的本公开不受以上描述的实施例和附图的限制，并且在不脱离本公开的精神或范围的情况下可以对本公开进行各种替换、修改和变化。因此，本公开的范围由所附的权利要求书限定，并且从权利要求书的含义、范围和等同概念衍生的所有变化或修改均落入本公开的范围内。