磁性存储装置的制作方法

磁性存储装置
1.[相关申请]
[0002]
本技术享有以日本专利申请2020-156153号(申请日：2020年9月17日)为基础申请的优先权。本技术通过参照该基础申请而包含基础申请的全部内容。
技术领域
[0003]
实施方式涉及一种磁性存储装置。


背景技术：

[0004]
已知有使用磁阻效应元件作为存储元件的磁性存储装置(mram：magnetoresistive random access memory，磁阻式随机存取存储器)。


技术实现要素：

[0005]
实施方式提供一种能够抑制磁阻效应元件的性能劣化的磁性存储装置。
[0006]
实施方式的磁性存储装置具备磁阻效应元件。磁阻效应元件包含第1铁磁层、第2铁磁层、第3铁磁层、所述第1铁磁层与所述第2铁磁层之间的第1非磁性层、及第2铁磁层与所述第3铁磁层之间的第2非磁性层。第2铁磁层位于第1铁磁层与所述第3铁磁层之间。第1非磁性层含有镁(mg)及氧(o)，第3铁磁层含有硅(si)或锗(ge)。
附图说明
[0007]
图1是用来说明实施方式的磁性存储装置的构成的框图。
[0008]
图2是用来说明实施方式的磁性存储装置的存储单元阵列的构成的电路图。
[0009]
图3是用来说明实施方式的磁性存储装置的存储单元阵列的构成的剖视图。
[0010]
图4是用来说明实施方式的磁性存储装置的存储单元阵列的构成的剖视图。
[0011]
图5是用来说明实施方式的磁性存储装置的磁阻效应元件的构成的剖视图。
[0012]
图6是用来说明实施方式的磁性存储装置中的磁阻效应元件的制造方法的示意图。
[0013]
图7是用来说明实施方式的磁性存储装置中磁阻效应元件内的扩散抑制元素在退火处理前的分布的线图。
[0014]
图8是用来说明实施方式的磁性存储装置中的磁阻效应元件的制造方法的示意图。
[0015]
图9是用来说明实施方式的效果的线图。
[0016]
图10是用来说明变化例的磁性存储装置的存储单元阵列的构成的电路图。
[0017]
图11是用来说明变化例的磁性存储装置的存储单元的构成的剖视图。
具体实施方式
[0018]
以下，参照附图对实施方式进行说明。此外，在以下说明中，对于具有相同功能及
构成的构成要素标注共通的参照符号。另外，在对具有共通的参照符号的多个构成要素进行区分的情况下，对该共通的参照符号标注后缀来进行区分。此外，在无需对多个构成要素特别进行区分的情况下，仅对该多个构成要素标注共通的参照符号，而不标注后缀。此处，后缀并不限于下标文字或上标文字，例如还包括参照符号的末尾所添加的小写字母、及表示排列的索引等。
[0019]
1.实施方式
[0020]
对实施方式的磁性存储装置进行说明。实施方式的磁性存储装置例如包含利用垂直磁化方式的磁性存储装置，将通过磁隧道结(mtj：magnetic tunnel junction)而具有磁阻效应(magnetoresistance effect)的元件(mtj元件)用作电阻变化元件。有时也将mtj元件称为磁阻效应元件(magnetoresistance effect element)。包括本实施方式在内的下述实施方式中，以将mtj元件应用为磁阻效应元件的情况进行说明。另外，为了便于说明，记为磁阻效应元件mtj进行说明。
[0021]
1.1构成
[0022]
首先，对实施方式的磁性存储装置的构成进行说明。
[0023]
1.1.1磁性存储装置
[0024]
图1是表示实施方式的磁性存储装置的构成的框图。如图1所示，磁性存储装置1具备存储单元阵列10、行选择电路11、列选择电路12、解码电路13、写入电路14、读出电路15、电压产生电路16、输入输出电路17及控制电路18。
[0025]
存储单元阵列10具备各自与行(row)及列(column)的组建立对应的多个存储单元mc。具体来说，位于同一行的存储单元mc连接于同一字线wl，位于同一列的存储单元mc连接于同一位线bl。
[0026]
行选择电路11经由字线wl而与存储单元阵列10连接。对行选择电路11供给来自解码电路13的地址add的解码结果(行地址)。行选择电路11将基于地址add的解码结果的行所对应的字线wl设定为选择状态。以下，设定为选择状态的字线wl称为选择字线wl。另外，除选择字线wl以外的字线wl称为非选择字线wl。
[0027]
列选择电路12经由位线bl而与存储单元阵列10连接。对列选择电路12供给来自解码电路13的地址add的解码结果(列地址)。列选择电路12将基于地址add的解码结果的列所对应的位线bl设定为选择状态。以下，设定为选择状态的位线bl称为选择位线bl。另外，除选择位线bl以外的位线bl称为非选择位线bl。
[0028]
解码电路13对来自输入输出电路17的地址add进行解码。解码电路13将地址add的解码结果供给到行选择电路11及列选择电路12。地址add包括所要选择的列地址及行地址。
[0029]
写入电路14将数据写入到存储单元mc。写入电路14例如包含写入驱动器(未图示)。
[0030]
读出电路15从存储单元mc读出数据。读出电路15例如包含感测放大器(未图示)。
[0031]
电压产生电路16使用从磁性存储装置1的外部(未图示)提供的电源电压，产生用于使存储单元阵列10进行各种动作的电压。例如，电压产生电路16产生写入动作时所需的各种电压，并将该电压输出到写入电路14。另外，例如，电压产生电路16产生读出动作时所需的各种电压，并将该电压输出到读出电路15。
[0032]
输入输出电路17将来自磁性存储装置1的外部的地址add传输到解码电路13。输入
输出电路17将来自磁性存储装置1的外部的指令cmd传输到控制电路18。输入输出电路17在磁性存储装置1的外部与控制电路18之间收发各种控制信号cnt。输入输出电路17将来自磁性存储装置1的外部的数据dat传输到写入电路14，并将从读出电路15传输的数据dat输出到磁性存储装置1的外部。
[0033]
控制电路18基于控制信号cnt及指令cmd，控制磁性存储装置1内的行选择电路11、列选择电路12、解码电路13、写入电路14、读出电路15、电压产生电路16及输入输出电路17的动作。
[0034]
1.1.2存储单元阵列
[0035]
接着，使用图2，对实施方式的磁性存储装置的存储单元阵列的构成进行说明。图2是表示实施方式的磁性存储装置的存储单元阵列的构成的电路图。图2中，字线wl由包含2个小写字母(“u”及“d”)及索引(“＜＞”)的后缀分类来进行表示。
[0036]
如图2所示，存储单元mc(mcu及mcd)在存储单元阵列10内配置为矩阵状，和多个位线bl(bl＜0＞、bl＜1＞、
…
、bl＜n＞)中的1条与多个字线wld(wld＜0＞、wld＜1＞、
…
、wld＜m＞)及wlu(wlu＜0＞、wlu＜1＞、
…
、wlu＜m＞)中的1条的组建立对应(m及n为任意整数)。也就是说，存储单元mcd＜i、j＞(0≦i≦m、0≦j≦n)连接于字线wld＜i＞与位线bl＜j＞之间，存储单元mcu＜i、j＞连接于字线wlu＜i＞与位线bl＜j＞之间。
[0037]
此外，后缀“d”及“u”分别是为了便于识别多个存储单元mc中的(例如相对于位线bl)设置在下方的存储单元、及设置在上方的存储单元。关于存储单元阵列10的立体结构的示例，将在下文进行叙述。
[0038]
存储单元mcd＜i、j＞包含串联连接的开关元件seld＜i、j＞及磁阻效应元件mtjd＜i、j＞。存储单元mcu＜i、j＞包含串联连接的开关元件selu＜i、j＞及磁阻效应元件mtju＜i、j＞。
[0039]
开关元件sel具有作为开关的功能，在对于所对应的磁阻效应元件mtj进行数据写入及读出时，控制对磁阻效应元件mtj的电流供给。更具体来说，例如某存储单元mc内的开关元件sel在施加于该存储单元mc的电压低于阈值电压vth的情况下，作为电阻值较大的绝缘体阻断电流(成为断开状态)，在施加于该存储单元mc的电压大于阈值电压vth的情况下，作为电阻值较小的导电体使电流流动(成为接通状态)。也就是说，开关元件sel具有如下功能：不论所流动的电流方向如何，都能够根据施加于存储单元mc的电压大小，来进行流动电流或阻断电流的切换。
[0040]
开关元件sel可以是例如双端子型开关元件。在施加于2个端子间的电压小于阈值的情况下，该开关元件为“高电阻”状态，例如非电导通状态。在施加于2个端子间的电压为阈值以上的情况下，开关元件变成“低电阻”状态，例如电导通状态。开关元件也可以是，无论电压为何种极性均具有该功能。
[0041]
磁阻效应元件mtj可通过由开关元件sel控制供给的电流而将电阻值切换为低电阻状态及高电阻状态。磁阻效应元件mtj作为能够根据该电阻状态的变化写入数据，并能够将所写入的数据非易失地保存、读出的存储元件发挥功能。
[0042]
接着，使用图3及图4，对存储单元阵列10的截面结构进行说明。图3及图4示出用来说明实施方式的磁性存储装置的存储单元阵列的构成的剖视图的一例。图3及图4分别为从相互交叉的不同方向观察存储单元阵列10所得的剖视图。
[0043]
如图3及图4所示，存储单元阵列10设置在半导体衬底20上。以下说明中，将与半导体衬底20的表面平行的面设为xy平面，将垂直于xy平面的轴设为z轴。另外，在xy平面内，将沿着字线wl的轴设为x轴，将沿着位线bl的轴设为y轴。也就是说，图3及图4分别为沿着y轴及x轴观察存储单元阵列10的情况下的剖视图。
[0044]
在半导体衬底20的上表面上例如设置多个导电体21。多个导电体21具有导电性，作为字线wld发挥功能。多个导电体21例如沿着y轴排列设置，且各自沿着x轴延伸。此外，图3及图4中，对于多个导电体21设置在半导体衬底20上的情况进行了说明，但并不限于此。例如，多个导电体21也可以不与半导体衬底20相接，而分开地设置在上方。
[0045]
在1个导电体21的上表面上，设置各自作为磁阻效应元件mtjd发挥功能的多个元件22。设置在1个导电体21的上表面上的多个元件22例如沿着x轴排列设置。也就是说，沿着x轴排列的多个元件22共通连接于1个导电体21的上表面。此外，关于元件22的构成详情，将在下文进行叙述。
[0046]
在多个元件22各自的上表面上，设置作为开关元件seld发挥功能的元件23。多个元件23各自的上表面连接于多个导电体24的任一个。多个导电体24具有导电性，作为位线bl发挥功能。多个导电体24例如沿着x轴排列设置，且各自沿着y轴延伸。也就是说，沿着y轴排列的多个元件23共通地连接于1个导电体24。此外，图3及图4中，对于多个元件23各自与元件22的上表面、及导电体24的下表面相接地设置于该元件22的上表面上、及导电体24的下表面上的情况进行了说明，但并不限于此。例如，多个元件23也可以各自经由导电性接触插塞(未图示)而与元件22及导电体24连接。
[0047]
在1个导电体24的上表面上，设置各自作为磁阻效应元件mtju发挥功能的多个元件25。设置在1个导电体24的上表面上的多个元件25例如沿着x轴排列设置。也就是说，沿着y轴排列的多个元件25共通地连接于1个导电体24的上表面。此外，元件25例如具有与元件22同等的构成。
[0048]
在多个元件25各自的上表面上，设置作为开关元件selu发挥功能的元件26。多个元件26各自的上表面连接于多个导电体27的任一个。多个导电体27具有导电性，作为字线wlu发挥功能。多个导电体27例如沿着y轴排列设置，且各自沿着x轴延伸。也就是说，沿着x轴排列的多个元件26共通地连接于1个导电体27。此外，图3及图4中，对于多个元件26各自与元件25的上表面及导电体27的下表面相接地设置于该元件25的上表面上、及导电体27的下表面上的情况进行了说明，但并不限于此。例如，多个元件26也可以各自经由导电性接触插塞(未图示)而与元件25、及导电体27连接。
[0049]
通过以如上方式构成，存储单元阵列10成为2个字线wld及wlu的组对应于1个位线bl的结构。而且，存储单元阵列10在字线wld与位线bl之间设置存储单元mcd，在位线bl与字线wlu之间设置存储单元mcu。也就是说，存储单元阵列10具有多个存储单元mc沿着z轴设置在不同高度的结构。图3及图4中所示出的单元结构中，存储单元mcd与下层建立对应，存储单元mcu与上层建立对应。也就是说，共通地连接于1个位线bl的2个存储单元mc中，设置在位线bl的上层的存储单元mc对应于标注着后缀“u”的存储单元mcu，设置在下层的存储单元mc对应于标注着后缀“d”的存储单元mcd。
[0050]
1.1.3磁阻效应元件
[0051]
接着，使用图5，对实施方式的磁性存储装置的磁阻效应元件的构成进行说明。图5
是表示实施方式的磁性存储装置的磁阻效应元件的构成的剖视图。图5中，示出例如沿着垂直于z轴的平面(例如xz平面)将图3及图4所示的磁阻效应元件mtjd切断所得的截面的一例。此外，磁阻效应元件mtju由于具有与磁阻效应元件mtjd同等的构成，因此省略其图示。
[0052]
如图5所示，磁阻效应元件mtj例如包含作为顶层top(top layer)发挥功能的非磁性层31、作为顶盖层cap(capping layer)发挥功能的非磁性层32、作为存储层sl(storage layer)发挥功能的铁磁层33、作为隧道势垒层tb(tunnel barrier layer)发挥功能的非磁性层34、作为参考层rl(reference layer)发挥功能的积层体35、作为间隔层sp(spacer layer)发挥功能的非磁性层36、作为偏移消除层scl(shift cancelling layer)发挥功能的积层体37、及作为缓冲层buf(buffer layer)发挥功能的积层体38。存储层sl、参考层rl、及偏移消除层scl各自可以视为一体地具有强磁性的结构体。缓冲层buf可以视为一体地具有非磁性的结构体。
[0053]
磁阻效应元件mtjd例如从字线wld侧朝向位线bl侧(在z轴方向上)按照积层体38、积层体37、非磁性层36、积层体35、非磁性层34、铁磁层33、非磁性层32及非磁性层31的顺序依次积层多个膜。磁阻效应元件mtju例如从位线bl侧朝向字线wlu侧(在z轴方向上)按照积层体38、积层体37、非磁性层36、积层体35、非磁性层34、铁磁层33、非磁性层32及非磁性层31的顺序依次积层多个膜。磁阻效应元件mtjd及mtju例如作为垂直磁化型mtj元件发挥功能，即，构成磁阻效应元件mtjd及mtju的磁性体的磁化方向分别朝向与膜面垂直的方向。此外，磁阻效应元件mtj也可以在上述各层31～38之间还包含未图示的层。
[0054]
非磁性层31是非磁性导电体，具有作为提升磁阻效应元件mtj的上端与位线bl或字线wl的电连接性的上部电极(top electrode)的功能。非磁性层31例如包含选自钨(w)、钽(ta)、氮化钽(tan)、钛(ti)及氮化钛(tin)中的至少1种元素或化合物。
[0055]
非磁性层32是非磁性体的层，具有抑制铁磁层33的阻尼常数上升、减少写入电流的功能。非磁性层32可以是例如氧化镁(mgo)、氧化铝(al2o3)或稀土类氧化物。另外，非磁性层32也可以是这些氧化物的混合物。也就是说，非磁性层32并不限于含有两种元素的二元化合物，可以包含含有三种元素的三元化合物、例如氧化镁铝(mgal2o4)等。
[0056]
铁磁层33具有强磁性，在垂直于膜面的方向上具有易磁化轴向。铁磁层33具有沿着z轴朝向位线bl侧、字线wl侧中的任一方向的可变的磁化方向。铁磁层33可以含有铁(fe)，且还含有钴(co)及镍(ni)中的至少任一种。另外，铁磁层33可以还含有硼(b)。更具体来说，例如铁磁层33可以含有铁钴硼(fecob)或硼化铁(feb)，具有体心立方系晶体结构。
[0057]
非磁性层34是非磁性绝缘体，例如含有氧化镁(mgo)。非磁性层34具有膜面配向在(001)面的nacl晶体结构，在铁磁层33的结晶化处理中，作为晶种材料发挥功能，该晶种材料成为用来使结晶质的膜从与铁磁层33的界面生长的核。非磁性层34设置在铁磁层33与积层体35之间，与这两个铁磁层一起形成磁隧道结。
[0058]
积层体35可以整体视为1个铁磁层，在垂直于膜面的方向上具有易磁化轴向。积层体35具有沿着z轴朝向位线bl侧、字线wl侧中的任一方向的磁化方向。积层体35的磁化方向被固定，在图5的示例中，朝向积层体37的方向。此外，“磁化方向被固定”是指磁化方向不会因能使铁磁层33的磁化方向反转这样大小的电流(自旋转矩)而发生变化。另一方面，“磁化方向可变”是指透过自旋转矩，磁化方向可反转。
[0059]
更具体来说，积层体35包含作为界面层il(interface layer)发挥功能的铁磁层
35a、作为功能层fl(function layer)发挥功能的非磁性层35b、及作为主参考层mrl(main reference layer)35c发挥功能的铁磁层35c。例如，在非磁性层36的上表面与非磁性层34的下表面之间，依次积层铁磁层35c、非磁性层35b及铁磁层35a。
[0060]
铁磁层35a是强磁性导电体，例如可以含有铁(fe)，且还含有钴(co)及镍(ni)中的至少任一种。另外，铁磁层35a可以还含有硼(b)。更具体来说，例如铁磁层35a可以含有铁钴硼(fecob)或硼化铁(feb)，具有体心立方系晶体结构。
[0061]
非磁性层35b是非磁性导电体，例如含有选自钽(ta)、铪(hf)、钨(w)、锆(zr)、钼(mo)、铌(nb)及钛(ti)中的至少1种金属。非磁性层35b具有维持铁磁层35a与铁磁层35c之间的交换耦合的功能。
[0062]
铁磁层35c例如可以包含选自钴(co)与铂(pt)的多层膜(co/pt多层膜)、钴(co)与镍(ni)的多层膜(co/ni多层膜)、及钴(co)与钯(pd)的多层膜(co/pd多层膜)中的至少1种多层膜。此外，构成铁磁层35c的多层膜中的与非磁性层36相接的层例如含有钴(co)。
[0063]
非磁性层36是非磁性导电体，例如含有选自钌(ru)、锇(os)、铑(rh)、铱(ir)、钒(v)及铬(cr)中的至少1种元素。
[0064]
积层体37可以整体视为1个铁磁层，在垂直于膜面的方向上具有易磁化轴向。积层体37具有沿着z轴朝向位线bl侧、字线wl侧中的任一方向的磁化方向。积层体37的磁化方向与积层体35同样地被固定，在图5的示例中，朝向积层体35的方向。
[0065]
更具体来说，积层体37包含作为反铁磁性耦合层afl(anti-ferromagnetic coupling layer)发挥功能的铁磁层37a、以及各自作为多层膜ml(multi-layer)之一发挥功能的非磁性层37b(ml1)、铁磁层37c(ml2)及非磁性层37d(ml3)。例如，在积层体38的上表面与非磁性层36的下表面之间，依次积层非磁性层37d、铁磁层37c、非磁性层37b及铁磁层37a。
[0066]
铁磁层37a是具有六方最密填充结构(hcp：hexagonal close-packed)或面心立方(fcc：face-centered cubic)系晶体结构的强磁性导电体，例如含有钴(co)。铁磁层35c及37a通过非磁性层36反铁磁性地耦合。也就是说，铁磁层35c(更具体来说是构成铁磁层35c的多层膜中的与非磁性层36相接的层)及铁磁层37a以具有相互反平行的磁化方向的方式耦合。因此，在图5的示例中，铁磁层35c及37a的磁化方向朝向彼此相对的方向。将这种铁磁层35c、非磁性层36及铁磁层37a的耦合结构称为saf(synthetic anti-ferromagnetic，合成反铁磁)结构。
[0067]
非磁性层37b是非磁性导电体，例如含有选自铂(pt)、镍(ni)及钯(pd)中的至少1种元素。铁磁层37c是强磁性导电体，例如含有钴(co)。非磁性层37d是非磁性导电体，例如含有选自铂(pt)、镍(ni)及钯(pd)中的至少1种元素。
[0068]
此外，铁磁层37a及37c、以及非磁性层37b及37d还含有硅(si)或锗(ge)。由此，积层体37具有如下性质，即，在诸如退火处理之类的高温环境下，抑制铁磁层35a等所含的铁(fe)向saf结构扩散。在以下说明中，将如上述铁(fe)那样容易在退火处理中扩散的元素也称为“容易扩散元素”。另外，将如上述硅(si)或锗(ge)那样具有抑制容易扩散元素向其它层扩散的功能的元素也称为“扩散抑制元素”。
[0069]
此外，在图5的示例中，示出在积层体37中积层2组铁磁层及非磁性层的组的情况，但是铁磁层及非磁性层的组也可以积层3层以上。也就是说，积层多次的铁磁层及非磁性层
的组各自可以形成选自钴(co)与铂(pt)的多层膜(co/pt多层膜)、钴(co)与镍(ni)的多层膜(co/ni多层膜)、及钴(co)与钯(pd)的多层膜(co/pd多层膜)中的至少1个多层膜。
[0070]
通过以上构成，积层体37能够抵消积层体35的漏磁场对铁磁层33的磁化方向产生的影响。因此，抑制因积层体35的漏磁场等而使铁磁层33的磁化的反转容易度产生非对称性(也就是说，铁磁层33的磁化方向反转时的反转容易度在从一侧向另一侧反转的情况下与向其反方向反转的情况下不同)。
[0071]
积层体38可以整体视为1个非磁性层，具有作为提升与位线bl或字线wl的电连接性的电极的功能。具体来说，积层体38包含作为扩散抑制层(diffusion barrier layer)发挥功能的非磁性层38a、以及各自作为缓冲层buf之一发挥功能的非磁性层38b(buf1)及非磁性层38c(buf2)。例如，在半导体衬底20与积层体37的下表面之间，沿着z轴依次积层非磁性层38c、非磁性层38b及非磁性层38a。
[0072]
非磁性层38a是具有非晶形结构的非磁性导电体，例如含有作为扩散抑制元素发挥功能的硅(si)或锗(ge)。另外，非磁性层38a含有硼(b)。非磁性层38a作为用来在成膜阶段(即，退火处理的前阶段)向积层体37内供给扩散抑制元素的供给源发挥功能。由此，能够使积层体37表现出如下性质，即，在退火处理之前，抑制铁磁层35a等所含的铁(fe)向saf结构扩散。
[0073]
非磁性层38b是非磁性导电体，例如含有钽(ta)。非磁性层38b具有使由铁磁层33、非磁性层34及铁磁层35a形成的磁隧道结的隧道磁阻比(tmr：tunnel magnetoresistive ratio)提升的功能。
[0074]
非磁性层38c是具有非晶形结构的非磁性导电体，例如含有硼化铪(hfb)。非磁性层38c具有将非磁性层38c的上层的晶体结构与下层的晶体结构分断的功能。
[0075]
此外，可以根据积层体38的下层(例如导电体21或半导体衬底20)所含的材料而适当省略非磁性层38b及38c。
[0076]
在实施方式中，采用自旋注入写入方式，即，直接使写入电流流经这种磁阻效应元件mtj，通过该写入电流，将自旋转矩注入到存储层sl及参考层rl，从而控制存储层sl的磁化方向及参考层rl的磁化方向。磁阻效应元件mtj能够根据存储层sl及参考层rl的磁化方向的相对关系是平行还是反平行，获得低电阻状态及高电阻状态中的任一状态。
[0077]
当某大小的写入电流ic0沿图5中的箭头a1方向、即从存储层sl朝向参考层rl的方向流经磁阻效应元件mtj时，存储层sl及参考层rl的磁化方向的相对关系成为平行。在该平行状态的情况下，磁阻效应元件mtj的电阻值变得最低，磁阻效应元件mtj被设定为低电阻状态。该低电阻状态被称为“p(parallel，平行)状态”，例如规定为数据“0”的状态。
[0078]
另外，当大于写入电流ic0的写入电流ic1沿图5中的箭头a2方向、即从参考层rl朝向存储层sl的方向(与箭头a1相反的方向)流经磁阻效应元件mtj时，存储层sl及参考层rl的磁化方向的相对关系成为反平行。在该反平行状态的情况下，磁阻效应元件mtj的电阻值变得最高，磁阻效应元件mtj被设定为高电阻状态。该高电阻状态被称为“ap(anti-parallel，反平行)状态”，例如规定为数据“1”的状态。
[0079]
此外，在以下说明中，按照上述数据的规定方法进行说明，但数据“1”及数据“0”的规定方法并不限于上述示例。例如，也可以将p状态规定为数据“1”，将ap状态规定为数据“0”。
[0080]
1.2磁阻效应元件的制造方法
[0081]
接着，对实施方式的磁性存储装置的磁阻效应元件的制造方法进行说明。在以下说明中，特别对磁阻效应元件mtj内各构成要素中的从积层体38(缓冲层buf)到积层体35(参考层rl)的层的制造方法进行说明，省略有关非磁性层34以上的层结构的说明。
[0082]
图6及图8是用来说明实施方式的磁性存储装置的磁阻效应元件的制造方法的示意图。在图6及图8中，示出执行退火处理前后的作为磁阻效应元件mtj发挥功能的预定的层结构。另外，图7是表示实施方式的磁性存储装置的磁阻效应元件内的扩散抑制元素在退火处理前的分布的线图。在图7中，使z轴对应于横轴，使扩散抑制元素的强度对应于纵轴，由此将磁阻效应元件mtj内的扩散抑制元素的分布表示为线l_dbl。图7所示的分布例如可以通过二次离子质谱法(sims：secondary ion mass spectrometry)来进行测定。因此，非磁性层38a的扩散抑制元素的浓度高于积层体37、非磁性层38c以及非磁性层38b的扩散抑制元素的浓度。
[0083]
如图6所示，在半导体衬底20的上方，依次积层非磁性层38c、非磁性层38b、非磁性层38a、非磁性层37d、铁磁层37c、非磁性层37b、铁磁层37a、非磁性层36、铁磁层35c、非磁性层35b及铁磁层35a。
[0084]
如上所述，在非磁性层38a内含有硅(si)或锗(ge)作为扩散抑制元素(图6中以圆形表示)。另一方面，在铁磁层35a内含有铁(fe)作为具有容易在高温环境下扩散到其它层的性质的元素(图6中以菱形表示)。
[0085]
如图7所示，非磁性层38a内的扩散抑制元素在成膜各层之后且执行退火处理之前主要扩散到上层的积层体37内。由此，将扩散抑制元素供给到铁磁层37a及37c、以及非磁性层37b及37d内。
[0086]
接着，如图8所示，对图6中所形成的层结构进行退火处理，该层结构能够获得作为磁阻效应元件mtj的性质。
[0087]
此外，通过退火处理，会从外部对各层施加热，由此铁磁层35a内的容易扩散元素可能会朝向其它层扩散。容易扩散元素例如扩散到saf结构、即铁磁层35c、非磁性层36及铁磁层37a内，由此可能会使参考层rl与偏移消除层scl之间的反铁磁性耦合的耦合力降低。反铁磁性耦合的耦合力降低会导致参考层rl的磁化方向的稳定性下降，因此不理想。
[0088]
根据实施方式，在退火处理之前，会将扩散抑制元素从非磁性层38a供给到积层体37。由此，积层体37具有抑制铁磁层35a内的容易扩散元素扩散到saf结构内的功能。因此，能够抑制容易扩散元素作为杂质混入到saf结构内。因此，能够抑制磁阻效应元件mtj的性能劣化。
[0089]
1.3.本实施方式的效果
[0090]
根据实施方式，能够在抑制磁阻效应元件mtj的性能劣化的情况下制造磁阻效应元件mtj。以下，使用图9对本效果进行说明。
[0091]
图9是用来说明实施方式的效果的线图。图9中，横轴取间隔层sp(即，非磁性层36)的膜厚，使纵轴取界面层il的磁化方向反转所需的外部磁场大小所对应的指标hex，绘制线l1及l2。线l1对应于实施方式中的磁阻效应元件mtj的指标hex，线l2对应于比较例中的磁阻效应元件mtj的指标hex。比较例中的磁阻效应元件mtj例如不包含非磁性层38a。
[0092]
如图9所示，指标hex根据间隔层sp的膜厚发生变化，在最佳的膜厚处取最大值。指
标hex的最大值会受到间隔层sp、或与该间隔层sp一起形成saf结构的主参考层mrl及偏移消除层scl内的反铁磁性耦合层afl内所含杂质影响而降低。也就是说，为了获得作为指标hex最大值的理想值，较为理想的是使saf结构内阻碍saf结构中的反铁磁性耦合的杂质量较少。
[0093]
如上所述，比较例中的磁阻效应元件不包含非磁性层38a。由此，比较例的积层体37不会被供给诸如硅(si)或锗(ge)之类的扩散抑制元素。因此，进行退火处理时，铁磁层33及铁磁层35a所含的铁(fe)等容易扩散元素大量扩散到saf结构内，导致反铁磁性耦合的耦合力变弱。
[0094]
另一方面，实施方式中的磁阻效应元件包含非磁性层38a。由此，在退火处理前，会将诸如硅(si)或锗(ge)之类的扩散抑制元素供给到实施方式的积层体37。因此，能够减少铁磁层33及铁磁层35a所含的铁(fe)等容易扩散元素在退火处理时扩散到saf结构内的量，从而能够抑制反铁磁性耦合的耦合力降低。
[0095]
因此，能够使实施方式中的指标hex的最大值max_l1成为大于比较例中的指标hex的最大值max_l2的值。另外，通过获得较高值的指标hex，以更小的写入电流ic便能够使存储单元mc动作。因此，能够抑制磁阻效应元件mtj的性能劣化。
[0096]
此外，为了提升隧道磁阻比tmr，较为理想的是在退火处理时，将更多热量施加到磁阻效应元件mtj。但另一方面，如果施加的热量较多，就可能会引起saf结构中的反铁磁性耦合的耦合力降低，导致指标hex降低。因此，退火处理时所施加的热量有时通过对提升隧道磁阻比tmr与抑制指标hex降低进行权衡来决定。根据实施方式，能够获得更高的指标hex。因此，能够缓和对退火处理时所施加的热量的制约(也就是说，能够提升热耐性)。
[0097]
2.变化例
[0098]
此外，并不限于上述实施方式，可以应用各种变化。
[0099]
例如，对于将双端子型开关元件作为开关元件sel应用于上述实施方式中的存储单元mc的情况进行了说明，但也可以应用mos(metal oxide semiconductor，金属氧化物半导体)晶体管作为开关元件sel。也就是说，存储单元阵列并不限于在z方向的不同高度具有多个存储单元mc的结构，可以应用任意阵列结构。
[0100]
图10是用来说明变化例的磁性存储装置的存储单元阵列的构成的电路图。图10对应于实施方式的图1中所说明的磁性存储装置1中的存储单元阵列10。
[0101]
如图10所示，存储单元阵列10a具备各自与行及列建立对应的多个存储单元mc。而且，位于同一行的存储单元mc连接于同一字线wl，位于同一列的存储单元mc的两端连接于同一位线bl及同一源极线/bl。
[0102]
图11是用来说明变化例的磁性存储装置的存储单元的构成的剖视图。图11对应于实施方式的图3及图4中所说明的存储单元mc。此外，在图11的示例中，存储单元mc未相对于半导体衬底积层，因此不标注“u”及“d”等后缀。
[0103]
如图11所示，存储单元mc设置在半导体衬底40上，包含选择晶体管41(tr)及磁阻效应元件42(mtj)。选择晶体管41作为对磁阻效应元件42进行数据写入及读出时控制电流的供给及停止的开关而设置。磁阻效应元件42的构成与实施方式的图5所示的磁阻效应元件mtj相同。
[0104]
选择晶体管41具备作为字线wl发挥功能的栅极(导电体43)、以及在该栅极的沿着
x轴的两端设置在半导体衬底40上的一对源极区域或漏极区域(扩散区域44)。导电体43设置在绝缘体45上，该绝缘体45设置在半导体衬底40上且作为栅极绝缘膜发挥功能。导电体43例如沿着y轴延伸，且共通连接于沿着y轴排列的其它存储单元mc的选择晶体管(未图示)的栅极。导电体43例如沿着x轴排列。在设置在选择晶体管41的第1端的扩散区域44上，设置接触插塞46。接触插塞46连接于磁阻效应元件42的下表面(第1端)上。在磁阻效应元件42的上表面(第2端)上设置接触插塞47，在接触插塞47的上表面上连接作为位线bl发挥功能的导电体48。导电体48例如沿着x轴延伸，且共通连接于沿着x轴排列的其它存储单元的磁阻效应元件(未图示)的第2端。在设置在选择晶体管41的第2端的扩散区域44上设置接触插塞49。接触插塞49连接于作为源极线/bl发挥功能的导电体50的下表面上。导电体50例如沿着x轴延伸，且例如共通连接于沿着x轴排列的其它存储单元的选择晶体管(未图示)的第2端。导电体48及50例如沿着y轴排列。导电体48例如位于导电体50的上方。此外，导电体48及50彼此避开物理性及电性干扰而配置，但图11中对此省略。选择晶体管41、磁阻效应元件42、导电体43、48及50、以及接触插塞46、47及49由层间绝缘膜51被覆。此外，相对于磁阻效应元件42沿着x轴或y轴排列的其它磁阻效应元件(未图示)例如设置在同一阶层上。也就是说，在存储单元阵列10a内，多个磁阻效应元件42例如配置在xy平面上。
[0105]
通过以如上方式构成，应用开关元件sel为三端子型开关元件而并非双端子型开关元件的mos晶体管的情况也能够发挥与实施方式同等的效果。
[0106]
3.其它
[0107]
另外，对于上述实施方式及变化例中所叙述的存储单元mc中，磁阻效应元件mtj设置在开关元件sel的下方的情况进行了说明，但磁阻效应元件mtj也可以设置在开关元件sel的上方。
[0108]
对本发明的若干实施方式进行了说明，这些实施方式是作为示例提出的，并非意图限定发明范围。这些新颖的实施方式可以通过其它各种方式实施，可以在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[0109]
[符号的说明]
[0110]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
磁性存储装置
[0111]
10,10a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
存储单元阵列
[0112]
11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
行选择电路
[0113]
12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
列选择电路
[0114]
13
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
解码电路
[0115]
14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
写入电路
[0116]
15
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
读出电路
[0117]
16
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电压产生电路
[0118]
17
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输入输出电路
[0119]
18
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
控制电路
[0120]
21,24,27
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
导电体
[0121]
22,23,25,26
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
元件
[0122]
31,32,34,35b,36,37b,37d,38a,38b,38c 非磁性层
[0123]
33,35a,35c,37a,37c
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
铁磁层
[0124]
35,37,38
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
积层体
[0125]
20, 40
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体衬底
[0126]
41
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
选择晶体管
[0127]
42
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
磁阻效应元件
[0128]
44
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
扩散区域
[0129]
45
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘体
[0130]
46,47,49
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
接触插塞
[0131]
51
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
层间绝缘膜。