半导体装置的制作方法

技术特征：
1.一种半导体装置，具备：第一导电型的第一半导体层；所述第一导电型的第二半导体层，设置于所述第一半导体层上，包含比所述第一半导体层的第一导电型杂质低浓度的第一导电型杂质；第二导电型的第三半导体层，设置于所述第二半导体层的上方，所述第三半导体层位于所述第二半导体层的相反侧，具有在第一方向及与所述第一方向交叉的第二方向上延伸的第一面；多个电极，设置于所述第二半导体层上，所述多个电极分别在沟槽的内部延伸，该沟槽的深度是从所述第一面到所述第二半导体层中的深度；以及第一绝缘膜，设置于所述多个电极中的1个与所述第三半导体层之间以及所述多个电极中的所述1个与所述第二半导体层之间，所述多个电极包括第一电极组和第二电极组，所述第一电极组在所述第一方向上各隔开第一距离地排成一列，所述第二电极组在所述第一方向上各隔开所述第一距离地排成一列，所述第二电极组在所述第二方向上与所述第一电极组隔开第二距离，所述第一距离比所述第二距离长。2.根据权利要求1所述的半导体装置，其中，所述第一距离设置为，在对所述第一半导体层与所述第三半导体层之间施加了规定的电压时，所述第二半导体层的位于所述多个电极中相邻的2个电极之间的部分耗尽化。3.根据权利要求1所述的半导体装置，其中，在对所述第一半导体层与所述第三半导体层之间、以及所述第一半导体层与所述多个电极之间施加了规定的电压时，所述第二半导体层的在所述多个电极之间存在的电流路径被夹断。4.根据权利要求1所述的半导体装置，其中，所述第一距离为2微米以下。5.根据权利要求1所述的半导体装置，其中，所述第一面中的所述第三半导体层的面积，大于与所述第一面相同的水平处的多个所述第一绝缘膜的面积与所述多个电极的面积之和。6.根据权利要求1所述的半导体装置，其中，所述沟槽在所述第一方向上具有第一长度，在所述第二方向上具有所述第二长度，所述第二长度比所述第一长度短。7.根据权利要求1所述的半导体装置，其中，所述第一电极组及所述第二电极组在所述第二方向上相邻，所述第二电极组的各电极设置于在所述第二方向上与所述第一电极组中的相邻的电极间的空间相邻的位置。8.根据权利要求6所述的半导体装置，其中，在所述第一方向上相邻的沟槽的间隔，比所述第一方向上的所述沟槽的长度窄。9.根据权利要求1所述的半导体装置，其中，还具备：第二电极，与所述第一半导体层电连接；第二绝缘膜，设置于所述第一面的上方；
第一布线，设置于所述第一面的上方，与所述第三半导体层电连接，具有沿所述第二方向延伸的多个部分，多个第二布线，设置于所述第二绝缘膜上，与所述多个电极电连接，在所述第一方向上与所述第一布线分离，并在第二方向上延伸。10.根据权利要求1所述的半导体装置，其中，所述第一电极组及第二电极组，在所述第三半导体层中在所述第一方向上隔开比所述第一距离短的第三距离。11.根据权利要求7所述的半导体装置，其中，在与所述第一面平行的截面中，所述沟槽的截面形状为圆形。12.根据权利要求7所述的半导体装置，其中，在与所述第一面平行的截面中，所述沟槽的截面形状为多边形。13.根据权利要求1所述的半导体装置，其中，所述沟槽以包围所述第二半导体层及所述第三半导体层各自的一部分的方式设置。14.根据权利要求1所述的半导体装置，其中，所述第二半导体层中的相邻的沟槽的第一间隔，比所述第三半导体层中的所述相邻的沟槽的第二间隔窄。

技术总结
实施方式的半导体装置具备第一导电型的第一半导体层、第二导电型的第三半导体层、第一导电型的第二半导体层、多个电极以及第一绝缘膜。第二半导体层设置于第一半导体层上，包含比第一半导体层的第一导电型杂质低浓度的第一导电型杂质。第三半导体层设置于第二半导体层的上方，具有与第二半导体层相反侧的第一面。多个电极从第一面到第二半导体层中为止在多个沟槽的内部延伸。多个第一绝缘膜分别设置于多个电极与第二及第三半导体层之间。多个电极包括：第一电极组，在第一面上在第一方向上各隔开第一距离而排成一列；以及第二电极组，在第一方向上各隔开第一距离地排成一列，在第二方向上与第一电极组隔开第二距离。二方向上与第一电极组隔开第二距离。二方向上与第一电极组隔开第二距离。


技术研发人员：系数裕子 末代知子 岩鍜治阳子 罇贵子 河村圭子 布施香织
受保护的技术使用者：东芝电子元件及存储装置株式会社
技术研发日：2021.08.02
技术公布日：2022/3/18