半导体装置的制作方法

半导体装置
1.相关申请
2.本技术享受以日本专利申请2020-157903号(申请日：2020年9月18日)为基础申请的优先权。本技术通过参照该基础申请而包含基础申请的全部内容。
技术领域
3.本发明的实施方式涉及半导体装置。


背景技术：

4.具有包含碳化硅(sic)的半导体部分的mosfet(metal-oxide-semiconductor-field-effect-transistor：金属氧化物半导体场效应晶体管)为了抑制寄生二极管的动作，有时并列设置肖特基势垒二极管(schottky diode、sbd)。在这种半导体装置中，也需求可靠性的进一步提高。


技术实现要素：

5.本发明的实施方式提供能够提高可靠性的半导体装置。
6.实施方式的半导体装置具有第一电极、第二电极、第一导电型的第一半导体层、第二导电型的第二半导体层、第一导电型的第三半导体层、第一导电型的第一有源区域、以及第三电极。所述第一半导体层设于所述第一电极与所述第二电极之间。所述第二半导体层设于所述第一半导体层与所述第二电极之间。所述第一有源区域在与从所述第一电极朝向所述第二电极的第一方向正交的第二方向上，与所述第二半导体层邻接。所述第一有源区域具有所述第一上部与第二下部。所述第一上部位于所述第一半导体层与所述第二电极之间。所述第一下部位于所述第一半导体层与所述第一上部之间。所述第一下部在所述第二方向上的宽度的平均值比所述第一上部在所述第二方向上的宽度的平均值大。所述第三半导体层设于所述第二半导体层与所述第二电极之间。所述第三半导体层与所述第二电极电连接。所述第三电极隔着绝缘膜以及绝缘层设于所述第一有源区域、所述第二半导体层以及所述第三半导体层与所述第二电极之间。
7.实施方式的半导体装置具有第一电极、第二电极、第一导电型的第一半导体层、第二导电型的第二半导体层、以及第一导电型的有源区域。所述第一半导体层设于所述第一电极与所述第二电极之间。所述第二半导体层设于所述第一半导体层与所述第二电极之间。所述有源区域在与从所述第一电极朝向所述第二电极的第一方向正交的第二方向上，与所述第二半导体层邻接。所述有源区域具有上部与下部。所述上部设于所述第一半导体层与所述第二电极之间。所述上部与所述第二电极相接。所述下部位于所述第一半导体层与所述上部之间。所述下部在所述第二方向上的宽度的平均值比所述上部在所述第二方向上的宽度的平均值大。
100s中电流流通的区域。第一有源区域d与第二有源区域e例如由n型的半导体构成，隔着p型基底层12彼此分离。
25.第一区域u位于第一有源区域d、第二有源区域e以及p型基底层12之下。如图3所示，第一区域u的上表面ub与p型基底层12的下表面12a相接。作为第一有源区域d与第一区域u的边界的边界面bd是第一有源区域d的下表面。边界面bd与p型基底层12的下表面12a的第一有源区域d侧的端缘12ad相接。边界面bd例如是位于第一有源区域d的两侧的两个端缘12ad之间的区域。
26.同样，第二有源区域e与第一区域u的边界面be是第二有源区域e的下表面，边界面be与p型基底层12的下表面12a中的第二有源区域e侧的端缘12ae相接，边界面be例如是位于第二有源区域e的两侧的两个端缘12ae之间的区域。例如边界面bd以及边界面be构成与p型基底层12的下表面12a连续的平坦面。
27.如图3所示，p型基底层12在mosfet 100m与sbd 100s中设于n-型漂移层11之上，位于n-型漂移层11的第一有源区域d与第二有源区域e之间。
28.n

型源极层13是mosfet 100m的源极层。n

型源极层13设于p型基底层12之上，隔着p型基底层12而与n-型漂移层11的第一有源区域d以及第二有源区域e分离。
29.p

型接触层14在寄生二极管部100m2中配置于p型基底层12上。p

型接触层14是寄生二极管部100m2的接触层。
30.接触件41例如是寄生二极管部100m2中的欧姆接触件。接触件41设于p

型接触层14之上。接触件41例如通过自对准硅化物(salicide)形成，例如含有镍(ni)与硅(si)。
31.如图1、图3所示，第二电极22例如为源电极。第二电极22设于半导体部分10之上。第二电极22连接于p型基底层12与n

型源极层13。此外，第二电极22与n-型漂移层11的第二有源区域e的上表面e10相接。第二电极22与接触件41相接。第二电极22例如含有铝。
32.绝缘膜31例如是栅极绝缘膜。绝缘膜31与n-型漂移层11(第一有源区域d)、p型基底层12、以及n

型源极层13的上表面相接。具体而言，绝缘膜31与第一有源区域d的上表面d10相接。
33.第三电极23例如是栅极电极。第三电极23设于绝缘膜31之上。第三电极23隔着绝缘膜31而与第一有源区域d、p型基底层12、以及n

型源极层13对置。如图3所示，第三电极23隔着绝缘层51而与第二电极22分离。第三电极23与焊盘23a电连接。
34.以下，详细叙述第一有源区域d的形状。
35.如图2、图3所示，将俯视时mosfet 100m延伸的方向设为方向y，将与方向y正交且从第一电极21朝向第二电极22的方向设为方向z，将与方向y以及方向z正交的方向设为方向x。以下，宽度是指沿着方向x的长度。
36.如图3所示，与方向y正交的第一有源区域d的截面形状大致为梯形状。第一有源区域d具有上表面d10以及作为下表面的边界面bd。在第一有源区域d中，作为梯形的上边的上表面d10的宽度比作为梯形的下边的边界面bd的宽度窄。
37.如以下那样设定第一有源区域d，并对第一有源区域d的形状进行进一步说明。
38.如图3所示，设定将第一有源区域d上下二等分的情况下的第一有源区域d的第一下部d20与第一上部d30。如图3所示，首先，设定在对第一有源区域d的方向z的长度进行二等分的位置穿过且与方向x平行的线即二等分线dl。第一下部d20在第一有源区域d中成为
二等分线dl之下的部分，第一上部d30在第一有源区域d中成为二等分线dl之上的部分。此外，划分第一下部d20与第一上部d30的内部边界面d40是在第一有源区域d中包含二等分线dl的面。内部边界面d40的宽度例如与第一上部d30的下边的长度相同，例如与第一下部d20的上边的长度相同。
39.使用以上的设定，根据图3能够确认以下情况。
40.第一有源区域d的上表面d10的宽度比边界面bd的宽度窄。此外，在第一有源区域d中，第一上部d30的宽度的平均值比第一下部d20的宽度的平均值小。宽度的平均值是例如在z方向上均匀地离散的位置处逐一测定作为对象的部分或者构成的宽度，并将其测定值的总和除以其测定位置的数量而得。
41.上表面d10的宽度比第一上部d30的宽度的平均值小。此外，上表面d10的宽度比内部边界面d40的宽度窄。
42.边界面bd的宽度比第一下部d20的宽度的平均值大。此外，边界面bd的宽度比内部边界面d40的宽度大。
43.如图3所示，本实施方式中的第二有源区域e的形状与第一有源区域d大致相同。与方向y正交的第二有源区域e的截面形状为大致梯形状。第二有源区域e具有上表面e10与作为下表面的边界面be。在第二有源区域e中，作为梯形的上边的上表面e10的宽度比作为梯形的下边的边界面be的宽度窄。
44.此外，对于第二有源区域e也与第一有源区域d相同地设定来进行说明。对第二有源区域r设定二等分线el、第二下部e20及第二上部e30、和内部边界面e40。
45.根据以上的设定能够确认以下的情况。
46.在第二有源区域e中，上表面e10的宽度比边界面be的宽度窄。此外，在第二有源区域e中，第二上部e30的宽度的平均值比第二下部e20的宽度的平均值小。此外，第二有源区域e的上表面e10的宽度比第二上部e30的宽度的平均值小，且比内部边界面e40的宽度的平均值小。而且，边界面be的宽度比第二下部e20的宽度的平均值大，且比内部边界面e40的宽度的平均值大。
47.在本实施方式的半导体装置100中，第一有源区域d与第二有源区域e为大致相同的形状，但也可以是不同的形状。此外，第一有源区域d与第二有源区域e的截面形状也可以不是大致梯形状。例如，第一有源区域d以及第二有源区域e中的一个，其截面形状也可以是利用了长方形或者长圆形的形状。在第一有源区域d以及第二有源区域e中的至少一个中，只要其xy截面的形状为上部的宽度的平均值比下部的宽度的平均值小即可。例如优选的是，上表面d10、e10的宽度比边界面bd、be的宽度窄，划分上部d30、e30与下部d20、e20的内部边界面d40、e40的宽度比上表面d10、e10宽并且比边界面bd、be窄。
48.此外，在本实施方式中，根据使用二等分线dl将有源区域d、e进行了上下二等分的情况下的上部d30、e30以及下部d20、e20的宽度的平均值、和内部边界面d40的宽度，来评价有源区域d、e的宽度的变化，但不限于此，也可以根据将有源区域d的至高度的三分之一为止的部分设为上部、将除此以外的部分设为下部的宽度的平均值、以及其内部边界面，来评价有源区域的宽度的变化。
49.如图3所示，本实施方式中的第一有源区域d与第二有源区域e通过适当使用了多台阶式外延生长、离子注入、蚀刻等的多阶段工序而形成为大致梯形状，但不限于此。此外，
第一有源区域d与p型基底层12的侧方边界面pd、pe也可以不是大致平面。侧方边界面pd、pe也可以为多级台阶状。
50.以下，对本实施方式的半导体装置100的动作以及效果进行说明。
51.本实施方式的半导体装置100对mosfet 100m并列设置sbd 100s。
52.首先，在正向工作时对第二电极22施加相对正的电位，对第一电极21施加相对负的电位。由于sbd 100s的工作电压比mosfet 100m的工作电压低，因此首先电流优先地流入sbd 100s，在mosfet 100m中无电流流通。在sbd 100s中，电子从第一电极21穿过第一区域u以及第二有源区域e流向第二电极22。由此，寄生二极管部100m2的动作被抑制为规定的电压。其间，由寄生二极管部100m2产生的空穴注入受到抑制，mosfet100m中的电子与空穴双方流动的双极动作受到抑制。由此，半导体装置100可抑制含有碳化硅的半导体部分10的晶体缺陷的扩张，并抑制了mosfet100m的正向电压与ds之间泄漏特性等器件特性的恶化。
53.在反向动作时的栅极控制部100m1的截止状态下，第二电极22被施予相对负的电位，第一电极21被施予相对正的电位，第三电极23被施予相对负的电位。在截止状态下，绝缘膜31的电场强度增强。如图3所示，详细而言，绝缘膜31在中央成为最大电场。与此相对，通过缩窄第一有源区域d的上表面d10的宽度，能够缓和绝缘膜31的电场强度从而抑制绝缘破坏。此外，使第一有源区域d的上表面d10的宽度比边界面bd的宽度窄，使p型基底层12与第一有源区域d的侧方边界面pd倾斜。由此，能够使第一有源区域d中的耗尽层与侧方边界面pd同样地倾斜，能够逐渐地连接耗尽层。由此，抑制了mosfet 100m的第三电极23与第一电极21之间的静电电容的急剧变化，并抑制了切换时的噪声的产生。
54.在反向动作时的栅极控制部100m1的导通状态下，第二电极22被施予相对负的电位，第一电极21被施予相对正的电位，第三电极23被施予相对正的电位。由此，如图3所示，在p型基底层12中，在第三电极23的正下方区域且在从n

型源极层13至第一有源区域d之间形成沟道。从n

型源极层13供给的电子穿过沟道而流入第一电极21。此时，虽然沟道长度变长了使第一有源区域d的上表面d10缩窄的部分，但使作为下表面的边界面bd变宽并使电流路径的宽度变宽，抑制了导通电阻的上升。
55.假设，在第一有源区域d的宽度大致均等的情况下，由缩窄宽度带来的绝缘膜的电场强度的抑制、与由增大宽度带来的导通电阻的抑制处于所谓的权衡的关系，但本实施方式的半导体装置100通过缩窄第一有源区域d的上表面d10并扩大边界面bd，解决了这两个问题。
56.在sbd 100s的第二有源区域e中，缩窄上表面e10并扩大了作为下表面的边界面be。由此，在sbd 100s中，由于第二电极22与第二有源区域e的接合面缩窄，因此泄漏电流减少，并且通过扩大边界面be从而工作电压得到降低。通过降低sbd 100s的工作电压，从而使sbd 100s的启动早于寄生二极管部100m2，寄生二极管部100m2的启动得以抑止。由此，有效地抑止半导体部分的晶体缺陷的扩张。
57.假设，在第二有源区域e的宽度大致均等的情况下，由缩窄宽度带来的泄漏电流的减少、与由增大宽度带来的工作电压的降低处于所谓的权衡的关系，但本实施方式的半导体装置100通过缩窄第一有源区域d的上表面d10并扩大边界面bd，解决了这两个问题。
58.如以上那样，本实施方式的半导体装置100能够提高可靠性与动作性能。
59.(第一实施方式的第一变形例)
60.在本变形例的半导体装置101中，例如通过进一步缩小第一有源区域d1的第一上部d31的宽度，并进一步增大第一下部d21的宽度，从而增大第一上部d31与第一下部d21的宽度之差。即，第一上部d31的截面形状与第一下部d21的截面形状分别为大致梯形，第一上部d31的下边的长度比第一下部d21的上边的长度短。
61.图4是表示本变形例的半导体装置的mosfet的放大截面图。图4示出与图3相同的位置，省略了保护膜以及布线层。
62.本变形例中的第一有源区域d1的上表面d11的宽度也比作为下表面的边界面bd1的宽度窄。为了进一步说明第一有源区域d1的形状，如以下那样设定第一有源区域d1。
63.如图4所示，在第一有源区域d1中设定二等分线dl，并设定第一下部d21、第一上部d31以及内部边界面d41。
64.使用以上的设定，根据图4能够确认以下的情况。
65.在第一有源区域d1中，使第一上部d31的宽度比第一实施方式的第一上部d30的宽度小，使第一下部d21的宽度比第一实施方式的第一下部d20大。由此，在第一上部d31与第一下部d21的内部边界面d41形成有缺口面d61。侧方边界面pd1由于缺口面d61而具有一个台阶。
66.在第一有源区域d1中，第一上部d31的宽度比第一下部d21的宽度窄。在第一有源区域d1中，第一上部d31的宽度的平均值比第一下部d21的宽度的平均值小。
67.上表面d11的宽度比第一上部d31的宽度的平均值小。此外，上表面d11的宽度比内部边界面d41的宽度小。
68.作为下表面的边界面bd1的宽度比第一下部d21的宽度的平均值大。或者，边界面bd1的宽度比内部边界面d41的宽度的平均值大。
69.本变形例中的第二有源区域为与第一有源区域d1相同的形状。
70.根据本变形例，在第一有源区域d1中，能够进一步缩窄上表面d11，并进一步扩大边界面bd1。由此，能够进一步提升第一实施方式的效果。
71.本变形例中的上述以外的构成、动作以及效果与第一实施方式相同。
72.(第一实施方式的第二变形例)
73.在本变形例的半导体装置102中，半导体部分10例如含有硅si，第一有源区域d2是在半导体部分10中沿方向z例如在两处位置离子注入了杂质之后使其热扩散而形成的。
74.图5是表示本变形例的半导体装置的mosfet的放大截面图。图5示出与图3相同的位置，省略了保护膜以及布线层。
75.本变形例中的第一有源区域d2也同样地设定，以下对形状进行说明。
76.如图5所示，第一上部d32与第一下部d22使杂质热扩散而形成，因此方向z上的中央部分的宽度最宽。即，第一上部d32的截面形状为长圆形，第一下部d22的截面形状也为长圆形，第一上部d32的最大直径比第一下部d22的最大直径小。如图5所示，第一上部d32与第一下部d22的内部边界面d42为缩颈面d62。侧方边界面pd2成为由于缩颈面d62而缩颈的曲面。
77.此外，在第一有源区域d2中，第一上部d32的宽度比第一下部d22的宽度窄。在第一有源区域d2中，第一上部d32的宽度的平均值比第一下部d22的宽度的平均值小。
78.上表面d12的宽度比第一上部d32的宽度的平均值小。此外，由于内部边界面d42为
缩颈面d62，因此不能一概而论地说上表面d12的宽度比内部边界面d42的宽度小。
79.另一方面，不能一概而论地说边界面bd2的宽度比第一下部d22的宽度的平均值大。此外，由于内部边界面d42为缩颈面d62，因此不能一概而论地说边界面bd2的宽度比内部边界面d42的宽度大。
80.另外，本变形例中的第一有源区域d1在半导体部分10中沿方向z在两处位置注入杂质而形成为两级，但不限于此，例如也可以沿方向z在三处以上的位置注入杂质而形成为三级以上。
81.本变形例中的第一有源区域d2通过使杂质热扩散而形成，从而第一上部d32与第一下部d22的方向z上的例如中央部分的宽度最宽。由此，即使将第一有源区域d2的上表面d12缩窄，方向z上的中央部分的宽度也变宽，电流路径变宽。由此，能够减小mosfet 102m的导通电阻，能够降低sbd 100s的工作电压。
82.如以上所述，本变形例的半导体装置102也能够提高可靠性与动作性能。
83.本变形例中的上述以外的构成、动作以及效果与第一实施方式相同。
84.(第一实施方式的第三变形例)
85.在本变形例的半导体装置103中，半导体部分10例如含有碳化硅，第一有源区域d3是例如在半导体部分10中沿方向z在例如三处位置离子注入了杂质之后使其热扩散而形成的。
86.图6是表示本变形例的半导体装置的mosfet的放大截面图。图6示出与图3相同的位置，省略了保护膜以及布线层。
87.如图6所示，第一有源区域d3是在方向z上在三处位置离子注入杂质并使其热扩散而形成的。在本变形例中，由于杂质的扩散较少，因此第一有源区域d3的截面形状例如成为将三个大致长方形重叠而成那样的形状。
88.在第一有源区域d3中，位于最上方的上部分的宽度最窄，位于最下方的下部分的宽度最宽，二等分线dl位于它们之间的部分的大致中心。侧方边界面pd3例如为3级的台阶形状。
89.本变形例中的第一有源区域d3也同样地设定，以下对形状进行说明。
90.在第一有源区域d3中，第一上部d33的宽度的平均值比第一下部d23的宽度的平均值小。
91.上表面d13的宽度比第一上部d33的宽度的平均值小。此外，上表面d13的宽度比内部边界面d43的宽度的平均值小。
92.不能一概而论地说边界面bd3的宽度比第一下部d23的宽度的平均值大。此外，边界面bd3的宽度比内部边界面d43的宽度的平均值大。
93.本变形例中的第二有源区域为与第一有源区域d3相同的形状。
94.在本变形例中，例如也可以通过外延生长法来形成第一有源区域d3。
95.本变形例中的上述以外的构成、动作以及效果与第一实施方式相同。
96.根据本发明的实施方式，能够提供可提高可靠性的半导体装置。
97.以上，参照具体例对本发明的实施方式进行了说明。但是，本发明的实施方式不限于这些具体例。例如，关于半导体装置所含的mosfet与sbd中的半导体部分、多个电极以及绝缘膜的具体构成、材质等，本领域技术人员能够从公知的范围适当选择来同样地实施本
发明，只要能够获得相同的效果，则包含在本发明的范围内。只要包含本发明的主旨，则在技术上可实施的范围内组合各具体例中的任两个以上的要素的实施例也包含在本发明的范围内。