半导体封装以及制造半导体封装的方法与流程

半导体封装以及制造半导体封装的方法
1.相关申请的交叉引用
2.将2020年9月2日在韩国知识产权局提交的题为“semiconductor package and method of manufacturing the semiconductor package(半导体封装以及制造半导体封装的方法)”的韩国专利申请no.10-2020-0111673通过引用全部合并于此。
技术领域
3.示例实施例涉及半导体封装以及制造半导体封装的方法。更具体地，示例实施例涉及一种包括多个堆叠的芯片的多芯片封装及其制造方法。


背景技术：

4.移动设备(例如，智能电话和平板个人计算机(pc))可以使用内部存储器存储信息。通用闪存(ufs)封装可以用作内部存储器。


技术实现要素：

5.根据示例实施例，一种半导体封装包括：封装基板；下封装结构，布置在所述封装基板上，并且包括模制基板、设置在所述模制基板中使得所述半导体芯片的芯片焊盘从所述模制基板暴露的半导体芯片、设置在所述模制基板中以与所述半导体芯片隔开的多个间隔物芯片、以及布置在所述模制基板上并且具有电连接到所述芯片焊盘的重分布布线的重分布布线层；所述下封装结构上彼此隔开的第一堆叠结构和第二堆叠结构，所述第一堆叠结构和所述第二堆叠结构中的每一个包括多个堆叠的存储器芯片；以及模制构件，在所述封装基板上以覆盖所述下封装结构以及所述第一堆叠结构和所述第二堆叠结构。所述模制基板包括覆盖所述半导体芯片和所述间隔物芯片的侧表面的第一覆盖部分、以及覆盖所述半导体芯片的下表面的第二覆盖部分。
6.根据示例实施例，一种半导体封装包括：封装基板；下封装结构，通过第一粘合构件粘合到所述封装基板上；所述下封装结构上彼此隔开的第一堆叠结构和第二堆叠结构，所述第一堆叠结构和所述第二堆叠结构中的每一个包括多个堆叠的存储器芯片；以及模制构件，在所述封装基板上以覆盖所述下封装结构以及所述第一堆叠结构和所述第二堆叠结构。所述下封装结构包括：模制基板；半导体芯片，设置在所述模制基板中使得所述半导体芯片的芯片焊盘从所述模制基板暴露；多个间隔物芯片，设置在所述模制基板中以与所述半导体芯片隔开；以及重分布布线层，布置在所述模制基板上并且具有电连接到所述芯片焊盘的重分布布线。所述半导体芯片的厚度在40μm至60μm的范围内，并且所述第一粘合构件的厚度在15μm至25μm的范围内。
7.根据示例实施例，一种半导体封装包括：封装基板；下封装结构，布置在所述封装基板上，并且包括模制基板、设置在所述模制基板中使得所述半导体芯片的芯片焊盘从所述模制基板暴露的半导体芯片、设置在所述模制基板中以与所述半导体芯片隔开的多个间隔物芯片、以及布置在所述模制基板上并且具有电连接到所述芯片焊盘的重分布布线焊盘
的重分布布线层；所述下封装结构上彼此隔开的第一堆叠结构和第二堆叠结构，所述第一堆叠结构和所述第二堆叠结构中的每一个包括多个堆叠的存储器芯片；第一导电连接构件，将所述重分布布线焊盘与所述封装基板的基板焊盘电连接；第二导电连接构件，将所述存储器芯片的芯片焊盘与所述封装基板的基板焊盘电连接；以及模制构件，在所述封装基板上以覆盖所述下封装结构以及所述第一堆叠结构和所述第二堆叠结构。所述模制基板包括覆盖所述半导体芯片和所述间隔物芯片的侧表面的第一覆盖部分、以及覆盖所述半导体芯片的下表面的第二覆盖部分。
附图说明
8.通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得清楚，在附图中：
9.图1是示出了根据示例实施例的半导体封装的截面图。
10.图2是示出了图1中的半导体封装的平面图。
11.图3是示出了图1中堆叠在下封装结构上的最下面的第一存储器芯片和第二存储器芯片的截面图。
12.图4是示出了图1中的下封装结构中的半导体芯片和间隔物芯片的平面图。
13.图5至图15是示出了根据示例实施例的制造半导体封装的方法中的阶段的截面图。
14.图16是示出了根据示例实施例的半导体封装的平面图。
具体实施方式
15.图1是示出了根据示例实施例的半导体封装的截面图。图2是示出了图1中的半导体封装的平面图。图3是示出了图1中堆叠在下封装结构上的最下面的第一存储器芯片和第二存储器芯片的截面图。图4是示出了图1中的下封装结构中的半导体芯片和间隔物芯片的平面图。
16.参考图1至图4，半导体封装10可以包括：封装基板100；下封装结构200，在下封装结构200中模制有半导体芯片300和间隔物芯片400；第一堆叠结构g1和第二堆叠结构g2，第一堆叠结构g1和第二堆叠结构g2中的每一个都包括多个存储器芯片；以及模制构件900。此外，半导体封装10还可以包括外部连接构件160。
17.在示例实施例中，半导体封装10可以是包括不同种类的半导体芯片的多芯片封装(mcp)。半导体封装10可以是系统级封装(sip)，该sip包括在一个封装中堆叠或布置的多个半导体芯片以执行电子系统的所有或大多数功能。例如，半导体封装10可以是包括控制器和多个堆叠的存储器芯片的通用闪存(ufs)器件。
18.封装基板100可以是具有彼此相对的上表面102和下表面104的基板。例如，封装基板100可以包括印刷电路板(pcb)、柔性基板、带状基板等。封装基板100可以包括其中具有通孔和各种电路元件的多电路板。封装基板100中可以包括布线，该布线用作用于半导体芯片300和存储器芯片之间的电连接的通道。
19.基板焊盘120可以布置在封装基板100的上表面102上。基板焊盘120可以分别连接到布线。布线可以在封装基板100的上表面102上延伸或在封装基板100内部延伸。例如，布
线的至少一部分可以用作基板焊盘，即，着陆焊盘。
20.虽然示出了一些基板焊盘120，但是基板焊盘的数量和位置是示例性地示出的，因此可以不限于此。因为布线以及基板焊盘在本领域中是公知的，所以将省略关于以上元件的图示和描述。
21.第一绝缘膜140可以形成在封装基板100的上表面102上以暴露基板焊盘120。第一绝缘膜140可以覆盖封装基板100的除了基板焊盘120以外的整个上表面102。例如，第一绝缘膜140可以包括阻焊剂。
22.在示例实施例中，下封装结构200可以安装在封装基板100上。下封装结构200可以是通过第一粘合构件240粘合到封装基板100的上表面102上，例如，第一粘合构件240可以在下封装结构200的底部和第一绝缘膜140的顶部之间。例如，第一粘合构件240可以包括粘合膜，例如，直接粘合膜(daf)。
23.下封装结构200可以包括：模制基板210；半导体芯片300，设置在模制基板210中，使得芯片焊盘310从模制基板210暴露；多个间隔物芯片400，设置在模制基板210中，以与半导体芯片300隔开；以及重分布布线层220，形成在模制基板210的第一表面212上并且具有电连接到芯片焊盘310的重分布布线230。重分布布线230可以包括布置在模制基板210的外围区域中的重分布布线焊盘232。
24.作为子半导体封装的下封装结构200可以是扇出(fan out)封装，其中将重分布布线层220形成为在半导体芯片300外部的区域中延伸到模制基板210。重分布布线层220可以由晶片级(或面板级)重分布布线工艺形成。
25.具体地，模制基板210可以具有彼此相对的第一表面212和第二表面214。模制基板210可以包括例如环氧模制复合物。半导体芯片300和多个间隔物芯片400可以是容纳(例如，嵌入)在模制基板210中。
26.半导体芯片300可以在其第一表面(例如，有源表面)上包括多个芯片焊盘310。半导体芯片300可以设置在模制基板210中，使得其上形成有芯片焊盘310的第一表面面向下封装结构200的第一表面，例如，其上形成有芯片焊盘310的第一表面可以背对封装基板100。
27.半导体芯片300的第一表面(上表面)可以由模制基板210的第一表面212暴露。因此，半导体芯片300的芯片焊盘310可以从模制基板210的第一表面212暴露。半导体芯片300的第一表面可以由模制基板210暴露，并且半导体芯片300的与第一表面相对的第二表面以及半导体芯片300的侧表面可以由模制基板210覆盖。类似地，间隔物芯片400的除了一个表面(例如，上表面)以外的表面可以由模制基板210覆盖。此外，模制基板210可以填充半导体芯片300和间隔物芯片400之间的空间。
28.模制基板210可以包括覆盖半导体芯片300和间隔物芯片400的侧表面的第一覆盖部分210a、覆盖半导体芯片300的第二表面(下表面)的第二覆盖部分210b和覆盖间隔物芯片400的下表面的第三覆盖部分210c。例如，如图3所示，第一覆盖部分210a至第三覆盖部分210c可以是彼此成一体的，例如，在相同的工艺中由相同的材料形成以限定围绕半导体芯片300和间隔物芯片400的无缝隙的结构。第一粘合构件240可以介于下封装结构200的模制基板210的第二表面214和封装基板100之间，例如，第一粘合构件240可以介于封装基板100的顶部与模制基板210的第二覆盖部分210b和第三覆盖部分210c的底部之间。
29.因此，因为半导体芯片300的下表面和间隔物芯片400的下表面由模制基板210的第二覆盖部分210b和第三覆盖部分210c覆盖，所以第一粘合构件240与模制基板210的粘合强度可以增大。此外，模制基板210的第二覆盖部分210b可以保护半导体芯片300免于外部冲击并且可以防止离子杂质穿过第一粘合构件240。
30.半导体芯片300可以包括集成电路。例如，半导体芯片300可以是包括逻辑电路的逻辑芯片。逻辑芯片可以是用于控制存储器芯片的控制器。半导体芯片300可以是诸如用于主机的专用集成电路(asic)之类的处理器芯片，例如，中央处理单元(cpu)、图形处理单元(gpu)、片上系统(soc)等。
31.间隔物芯片400可以包括包含硅的虚设半导体芯片。例如，间隔物芯片400的虚设半导体芯片可以具有例如厚度与半导体芯片300的厚度类似的结构，但是在半导体封装10中可能实际上不起作用，例如，可能在电气上不起作用。因此，电信号不施加到虚设半导体芯片，并且虚设半导体芯片不执行特定的电气功能。
32.重分布布线层220可以形成在模制基板210的第一表面212上。重分布布线层220可以包括：第一绝缘层222，设置在模制基板210的第一表面212上并且具有分别暴露芯片焊盘310的第一开口；重分布布线230，设置在第一绝缘层222上并且其至少一部分分别通过第一开口与芯片焊盘310接触；以及第二绝缘层224，设置在第一绝缘层222上以覆盖重分布布线230并且具有分别暴露重分布布线230的部分(即，暴露重分布布线焊盘区域)的第二开口。
33.例如，第一绝缘层222和第二绝缘层224可以包括聚合物层、介电层等。第一绝缘层222和第二绝缘层224可以包括光敏绝缘层。重分布布线230可以包括例如铝(al)、铜(cu)、锡(sn)、镍(ni)、金(au)、铂(pt)或其合金。
34.重分布布线230可以从半导体芯片300的芯片焊盘310延伸到外围区域。重分布布线230的由第二绝缘层224的第二开口暴露的部分可以用作重分布布线焊盘232。重分布布线焊盘232可以位于外围区域中，该外围区域不与堆叠在下封装结构200上的存储器芯片重叠。因此，下封装结构200可以包括具有扇出类型的重分布布线焊盘232的重分布布线层220。
35.半导体芯片300可以通过第一导电连接构件250电连接到封装基板100。具体地，第一导电连接构件250可以将下封装结构200的重分布布线焊盘232电连接到封装基板100的基板焊盘120。例如，第一导电连接构件250可以包括结合导线。
36.因此，下封装结构200可以通过第一粘合构件240堆叠在封装基板100上，并且模制在下封装结构200中的半导体芯片300可以通过多个第一导电连接构件250电连接到封装基板100。此外，多个间隔物芯片400可以在半导体芯片300的两侧(例如，相对侧)对称地布置，由此减少或防止下封装结构200的翘曲。
37.在示例实施例中，第一堆叠结构g1可以堆叠在封装基板100上的下封装结构200上。第一堆叠结构g1可以包括依次堆叠在下封装结构200上的多个存储器芯片。例如，多个存储器芯片可以包括具有存储器件(例如，动态随机存取存储器(dram)、nand闪存等)的存储器芯片500和存储器芯片700。
38.第一堆叠结构g1可以包括第一存储器芯片500a、500b、500c、500d和第三存储器芯片700a、700b、700c、700d。第一存储器芯片500a、500b、500c、500d可以分别使用第二粘合构件540a、540b、540c、540d依次粘合在下封装结构200上。第三存储器芯片700a、700b、700c、
700d可以分别使用第二粘合构件740a、740b、740c、740d依次粘合在第一存储器芯片500上。例如，第二粘合构件可以包括粘合膜，例如，直接粘合膜(daf)。
39.第一存储器芯片500a、500b、500c、500d可以通过第二导电连接构件550电连接到封装基板100。具体地，第二导电连接构件550可以将第一存储器芯片500的芯片焊盘电连接到封装基板100的基板焊盘120。例如，第二导电连接构件550可以包括结合导线。因此，第一存储器芯片500可以通过多个第二导电连接构件550电连接到封装基板100。
40.第三存储器芯片700a、700b、700c、700d可以通过第二导电连接构件750电连接到封装基板100。具体地，第二导电连接构件750可以将第三存储器芯片700的芯片焊盘710电连接到封装基板100的基板焊盘120。例如，第二导电连接构件750可以包括结合导线。因此，第三存储器芯片700可以通过多个第二导电连接构件750电连接到封装基板100。
41.在示例实施例中，第二堆叠结构g2可以堆叠在封装基板100上的下封装结构200上。第二堆叠结构g2可以布置在下封装结构200上以例如在水平方向上与第一堆叠结构g1隔开。第一堆叠结构g1和第二堆叠结构g2可以并排地布置在下封装结构200上。第二堆叠结构g2可以包括依次堆叠在下封装结构200上的多个存储器芯片600和800。例如，存储器芯片600和800可以包括存储器件，例如，dram、nand闪存等。
42.第二堆叠结构g2可以包括第二存储器芯片600a、600b、600c、600d和第四存储器芯片800a、800b、800c、800d。第二存储器芯片600a、600b、600c、600d可以分别使用第二粘合构件640a、640b、640c、640d依次粘合在下封装结构200上。第四存储器芯片800a、800b、800c、800d可以分别使用第二粘合构件840a、840b、840c、840d依次粘合在第二存储器芯片600上。
43.第二存储器芯片600a、600b、600c、600d可以通过第二导电连接构件650电连接到封装基板100。具体地，第二导电连接构件650可以将第二存储器芯片600的芯片焊盘电连接到封装基板100的基板焊盘120。例如，第二导电连接构件650可以包括结合导线。因此，第二存储器芯片600可以通过多个第二导电连接构件650电连接到封装基板100。
44.第四存储器芯片800a、800b、800c、800d可以分别通过第二导电连接构件850电连接到封装基板100。具体地，第二导电连接构件850可以将第四存储器芯片800的芯片焊盘810电连接到封装基板100的基板焊盘120。例如，第二导电连接构件850可以包括结合导线。因此，第四存储器芯片800可以通过多个第二导电连接构件850电连接到封装基板100。
45.在示例实施例中，第一存储器芯片500a、500b、500c、500d可以以层叠结构堆叠，例如，水平地彼此偏移以限定台阶结构。第二存储器芯片600a、600b、600c、600d可以以层叠结构堆叠，例如，水平地彼此偏移以限定台阶结构。第一存储器芯片500a、500b、500c、500d可以在下封装结构200上在朝着第二堆叠结构g2的方向上依次偏移地对准。第二存储器芯片600a、600b、600c、600d可以在下封装结构200上在朝着第一堆叠结构g1的方向上依次偏移地对准。
46.第三存储器芯片700a、700b、700c、700d可以以层叠结构堆叠，例如，水平地彼此偏移以限定台阶结构。第四存储器芯片800a、800b、800c、800d可以以层叠结构堆叠，例如，水平地彼此偏移以限定台阶结构。第三存储器芯片700a、700b、700c、700d可以在下封装结构200上在朝着第二堆叠结构g2的方向上依次偏移地对准。第四存储器芯片800a、800b、800c、800d可以在下封装结构200上在朝着第一堆叠结构g1的方向上依次偏移地对准。
47.此外，第一堆叠结构g1的存储器芯片的数量可以与第二堆叠结构g2的存储器芯片
的数量相同。例如，如图1所示，第一堆叠结构g1和第二堆叠结构g2可以相对于穿过半导体芯片300的竖直轴线对称地布置。
48.如图2至图4所示，半导体芯片300和多个间隔物芯片400可以在模制基板210中布置为彼此间隔开，例如，半导体芯片300可以沿x方向并且沿y方向在两个间隔物芯片400之间并且与这两个间隔物芯片400水平地隔开(图4)。间隔物芯片400可以对称地布置在半导体芯片300的两侧上。第一堆叠结构g1和第二堆叠结构g2可以布置在下封装结构200上以彼此隔开。
49.如图4所示，下封装结构200可以包括：彼此相对并且在与第一方向(例如，y方向)平行的方向上延伸的第一侧表面s1和第二侧表面s2，其中第一方向平行于第一表面212。下封装结构200还可以包括：彼此相对并且与第二方向(例如，x方向)平行地延伸的第三侧表面s3和第四侧表面s4，其中第二方向垂直于第一方向。
50.模制基板210在第一方向(y方向)上的长度可以与重分布布线层220在第一方向(y方向)上的长度相同，并且可以限定下封装结构200的纵向长度l1。模制基板210在第二方向(x方向)上的长度可以与重分布布线层220在第二方向(x方向)上的长度相同，并且可以限定下封装结构200的横向长度w1。
51.下封装结构200的横向长度(即，在x方向上的宽度w1)可以在约8mm至约12mm的范围内。半导体芯片300在x方向上的宽度w2可以在约2mm至约5mm的范围内，间隔物芯片400在x方向上的宽度w3可以在约1.5mm至约5mm的范围内，并且存储器芯片500a在x方向上的宽度w4(图2)可以在约3mm至约5mm的范围内。在这个实施例中，下封装结构200的宽度w1可以是约9mm，并且存储器芯片500a的宽度w4可以是约3.8mm。
52.存储器芯片500a的宽度w4和下封装结构200的宽度w1的比率w4/w1可以在约0.25至约0.625的范围内。在这个实施例中，存储器芯片500a的宽度w4和下封装结构200的宽度w1的比率w4/w1可以小于约0.5。
53.如图4中进一步所示，下封装结构200的纵向长度(即，在y方向上的长度l1)可以在约11mm至约14mm的范围内，半导体芯片300在y方向上的长度l2可以在约4mm至约6mm的范围内，间隔物芯片400在y方向上的长度l3可以在约3mm至约8mm的范围内，并且存储器芯片500a在y方向上的长度l4(图2)可以在约10mm至约13mm的范围内。在这个实施例中，下封装结构200的长度l1可以与存储器芯片500a的长度l4相同。下封装结构200的长度l1可以是约12.7mm。
54.半导体芯片300的第一厚度t1可以在约40μm至约60μm的范围内，并且第一粘合构件240的第二厚度t2可以在约15μm至约25μm的范围内，例如，下封装结构200的第一高度h1可以大于第一厚度t1和第二厚度t2之和(即，h1》t1 t2)。例如，半导体芯片300的第一厚度t1可以是约50μm，并且第一粘合构件240的第二厚度t2可以是约20μm。
55.最下面的第一存储器芯片500a的第三厚度t3可以在约35μm至约55μm的范围内，并且第二粘合构件540的第四厚度t4可以在约3μm至约10μm的范围内，例如，最下面的第一存储器芯片500a的第二高度h2可以等于第三厚度t3和第四厚度t4之和(即，h2＝t3 t4)。例如，最下面的第一存储器芯片500a的第三厚度t3可以是约45μm，并且第二粘合构件540a的第四厚度t4可以是约5μm。
56.最下面的第一存储器芯片500a的顶部离封装基板100的上表面(例如，离第一绝缘
膜140的顶部)的第三高度h3(即，竖直距离)可以在约110μm至约130μm的范围内。例如，如图3所示，第三高度h3可以是下封装结构200和最下面的第一存储器芯片500a的总高度(即，h3＝h1 h2)。例如，最下面的第一存储器芯片500a的顶部离封装基板100的上表面的第三高度h3可以是约120μm。因此，半导体芯片300和间隔物芯片400可以(例如，在下封装结构200中)模制成扇出封装形状，由此减小整个封装的总厚度。
57.在这个实施例中，可以布置四个间隔物芯片400。然而，可以确定间隔物芯片400的数量、厚度、面积、布置等，以防止包括半导体芯片300和间隔物芯片400的下封装结构200的翘曲。
58.在示例实施例中，模制构件900可以形成在封装基板100上，以覆盖下封装结构200、第一堆叠结构g1和第二堆叠结构g2。模制构件900可以包括例如环氧模制复合物(emc)。
59.用于提供电信号的外部连接焊盘130可以形成在封装基板100的下表面104上。外部连接焊盘130可以由第二绝缘膜150暴露。第二绝缘膜150可以包括例如氧化硅层、氮化硅层或氮氧化硅层。用于与外部设备电连接的外部连接构件160可以设置在外部连接焊盘130上。例如，外部连接构件160可以包括焊球。半导体封装10可以经由焊球安装在模块基板上以形成存储器模块。
60.如以上提到的，半导体封装10可以包括：作为扇出封装的下封装结构200，包括模制基板210中的半导体芯片300和多个间隔物芯片400；以及第一堆叠结构g1和第二堆叠结构g2，布置在下封装结构200上以彼此隔开，并且第一堆叠结构g1和第二堆叠结构g2中的每一个都包括多个存储器芯片500、600、700、800。半导体芯片300的上表面和间隔物芯片400的上表面可以在模制基板210中暴露，由此减小封装的整个厚度。间隔物芯片400可以被模制在下封装结构200中以在半导体芯片300的两侧上对称地布置，由此减少或防止下封装结构200的翘曲。
61.此外，因为半导体芯片300的下表面和间隔物芯片400的下表面由模制基板210的第二覆盖部分210b和第三覆盖部分210c覆盖，所以第一粘合构件240与模制基板210的粘合强度可以增大。此外，模制基板210的第二覆盖部分210b可以保护半导体芯片300免于外部冲击并且可以防止离子杂质穿过第一粘合构件240。
62.在下文中，将参考图5至图15说明制造图1中的半导体封装10的方法。图5至图15是示出了根据示例实施例的制造半导体封装的方法中的阶段的截面图。
63.参考图5，当在载体基板20上形成分离层30以后，半导体芯片300和多个间隔物芯片400可以布置在载体基板20上。
64.在示例实施例中，载体基板20可以用作基础基板，在基础基板上布置有半导体芯片300和间隔物芯片400，并且将模制基板形成为密封半导体芯片300和间隔物芯片400。载体基板20可以具有与在其上执行半导体制造工艺的晶片相对应的形状。备选地，载体基板20可以根据布置在其上的半导体芯片的数量而具有与面板载体相对应的形状。载体基板20可以包括例如硅基板、玻璃基板、或非金属或金属板。
65.分离层30可以包括充当临时粘合剂的聚合物带。分离层30可以包括能够在承受光或热时失去粘合强度的材料。例如，分离层30可以包括诸如释热带之类的粘合构件。备选地，分离层30可以包括例如在暴露于可见光或紫外线辐射时能够交联的双重固化硅酮粘合
剂。
66.在示例实施例中，半导体芯片300可以在其第一表面(例如，有源表面)上包括多个芯片焊盘310。半导体芯片300可以设置在载体基板20上，使得其上形成有芯片焊盘310的第一表面面对载体基板20。
67.半导体芯片300和多个间隔物芯片400可以布置为彼此隔开。间隔物芯片400可以对称地布置在半导体芯片300的两侧上。
68.半导体芯片300可以包括集成电路。例如，半导体芯片300可以是包括逻辑电路的逻辑芯片。逻辑芯片可以是用于控制存储器芯片的控制器。半导体芯片300可以是诸如用于主机的asic之类的处理器芯片，例如，cpu、gpu、soc等。
69.间隔物芯片400可以包括包含硅的虚设半导体芯片。间隔物芯片400的数量、厚度、面积、布置等可以被修改(例如，调整)，以防止包括间隔物芯片400的下封装结构200的翘曲，例如，调整要围绕半导体芯片300对称地布置的间隔物芯片400的数量以防止翘曲。
70.参考图6，模制基板210可以形成在载体基板20上，以覆盖半导体芯片300和间隔物芯片400。
71.在示例实施例中，可以通过经由密封工艺在分离层30上形成模制材料，来形成覆盖半导体芯片300和间隔物芯片400的模制基板210。模制基板210可以包括例如环氧模制复合物。
72.模制基板210可以形成为完全覆盖半导体芯片300和间隔物芯片400。因此，半导体芯片300的第一表面可以由模制基板210暴露，并且半导体芯片300的与第一表面相对的第二表面以及半导体芯片300的侧表面可以由模制基板210覆盖。类似地，间隔物芯片400的除了一个表面以外的表面可以由模制基板210覆盖。此外，模制基板210可以填充半导体芯片300和间隔物芯片400之间的空间。
73.参考图7，图6中的其中形成有模制基板210的结构可以被翻转。然后，可以从模制基板210去除载体基板20和分离层30。
74.在示例实施例中，分离层30可以被加热，以从模制基板210去除载体基板20。因为载体基板20被去除，所以半导体芯片300的第一表面可以从(例如，通过)模制基板210的第一表面212暴露，例如，半导体芯片300的第一表面和第一表面212可以基本上共面。因此，半导体芯片300的芯片焊盘310可以从(例如，通过)模制基板210的第一表面212暴露。
75.参考图8至图10，具有电连接到芯片焊盘310的重分布布线230的重分布布线层220可以形成在模制基板210的第一表面212上。
76.如图8所示，第一绝缘层222可以形成在模制基板210的第一表面212上。然后，第一绝缘层222可以被图案化，以形成分别暴露半导体芯片300的芯片焊盘310的第一开口223。例如，第一绝缘层222可以包括聚合物层、介电层等。第一绝缘层222可以包括光敏绝缘层。可以通过例如气相沉积工艺、旋涂工艺等形成第一绝缘层222。
77.如图9所示，重分布布线230可以形成在第一绝缘层222上，以分别通过第一开口223接触芯片焊盘310。重分布布线230可以形成为从半导体芯片300的芯片焊盘310延伸到外围区域。如稍后所述，在外围区域中形成的重分布布线230的一部分可以用作结合到结合导线的重分布布线焊盘。
78.在示例实施例中，重分布布线230可以形成在第一绝缘层222和芯片焊盘310的各
部分上。可以通过在第一绝缘层222的一部分上和第一开口中形成种子层、对种子层进行图案化并且执行电镀工艺来形成重分布布线230。因此，重分布布线230的至少一部分可以通过第一开口接触芯片焊盘310。
79.例如，为了对种子层进行图案化，可以在种子层上形成光刻胶层，然后可以对光刻胶层执行曝光工艺和显影工艺，以形成用于暴露重分布布线区域的第一光刻胶图案。可以执行电镀工艺，以在由第一光刻胶图案限定的重分布布线区域中形成重分布布线230。重分布布线230可以包括例如铝(al)、铜(cu)、锡(sn)、镍(ni)、金(au)、铂(pt)或其合金。
80.然后，可以通过剥离工艺去除第一光刻胶图案。然后，可以通过湿法蚀刻工艺去除剩余的种子层。
81.如图10所示，第二绝缘层224可以形成在第一绝缘层222上，以覆盖重分布布线230，然后对第二绝缘层224进行图案化以形成暴露重分布布线230的部分(即，重分布布线焊盘区域)的第二开口225。
82.例如，第二绝缘层224可以包括聚合物层、介电层等。第二绝缘层224可以包括光敏绝缘层。可以通过例如气相沉积工艺、旋涂工艺等形成第二绝缘层224。
83.重分布布线230的由第二开口225暴露的部分可以用作重分布布线焊盘232。因此，重分布布线层220可以形成在模制基板210的第一表面212上并且可以包括电连接到芯片焊盘310的重分布布线230，并且重分布布线230可以包括要结合到结合导线的重分布布线焊盘232。
84.参考图11，可以通过分割工艺对模制基板210进行划分，以形成作为扇出封装的下封装结构200。因此，下封装结构200可以包括：模制基板210；半导体芯片300，设置在模制基板210中，使得芯片焊盘310从模制基板210暴露；多个间隔物芯片400，设置在模制基板210中，以与半导体芯片300隔开；以及重分布布线层220，形成在模制基板210的第一表面212上并且具有电连接到芯片焊盘310的重分布布线230。重分布布线230可以包括布置在模制基板210的外围区域中的重分布布线焊盘232。
85.此外，因为在半导体芯片300的侧面(例如，对称地)布置了间隔物芯片400，并且半导体芯片300的下表面和侧表面由模制基板210覆盖，所以可以减小或防止扇出封装的下封装结构200的翘曲。
86.参考图12，下封装结构200可以堆叠在封装基板100上。
87.在示例实施例中，封装基板100可以是具有彼此相对的上表面102和下表面104的基板。例如，封装基板100可以包括印刷电路板(pcb)、柔性基板、带状基板等。封装基板100可以是其中具有通孔和各种电路元件的多电路板。封装基板100可以包括布线，该布线用作用于半导体芯片300和存储器芯片之间的电连接的通道，如稍后所述。
88.基板焊盘120可以布置在封装基板100的上表面102上。基板焊盘120可以分别连接到布线。布线可以在封装基板100的上表面102上或封装基板100内部延伸。例如，布线的至少一部分可以用作基板焊盘，即，着陆焊盘。
89.下封装结构200可以通过粘合构件240粘合到封装基板100的上表面102上。例如，粘合构件可以包括粘合膜，例如，直接粘合膜(daf)。
90.然后，半导体芯片300可以通过第一导电连接构件250电连接到封装基板100。
91.可以执行导线结合工艺，以通过第一导电连接构件250将半导体芯片300的芯片焊
盘310电连接到封装基板100的上表面102上的基板焊盘120。下封装结构200的重分布布线焊盘232可以通过第一导电连接构件250电连接到基板焊盘120。例如，第一导电连接构件250可以包括结合导线。
92.参考图13和图14，第一堆叠结构g1和第二堆叠结构g2可以堆叠在封装基板100上的下封装结构200上。第一堆叠结构g1和第二堆叠结构g2可以堆叠在下封装结构200上以彼此隔开。
93.如图13所示，在示例实施例中，可以执行管芯附接工艺，以在下封装结构200上堆叠多个第一存储器芯片500。第一堆叠结构g1可以包括相同类型的第一存储器芯片500a、500b、500c、500d。第一存储器芯片500a、500b、500c、500d可以使用第二粘合构件540a、540b、540c、540d依次粘合在下封装结构200上。例如，存储器芯片可以包括存储器件，例如，dram、nand闪存等。第二粘合构件可以包括粘合膜，例如，直接粘合膜(daf)。
94.例如，沿与封装基板100的上表面正交的方向，第一存储器芯片500中的最下面的第一存储器芯片500a的厚度可以大于其他第一存储器芯片500b、500c、500d的厚度。因为最下面的第一存储器芯片500a具有相对较大的厚度，所以可以防止在最下面的第一存储器芯片500a中出现裂缝。
95.然后，第一堆叠结构g1的第一存储器芯片500可以通过第二导电连接构件550电连接到封装基板100。
96.可以执行导线结合工艺，以通过第二导电连接构件550将第一存储器芯片500a、500b、500c、500d的芯片焊盘电连接到封装基板100的上表面102上的基板焊盘120。第一存储器芯片500a、500b、500c、500d的芯片焊盘可以通过第二导电连接构件550电连接到基板焊盘120。例如，第二导电连接构件550可以包括结合导线。
97.然后，可以执行管芯附接工艺，以在下封装结构200上堆叠多个第二存储器芯片600。第二堆叠结构g2可以包括相同类型的第二存储器芯片600a、600b、600c、600d。第二存储器芯片600a、600b、600c、600d可以使用第二粘合构件640a、640b、640c、640d依次粘合在下封装结构200上。例如，存储器芯片可以包括存储器件，例如，dram、nand闪存等。第二粘合构件可以包括粘合膜，例如，直接粘合膜(daf)。
98.第二存储器芯片600中的最下面的第二存储器芯片600a的厚度可以大于其他的第二存储器芯片600b、600c、600d的厚度。因为最下面的第二存储器芯片600a具有相对较大的厚度，所以可以防止在最下面的第二存储器芯片600a中出现裂缝。
99.然后，第二堆叠结构g2的第二存储器芯片600可以通过第二导电连接构件650电连接到封装基板100。
100.可以执行导线结合工艺，以通过第二导电连接构件650将第二存储器芯片600a、600b、600c、600d的芯片焊盘电连接到封装基板100的上表面102上的基板焊盘120。第二存储器芯片600a、600b、600c、600d的芯片焊盘可以通过第二导电连接构件650电连接到基板焊盘120。例如，第二导电连接构件650可以包括结合导线。
101.在示例实施例中，第一存储器芯片500a、500b、500c、500d可以以层叠结构堆叠。第二存储器芯片600a、600b、600c、600d可以以层叠结构堆叠。第一存储器芯片500a、500b、500c、500d可以在下封装结构200上在朝着第二堆叠结构g2的方向上依次偏移地对准。第二存储器芯片600a、600b、600c、600d可以在下封装结构200上在朝着第一堆叠结构g1的方向
上依次偏移地对准。
102.如图14所示，在示例实施例中，可以执行管芯附接工艺，以在下封装结构200上堆叠多个第三存储器芯片700。第一堆叠结构g1可以包括相同类型的第三存储器芯片700a、700b、700c、700d。第三存储器芯片700a、700b、700c、700d可以使用第二粘合构件740a、740b、740c、740d依次粘合在下封装结构200上的第一存储器芯片500上。例如，存储器芯片可以包括存储器件，例如，dram、nand闪存等。第二粘合构件可以包括粘合膜，例如，直接粘合膜(daf)。
103.然后，第一堆叠结构g1的第三存储器芯片700可以通过第二导电连接构件750电连接到封装基板100。
104.可以执行导线结合工艺，以通过第二导电连接构件750将第三存储器芯片700a、700b、700c、700d的芯片焊盘电连接到封装基板100的上表面102上的基板焊盘120。第三存储器芯片700a、700b、700c、700d的芯片焊盘可以通过第二导电连接构件750电连接到基板焊盘120。例如，第二导电连接构件750可以包括结合导线。
105.然后，可以执行管芯附接工艺，以在下封装结构200上堆叠多个第四存储器芯片800。第二堆叠结构g2可以包括相同类型的第四存储器芯片800a、800b、800c、800d。第四存储器芯片800a、800b、800c、800d可以使用第二粘合构件840a、840b、840c、840d依次粘合在下封装结构200上。例如，存储器芯片可以包括存储器件，例如，dram、nand闪存等。第二粘合构件可以包括粘合膜，例如，直接粘合膜(daf)。
106.然后，第二堆叠结构g2的第四存储器芯片800可以通过第二导电连接构件850电连接到封装基板100。
107.可以执行导线结合工艺，以通过第二导电连接构件850将第四存储器芯片800a、800b、800c、800d的芯片焊盘电连接到封装基板100的上表面102上的基板焊盘120。第四存储器芯片800a、800b、800c、800d的芯片焊盘可以通过第二导电连接构件850电连接到基板焊盘120。例如，第二导电连接构件850可以包括结合导线。
108.在示例实施例中，第三存储器芯片700a、700b、700c、700d可以以层叠结构堆叠。第四存储器芯片800a、800b、800c、800d可以以层叠结构堆叠。第三存储器芯片700a、700b、700c、700d可以在下封装结构200上在朝着第二堆叠结构g2的方向上依次偏移地对准。第四存储器芯片800a、800b、800c、800d可以在下封装结构200上在朝着第一堆叠结构g1的方向上依次偏移地对准。
109.参考图15，模制构件900可以形成在封装基板100的上表面102上，以覆盖下封装结构200以及第一堆叠结构g1和第二堆叠结构g2。模制构件可以包括例如环氧模制复合物(emc)。
110.然后，外部连接构件(例如，图1中的外部连接构件160)可以形成在封装基板100的下表面104上的外部连接焊盘130上，以完成图1中的半导体封装10。
111.图16是示出了根据示例实施例的半导体封装的平面图。除了下封装结构中的间隔物芯片的布置以外，该半导体封装可以与参考图1描述的半导体封装实质上相同或类似。因此，相同的附图标记将用于指代相同或相似的元件，并且将省略关于上述元件的任何进一步的重复说明。
112.参考图16，半导体芯片300可以布置在模制基板210的中间区域中，并且间隔物芯
片400可以围绕半导体芯片300对称地布置。间隔物芯片400可以与半导体芯片300的角部相对应地布置。间隔物芯片400可以围绕半导体芯片300的角部的周界延伸。当在顶视图中查看时，间隔物芯片400可以布置为围绕半导体芯片300。间隔物芯片400可以布置为防止下封装结构200的翘曲并且更稳固地支撑下封装结构200上堆叠的多个存储器芯片。
113.半导体封装10可以包括半导体器件，例如，逻辑器件或存储器件。半导体封装10可以包括：逻辑器件，例如，中央处理单元(cpu)、主处理单元(mpu)或应用处理器(ap)等；以及易失性存储器件，例如，dram器件、高宽带存储(hbm)器件或非易失性存储器件，例如，闪存器件、相变随机存取存储(pram)器件、磁阻随机存取存储(mram)器件、电阻随机存取存储(reram)器件等。
114.通过总结和回顾的方式，因为传统的ufs封装包括具有用于内部控制器芯片的桌形石(dolmen)结构的虚设芯片，所以总封装厚度可能增大并且其机械可靠性可能下降。相反，示例实施例提供了能够减小总封装厚度并防止翘曲的包括控制器-间隔物封装结构的半导体封装。示例实施例还提供了一种制造该半导体封装的方法。
115.即，根据示例实施例，一种半导体封装可以包括：作为扇出封装的下封装结构，包括设置在模制基板中的半导体芯片和多个间隔物芯片；以及第一堆叠结构和第二堆叠结构，布置在所述下封装结构上以彼此隔开，并且第一堆叠结构和第二堆叠结构中的每一个都包括多个存储器芯片。所述半导体芯片的第一表面(有源表面)和所述间隔物芯片的上表面可以设置为从模制基板暴露，由此减小封装的整个厚度。所述间隔物芯片可以被模制在下封装结构中以在半导体芯片的两侧对称地布置，由此减小或防止下封装结构的翘曲。
116.此外，因为半导体芯片的下表面(背面)和间隔物芯片的下表面由模制基板覆盖，所以将模制基板粘合到封装基板上的粘合构件的粘合强度可以增大。此外，因为半导体芯片的下表面由模制基板覆盖，所以可以保护半导体芯片免于外部冲击并且可以防止离子杂质穿过粘合构件而进入到半导体芯片中。
117.已经在本文中公开了示例实施例，并且虽然使用了特定的术语，但是所述术语仅以一般的且描述性的意义而被使用和解释，而不是用于限制目的。在一些实例中，如提交本技术的本领域普通技术人员应认识到，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件相结合使用。因此，本领域技术人员将理解，在不脱离如由随附权利要求所阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。