半导体存储装置的制作方法

半导体存储装置
1.本技术享受以日本专利申请2020-156255号(申请日：2020年9月17日)为基础申请的优先权。本技术通过参照该基础申请而包括基础申请的全部内容。
技术领域
2.本实施方式涉及半导体存储装置。


背景技术：

3.已知有具备半导体基板、在与半导体基板的表面交叉的方向上层叠的多个导电层、在与半导体基板的表面交叉的方向上延伸且与这多个导电层相对向的半导体柱及设置于导电层与半导体柱之间的栅极绝缘膜的半导体存储装置。


技术实现要素：

4.实施方式提供一种高品质的半导体存储装置。
5.一个实施方式的半导体存储装置具备：基板；多个第1导电层及多个第1绝缘层，其在与基板的表面交叉的第1方向上交替层叠；第1半导体层，其在第1方向上延伸，与多个第1导电层及多个第1绝缘层相对向；第2半导体层，其连接于第1半导体层的第1方向上的一端部，在与第1方向交叉的第2方向上延伸；第2绝缘层，其覆盖第1半导体层的另一端部的外周面；及第3绝缘层，其在第2方向上的位置与多个第1导电层、多个第1绝缘层及第2绝缘层不同，在第1方向上延伸，在第1方向上的一端处与第2半导体层相接，第1方向上的另一端比第2绝缘层距第2半导体层远。在第2绝缘层的第2方向上的第3绝缘层侧的面设置有金属氧化膜，在多个第1绝缘层的第2方向上的第3绝缘层侧的面没有设置金属氧化膜。
附图说明
6.图1、图2是第1实施方式的半导体存储装置的示意性的剖视图。
7.图3是图2的由a表示的部分的示意性的放大剖视图。
8.图4是图2的由b表示的部分的示意性的放大剖视图。
9.图5～图16是示出第1实施方式的半导体存储装置的第1制造方法的示意性的y-z剖视图。
10.图17～图28是示出第1实施方式的半导体存储装置的第2制造方法的示意性的y-z剖视图。
11.图29、图30是示出第1比较例的半导体存储装置的制造方法的示意性的y-z剖视图。
12.图31、图32是示出第2比较例的半导体存储装置的制造方法的示意性的y-z剖视图。
13.图33是示出第2实施方式的半导体存储装置的结构的示意性的剖视图。
14.图34～图38是示出第2实施方式的半导体存储装置的制造方法的示意性的y-z剖
视图。
15.图39是示出第3比较例的半导体存储装置的结构的示意性的剖视图。
16.图40、图41是示出第3比较例的半导体存储装置的制造方法的示意性的y-z剖视图。
17.标号说明
18.100
…
半导体基板，110
…
导电层，120
…
半导体柱，130
…
栅极绝缘膜，150
…
块间构造
具体实施方式
19.接着，参照附图来详细说明实施方式的半导体存储装置。此外，以下的实施方式只不过是一例，并非以限定本发明的意图示出。
20.另外，在本说明书中，将相对于半导体基板的表面平行的预定方向称作x方向，将相对于半导体基板的表面平行且与x方向垂直的方向称作y方向，将相对于半导体基板的表面垂直的方向称作z方向。
21.另外，在本说明书中，有时将沿着预定的平面的方向称作第1方向，将沿着该预定的平面且与第1方向交叉的方向称作第2方向，将与该预定的平面交叉的方向称作第3方向。这些第1方向、第2方向及第3方向可以与x方向、y方向及z方向中的任一者对应，也可以不对应。
22.另外，在本说明书中，“上”、“下”等表述以半导体基板为基准。例如，将沿着z方向而从半导体基板离开的朝向称作上，将沿着z方向而向半导体基板接近的朝向称作下。另外，在关于某结构提及下表面、下端部的情况下，意味着该结构的半导体基板侧的面、端部，在提及上表面、上端部的情况下，意味着该结构的与半导体基板相反一侧的面、端部。另外，将与x方向或y方向交叉的面称作侧面等。
23.另外，在本说明书中提及第1结构与第2结构“电连接”的情况下，第1结构可以直接连接于第2结构，第1结构也可以经由布线、半导体构件或晶体管等而连接于第2结构。例如，在将3个晶体管串联连接的情况下，即使第2个晶体管是截止(off)状态，第1个晶体管也与第3个晶体管“电连接”。
24.另外，在本说明书中提及第1结构连接于第2结构与第3结构之间的情况下，有时意味着第1结构、第2结构及第3结构串联连接且第1结构设置于第2结构及第3结构的电流路径。
25.另外，在本说明书中提及电路等使2个布线等“导通”的情况下，例如，有时意味着：该电路等包括晶体管等，该晶体管等设置于2个布线之间的电流路径，该晶体管等成为导通(on)状态。
26.[第1实施方式]
[0027]
以下，参照附图对第1实施方式的半导体存储装置的结构进行说明。此外，以下的附图是示意性的，为了便于说明，有时省略一部分结构。
[0028]
[构造]
[0029]
图1是第1实施方式的半导体存储装置的示意性的剖视图。图2是第1实施方式的半导体存储装置的示意性的剖视图。图3是图2的由a表示的部分的示意性的放大剖视图。图4
是图2的由b表示的部分的示意性的放大剖视图。此外，在图3及图4中，也示出了在图2中图示省略的构件。
[0030]
[半导体存储装置的构造]
[0031]
如图1所示，本实施方式的半导体存储装置具备半导体基板100和在半导体基板100的上方在y方向上交替设置的多个存储器块blk及块间构造150。
[0032]
例如，如图2所示，存储器块blk具备：在z方向上交替层叠的多个导电层110及多个绝缘层101、在z方向上延伸且与多个导电层110及多个绝缘层101相对向的半导体柱120、覆盖半导体柱120的上端部的外周面的绝缘层102及蚀刻阻挡部133a。
[0033]
[半导体基板100的构造]
[0034]
图1及图2所示的半导体基板100例如是由包含硼(b)等p型杂质的p型的硅(si)形成的半导体基板。在半导体基板100的表面例如设置有：包含磷(p)等n型杂质的n型阱区域(图示省略)、包含硼(b)等p型杂质的p型阱区域100p、没有设置n型阱区域及p型阱区域100p的半导体基板区域(图示省略)及绝缘区域(图示省略)。
[0035]
[导电层110和绝缘层101的构造]
[0036]
导电层110是在x方向上延伸的大致板状的导电层。导电层110在本实施方式中是钼(mo)的金属膜，但也可以是钨(w)、钌(ru)等的金属膜。在z方向上排列的多个导电层110之间设置有氧化硅(sio2)等绝缘层101。另外，例如，如图3所示，在导电层110与绝缘层101之间设置有包含氧化铝(al2o3)或其他金属氧化膜的绝缘膜133b。
[0037]
多个导电层110按每个存储器块blk是电独立的，分别作为字线或选择栅极线等发挥功能。
[0038]
在导电层110的下方设置有导电层111。导电层111例如可以包含氮化钛(tin)等势垒导电膜及钨(w)等的金属膜的层叠膜等。另外，在导电层111与导电层110之间设置有氧化硅(sio2)等的绝缘层101。
[0039]
导电层111作为选择栅极线等发挥功能。导电层111按每个存储器块blk是电独立的。
[0040]
[半导体柱120的构造]
[0041]
如图2所示，半导体柱120在z方向上延伸，在x方向及y方向上以预定的图案排列。半导体柱120作为多个存储单元及选择晶体管的沟道区域发挥功能。
[0042]
半导体柱120例如是多晶硅(si)等的半导体层。半导体柱120具有大致有底圆筒状的形状，在中心部分设置有氧化硅等的绝缘层125。另外，半导体柱120的外周面分别由多个导电层110及多个绝缘层101包围，与多个导电层110及多个绝缘层101相对向。
[0043]
在半导体柱120的上端部设置有包含磷(p)等n型杂质的杂质区域121。杂质区域121经由接触部120c等而连接于位线。
[0044]
半导体柱120的下端部经由由单晶硅(si)等形成的半导体层122而连接于半导体基板100的p型阱区域100p。半导体层122作为选择晶体管的沟道区域发挥功能。半导体层122的外周面由导电层111包围，与导电层111相对向。在半导体层122与导电层111之间设置有氧化硅等的绝缘层123。
[0045]
栅极绝缘膜130具有覆盖半导体柱120的外周面的大致圆筒状的形状。
[0046]
例如，如图3及图4所示，栅极绝缘膜130具备：层叠于半导体柱120与导电层110之
间的隧道绝缘膜131、电荷蓄积膜132及块绝缘膜133。隧道绝缘膜131例如是氧化硅(sio2)等的绝缘膜，电荷蓄积膜132例如是氮化硅(si3n4)等的能够蓄积电荷的膜，块绝缘膜133例如是包含氧化铝(al2o3)或其他的金属氧化膜的绝缘膜。隧道绝缘膜131及电荷蓄积膜132具有大致圆筒状的形状，沿着半导体柱120的外周面而在z方向上延伸。块绝缘膜133设置于导电层110的与半导体柱120的相对面，与形成于导电层110的上表面及下表面的绝缘膜133b连续地形成。块绝缘膜133具有大致圆筒状的形状，隔着隧道绝缘膜131及电荷蓄积膜132而与半导体柱120的外周面相对向。
[0047]
此外，在图3及图4中示出了栅极绝缘膜130具备氮化硅等的电荷蓄积膜132的例子。然而，栅极绝缘膜130例如也可以具备包含n型或p型的杂质的多晶硅等的浮置栅极。
[0048]
[绝缘层102的构造]
[0049]
如图2及图4所示，将多个导电层110和多个绝缘层101在z方向上交替层叠而成的层叠体的上表面由绝缘层102覆盖。绝缘层102由氧化硅(sio2)等形成。该绝缘层102隔着栅极绝缘膜130(隧道绝缘膜131及电荷蓄积膜132)而覆盖半导体柱120的上端部的外周面。
[0050]
此外，绝缘层102及半导体柱120的上表面由氧化硅(sio2)等的绝缘层103覆盖。
[0051]
[块间构造150的构造]
[0052]
如参照图1说明的那样，块间构造150配置于在y方向上相邻的2个存储器块blk之间，在z方向及x方向上延伸。例如，如图2及图4所示，块间构造150具备在z方向及x方向上延伸的导电层151和设置于导电层151的侧面的绝缘层152。导电层151例如由钨(w)等的导电层形成。绝缘层152例如由氧化硅(sio2)等的绝缘层形成。通过该绝缘层152，确保了导电层151与所层叠的多个导电层110的绝缘。
[0053]
块间构造150的导电层151的下端连接于半导体基板100的p型阱区域100p，导电层151作为源极接触部发挥功能。此外，在导电层151与p型阱区域100p之间也可以设置硅化物、n型杂质层等。
[0054]
块间构造150的绝缘层152的下端与半导体基板100的p型阱区域100p相接。另外，块间构造150的绝缘层152的z方向的高度比绝缘层102的上表面高。在本实施方式中，绝缘层152的z方向的高度与绝缘层103的上表面的高度大致相等。
[0055]
此外，绝缘层103及块间构造150的上表面由氧化硅(sio2)等的绝缘层104覆盖。
[0056]
[蚀刻阻挡部133a的构造]
[0057]
如图2及图4所示，蚀刻阻挡部133a设置于绝缘层102及绝缘层103的y方向的侧面中的、块间构造150侧的侧面。该蚀刻阻挡部133a例如是包含氧化铝(al2o3)或其他的金属氧化膜的绝缘膜。该蚀刻阻挡部133a与由氧化硅(sio2)等形成的绝缘层102、103相比，预定条件下的蚀刻速率低(预定条件下的耐蚀刻性高)。
[0058]
[第1实施方式的半导体存储装置的第1制造方法]
[0059]
接着，参照图5～图16，对第1实施方式的半导体存储装置的第1制造方法的一部分进行说明。
[0060]
首先，如图5所示，在半导体基板100(图示省略)上交替层叠多个绝缘层101及牺牲层110a。牺牲层110a例如由氮化硅(si3n4)等形成。绝缘层101及牺牲层110a例如通过cvd(chemical vapor deposition：化学气相沉积)等形成。
[0061]
接着，如图6所示，在与半导体柱120对应的位置形成开口op1。开口op1是如下的贯
通孔，即在z方向上延伸，贯通绝缘层101及牺牲层110a，使半导体基板100(图示省略)的上表面露出的贯通孔。开口op1例如能够通过在层叠的多个绝缘层101及牺牲层110a的上表面形成在与开口op1对应的部分具有开口的绝缘层102，将绝缘层102作为掩模来进行rie(reactive ion etching：反应离子蚀刻)而形成。
[0062]
接着，如图7所示，在开口op1内形成电荷蓄积膜132、隧道绝缘膜131及半导体柱120，进而形成绝缘层125等。
[0063]
接着，如图8所示，在与块间构造150对应的位置形成开口op2。开口op2是如下的槽，即在z方向及x方向上延伸，将绝缘层101及牺牲层110a贯通而在y方向上将其分割，使半导体基板100(图示省略)的上表面露出的槽。开口op2例如能够通过在绝缘层102的上表面形成在与开口op2对应的部分具有槽的绝缘层103，将绝缘层103作为掩模来进行rie而形成。
[0064]
接着，如图9所示，经由开口op2而除去牺牲层110a。牺牲层110a例如由使用了磷酸的湿式蚀刻等除去。
[0065]
接着，如图10所示，在绝缘层101的上表面、下表面及侧面、绝缘层103的上表面、绝缘层102、103的侧面、绝缘层102的下表面及电荷蓄积膜132的外周面经由开口op2而将金属氧化膜133d成膜。金属氧化膜133d的覆盖电荷蓄积膜132的外周面的部分成为块绝缘膜133(图3、图4)。另外，金属氧化膜133d的覆盖绝缘层101的上表面及下表面的部分成为绝缘膜133b(图3、图4)。另外，该金属氧化膜133d的覆盖绝缘层102、103的侧面的部分成为蚀刻阻挡部133a(图2、图4)。金属氧化膜133d例如通过利用cvd等将氧化铝(al2o3)成膜而形成。
[0066]
接着，在成膜有金属氧化膜133d的绝缘层101的上表面、下表面及侧面、绝缘层103的上表面、绝缘层102、103的侧面、绝缘层102的下表面及电荷蓄积膜132的外周面经由开口op2而将导电层110成膜。导电层110例如通过利用cvd等将钼(mo)等成膜而形成。
[0067]
此外，若在金属氧化膜133d上将钼(mo)等的导电层110成膜，则在构成金属氧化膜133d的氧化铝(al2o3)的晶粒之间的晶粒界面也会将钼(mo)等成膜。
[0068]
接着，如图11所示，除去导电层110中的不需要部分。具体而言，将成膜于绝缘层103的上表面、绝缘层102、103的侧面及绝缘层101的侧面等的导电层110通过使用了氟(f)系的气体、例如三氟化氮(nf3)的干式蚀刻等而除去。
[0069]
若这样通过使用了氟(f)系的气体的干式蚀刻等而除去导电层110，则生成氟化铝(alf3)。于是，在成膜于绝缘层103的上表面、绝缘层102、103的侧面及绝缘层101的侧面的金属氧化膜133d上，将由氟化铝(alf3)形成的氟化铝层140成膜。
[0070]
此时，在氧化铝(al2o3)等的金属氧化膜133d的由氟化铝层140覆盖的部分、例如图11的由c表示的部分处，成膜于氧化铝(al2o3)的晶粒界面的钼(mo)由金属氧化膜133d中的晶粒和氟化铝层140夹着而残留。
[0071]
接着，如图12所示，形成盖层145。盖层145覆盖成膜于绝缘层103的上表面及绝缘层102、103的侧面的金属氧化膜133d及氟化铝层140。另一方面，盖层145不覆盖成膜于绝缘层101等的上表面、下表面及侧面的金属氧化膜133d及氟化铝层140。该盖层145例如通过利用以硅烷(sih4)为原料的等离体子cvd将氧化硅(sio2)成膜而形成。由于这样的成膜方法覆盖性差，所以能够形成不覆盖开口op2内的结构而选择性地覆盖成膜于绝缘层103的上表面及绝缘层102、103的侧面的金属氧化膜133d及氟化铝层140的盖层145。
[0072]
接着，如图13所示，将形成于绝缘层101的侧面的、金属氧化膜133d及氟化铝层140通过使用了氯(cl2)系的气体的干式蚀刻等而除去。由此，在图11的由c表示的部分等处，由金属氧化膜133d中的晶粒和氟化铝层140夹着而残留的钼(mo)也被除去。
[0073]
接着，如图14所示，利用将氟化氢hf用水溶液稀释成1000倍左右而得到的氢氟酸，除去氧化硅(sio2)的盖层145和由该盖层145覆盖的氟化铝层140。
[0074]
此外，盖层145和由该盖层145覆盖的氟化铝层140的除去也可以通过回蚀来进行。
[0075]
接着，如图15所示，将成膜于绝缘层103的上表面的金属氧化膜133d通过rie等各向异性蚀刻等而除去。此外，成膜于绝缘层102、103的侧面的蚀刻阻挡部133a在该工序中不被除去。蚀刻阻挡部133a配置于绝缘层102、103的侧面、即开口op2的内表面的上侧部分。
[0076]
接着，如图16所示，将绝缘层152成膜。该绝缘层152通过在开口op2的内表面(导电层110、绝缘层101及蚀刻阻挡部133a的侧面)及开口op2的底面(半导体基板100的上表面)利用cvd等手段将氧化硅(sio2)等成膜而形成。
[0077]
接着，除去绝缘层152中的覆盖开口op2的底面的部分。该工序例如通过rie等各向异性蚀刻来进行。
[0078]
在这样通过rie等各向异性蚀刻来除去绝缘层152中的覆盖开口op2的底面的部分时，蚀刻速率低(耐蚀刻性高)的蚀刻阻挡部133a成为掩模。其结果，在开口op2的上侧部分处，横向(y方向)上的蚀刻不进展。因此，根据这样的方法，不会将由氧化硅(sio2)等形成的绝缘层102、103通过基于rie等的蚀刻而除去，能够选择性地除去绝缘层152的一部分。
[0079]
接着，在绝缘层152之间形成导电层151。导电层151通过利用cvd等手段将钨(w)等成膜而形成。
[0080]
之后，通过形成如图2所示的绝缘层104、接触部120c，制造如图1～图4所示的半导体存储装置。
[0081]
[第1实施方式的半导体存储装置的第2制造方法]
[0082]
接着，参照图17～图28，对第1实施方式的半导体存储装置的第2制造方法的一部分进行说明。此外，在此，对第2制造方法中的特征性的部分进行说明。另外，在图17～图28中，关于半导体柱120及其周围的构成构件、比开口op2靠右侧的构成构件，省略了图示。
[0083]
首先，与第1制造方法同样，进行参照图5～图10说明过的工序。于是，如图17所示，在绝缘层101的上表面、下表面及侧面、绝缘层103的上表面、绝缘层102、103的侧面、绝缘层102的下表面及电荷蓄积膜132(在图17中图示省略)的外周面将由氧化铝(al2o3)形成的金属氧化膜133d成膜，进而在该金属氧化膜133d上将由钼(mo)等形成的导电层110成膜。
[0084]
此时，如前所述，在构成金属氧化膜133d的氧化铝(al2o3)的晶粒之间的晶粒界面也会将钼(mo)成膜。
[0085]
接着，如图18所示，形成盖层146。盖层146覆盖成膜于绝缘层103的上表面及绝缘层102、103的侧面的金属氧化膜133d及导电层110。另一方面，盖层146不覆盖成膜于绝缘层101等的侧面的金属氧化膜133d及导电层110。该盖层146例如通过利用以硅烷(sih4)为原料的等离体子cvd将氧化硅(sio2)成膜而形成。
[0086]
接着，如图19所示，除去导电层110中的不需要部分。具体而言，将成膜于绝缘层102的侧面的下侧部分及绝缘层101的侧面等的导电层110通过使用了氟(f)系的气体、例如三氟化氮(nf3)的干式蚀刻等而除去。
[0087]
若这样通过使用了氟(f)系的气体的干式蚀刻等而除去导电层110，则生成氟化铝(alf3)。于是，在成膜于绝缘层102的侧面的下侧部分及绝缘层101的侧面的金属氧化膜133d上成膜由氟化铝(alf3)形成的氟化铝层140。
[0088]
此时，在氧化铝(al2o3)等的金属氧化膜133d的由氟化铝层140覆盖的部分、例如图19的由d表示的部分处，成膜于氧化铝(al2o3)的晶粒界面的钼(mo)由金属氧化膜133d中的晶粒和氟化铝层140夹着而残留。
[0089]
接着，如图20所示，将形成于绝缘层102的侧面的下侧部分及绝缘层101的侧面的金属氧化膜133d及氟化铝层140通过使用了氯(cl2)系的气体的干式蚀刻等而除去。由此，在图19的由d表示的部分等处，由金属氧化膜133d中的晶粒和氟化铝层140夹着而残留的钼(mo)也被除去。
[0090]
接着，如图21所示，利用将氟化氢hf用水溶液稀释成1000倍左右而得到的氢氟酸，除去氧化硅(sio2)的盖层146。
[0091]
接着，如图22所示，将导电层110中的、成膜于绝缘层103的上表面及侧面的上侧部分的部分通过各向异性蚀刻等而除去。此外，成膜于绝缘层103的上表面及侧面和绝缘层102的侧面的上侧部分的蚀刻阻挡部133a在该工序中不被除去。蚀刻阻挡部133a配置于开口op2的内表面的上侧部分。
[0092]
接着，如图23所示，将绝缘层152a成膜。该绝缘层152a通过在蚀刻阻挡部133a的上表面、开口op2的内表面(导电层110、绝缘层101及蚀刻阻挡部133a的侧面)及开口op2的底面(半导体基板100的上表面)利用cvd等手段将氧化硅(sio2)等成膜而形成。
[0093]
接着，如图24所示，通过rie等方法，除去氧化硅(sio2)的绝缘层152a中的上侧部分。在该工序中，进行绝缘层152a的除去，直到与蚀刻阻挡部133a相接的导电层110显现的程度。
[0094]
接着，如图25所示，将与蚀刻阻挡部133a相接的导电层110利用过氧化氢溶液(h2o2)进行蚀刻。
[0095]
接着，如图26所示，将绝缘层152b成膜。该绝缘层152b通过在绝缘层152a的内表面及底面以及蚀刻阻挡部133a的侧面及上表面利用cvd等手段将氧化硅(sio2)等成膜而形成。
[0096]
由绝缘层152a和绝缘层152b形成绝缘层152。
[0097]
接着，除去绝缘层152(152a、152b)中的覆盖开口op2的底面的部分。该工序例如通过rie等各向异性蚀刻来进行。
[0098]
在这样通过rie等各向异性蚀刻来除去绝缘层152(152a、152b)中的覆盖开口op2的底面的部分时，蚀刻速率低(耐蚀刻性高)的蚀刻阻挡部133a成为掩模。其结果，在开口op2的上部中，横向(y方向)上的蚀刻不进展。因此，根据这样的方法，不会将由氧化硅(sio2)等形成的绝缘层102、103通过基于rie等的蚀刻而除去，能够选择性地除去绝缘层152的一部分。
[0099]
接着，如图27所示，在绝缘层152(152a、152b)的侧面、绝缘层152(152a、152b)的上表面及蚀刻阻挡部133a的上表面形成导电层151。导电层151通过利用cvd等手段将钨(w)等成膜而形成。
[0100]
接着，如图28所示，将导电层151的上侧部分、绝缘层152(152a、152b)的上侧部分、
蚀刻阻挡部133a的上侧部分及绝缘层103的上侧部分通过化学机械研磨(cmp：chemical mechanical polishing)而除去，进行平坦化。
[0101]
之后，通过形成如图2及图4所示的绝缘层104、接触部120c，制造如图1～图4所示的半导体存储装置。
[0102]
[比较例的制造方法]
[0103]
接着，参照图29～图32来说明比较例的半导体存储装置的制造方法的要点。
[0104]
[第1比较例的制造方法]
[0105]
在第1比较例的制造方法中，首先，与第1实施方式的半导体存储装置的第1制造方法同样，进行参照图5～图10说明过的工序。当图10所示的工序完成后，如前所述，在绝缘层101的上表面、下表面及侧面、绝缘层103的上表面、绝缘层102、103的侧面、绝缘层102的下表面及电荷蓄积膜132的外周面将由氧化铝(al2o3)形成的金属氧化膜133d成膜，而且在该金属氧化膜133d上将由钼(mo)等形成的导电层110成膜。
[0106]
此时，如前所述，在构成金属氧化膜133d的氧化铝(al2o3)的晶粒之间的晶粒界面也会将钼(mo)成膜。
[0107]
接着，如图29所示，通过使用了氟(f)系的气体、例如三氟化氮(nf3)的干式蚀刻等，除去导电层110中的成膜于绝缘层103的上表面、绝缘层102、103的侧面及绝缘层101的侧面等的导电层110。
[0108]
若这样通过使用了氟(f)系的气体的干式蚀刻等来除去导电层110，则在成膜于绝缘层103的上表面、绝缘层102、103的侧面及绝缘层101的侧面的金属氧化膜133d上将由氟化铝(alf3)形成的氟化铝层140成膜。
[0109]
此时，在由氧化铝(al2o3)形成的金属氧化膜133d的由氟化铝层140覆盖的部分、例如图29的由e表示的部分处，成膜于氧化铝(al2o3)的晶粒界面的钼(mo)由金属氧化膜133d中的晶粒和氟化铝层140夹着而残留。
[0110]
接着，如图30所示，利用氟化氢(hf)等除去氟化铝层140。
[0111]
在该情况下，在成膜于绝缘层101的侧面的由氧化铝(al2o3)形成的金属氧化膜133d中残留有成膜于氧化铝(al2o3)的晶粒界面的钼(mo)。
[0112]
因此，在z方向上相邻的2个导电层110彼此可能会经由残留于金属氧化膜133d中的晶粒界面的钼(mo)而电连接，从而短路。
[0113]
[第2比较例的制造方法]
[0114]
在第2比较例的制造方法中，首先，与第1实施方式的半导体存储装置的第1制造方法同样，进行参照图5～图10说明过的工序。
[0115]
当图10所示的工序完成后，如前所述，在构成金属氧化膜133d的氧化铝(al2o3)的晶粒之间的晶粒界面也会将钼(mo)成膜。
[0116]
接着，如图31所示，通过使用了氯(cl2)系的气体的干式蚀刻等，除去导电层110中的、成膜于绝缘层103的上表面、绝缘层102、103的侧面及绝缘层101的侧面等的导电层110。另外，除去形成于绝缘层103的上表面、绝缘层102、103的侧面及绝缘层101的侧面的金属氧化膜133d。
[0117]
由于这样除去形成于绝缘层101的侧面的金属氧化膜133d，所以在成膜于绝缘层101的侧面的由氧化铝(al2o3)形成的金属氧化膜133d的表面(开口op2侧的面)成膜的钼
(mo)也被除去。
[0118]
因而，第1比较例的制造方法中的问题、即在z方向上相邻的2个导电层110彼此经由残留于金属氧化膜133d中的晶粒界面的钼(mo)而电连接的可能性消失。
[0119]
接着，如图32所示，在开口op2的内表面及底面形成绝缘层152。之后，将开口op2的底面部分的绝缘层152通过rie等各向异性蚀刻而除去。若进行该各向异性蚀刻，则在开口op2的上侧部分处，横向(y方向)的蚀刻也进展，由氧化硅(sio2)等形成的绝缘层102、103也被除去，有时在开口op2的上侧部分处开口宽度会在y方向上扩展。
[0120]
若这样在开口op2的上侧部分处开口宽度在y方向上扩展了的状态下通过钨(w)等的成膜而形成导电层151，则导电层151有时会在其上侧部分处成为在y方向上扩展了的形状。
[0121]
之后，若形成接触部120c，则接触部120c可能会与在y方向上扩展了的导电层151短路。
[0122]
[第1实施方式的效果]
[0123]
在第1实施方式中，在例如参照图13而说明过的工序中，成膜于绝缘层101的侧面的由氧化铝(al2o3)形成的金属氧化膜133d与成膜于其晶粒界面的钼(mo)一起被除去。因而，能够抑制在z方向上相邻的2个导电层110彼此经由残留的钼(mo)而电连接从而短路的问题，能够确保这2个导电层110彼此的绝缘。
[0124]
另外，在本实施方式中，在通过rie等各向异性蚀刻来除去绝缘层152中的覆盖开口op2的底面的部分时，蚀刻阻挡部133a成为掩模。因此，能够抑制在开口op2的上侧部分处横向(y方向)上的蚀刻进展，抑制在开口op2的上侧部分处开口宽度扩展。
[0125]
因此，能够抑制导电层151在y方向上扩展，抑制接触部120c与导电层151的短路。
[0126]
[第2实施方式]
[0127]
接着，参照附图对第2实施方式的半导体存储装置的结构进行说明。此外，在以下的说明中，关于与第1实施方式同样的构成部分，标注同一标号，简化或省略说明。
[0128]
[构造]
[0129]
图33是示出第2实施方式的半导体存储装置的主要部分的示意性的剖视图。在第2实施方式中，块间构造150a的构造及蚀刻阻挡部133a的配置状态与在图2及图4等中图示的第1实施方式中的块间构造150的构造及蚀刻阻挡部133a的配置状态不同。
[0130]
在第2实施方式中，块间构造150a例如具备在z方向及y方向上延伸的绝缘层153和分别设置于绝缘层153的侧面的一对绝缘层154。绝缘层153、154例如由氧化硅(sio2)等绝缘材料形成。
[0131]
块间构造150a例如其上侧部分的y方向宽度相对于比其靠下方的部分的y方向宽度变窄。
[0132]
隔着绝缘层153而在y方向上分离的一对绝缘层154在其上侧部分处，随着沿着z方向从下方朝向上方而y方向宽度逐渐减小。
[0133]
蚀刻阻挡部133a设置于绝缘层102及绝缘层103的侧面中的、块间构造150a侧的侧面。在第2实施方式中，例如，绝缘层102、103的侧面中的、块间构造150a侧的侧面倾斜。也就是说，隔着块间构造150a而在y方向上分离的绝缘层102、103的侧面彼此成为了随着沿着z方向从下方朝向上方而逐渐接近的倾斜面。因而，设置于绝缘层102、103的侧面的一对蚀刻
阻挡部133a以随着沿着z方向从下方朝向上方而逐渐接近的方式倾斜地配置。
[0134]
在本实施方式中，块间构造150a的上表面即绝缘层153的上表面平坦，绝缘层153的上表面和绝缘层103的上表面形成了连续的平面。
[0135]
[第2实施方式的半导体存储装置的制造方法]
[0136]
接着，关于第2实施方式的半导体存储装置的制造方法的一例，说明其要点。
[0137]
首先，与第1实施方式的半导体存储装置的第1制造方法同样，进行参照图5～图7说明过的工序。
[0138]
接着，例如如图34所示，与参照图8说明过的工序同样，形成开口op2。不过，在第2实施方式中，开口op2形成为上侧部分的y方向宽度与比其靠下方的部分的y方向宽度相比变窄。因而，绝缘层102、103的侧面中的、开口op2侧的侧面成为倾斜面。
[0139]
接着，例如如图35所示，通过进行参照图9～图15说明过的工序，在绝缘层102、103的侧面中的、开口op2侧的倾斜的侧面形成蚀刻阻挡部133a。
[0140]
接着，例如如图36所示，在开口op2的内表面(导电层110、绝缘层101及蚀刻阻挡部133a的侧面)及开口op2的底面(半导体基板100的上表面)通过利用cvd等手段将氧化硅(sio2)等成膜而形成绝缘层154。此时，由于开口op2的上侧部分的y方向宽度变窄，所以一方的绝缘层154的上侧部分和另一方的绝缘层154的上侧部分重叠，开口op2的上侧部分会被重叠的双方的绝缘层154封闭。此外，在比开口op2的上侧部分靠下方的部分处，在一方的绝缘层154与另一方的绝缘层154之间存在间隙(空隙)。
[0141]
接着，例如如图37所示，将封闭开口op2的上侧部分的绝缘层154的上侧部分的一部分通过rie等各向异性蚀刻而除去。由此，形成于一方的绝缘层154与另一方的绝缘层154之间的间隙(空隙)在上侧部分处成为开口状态。
[0142]
在此，在通过rie等各向异性蚀刻来除去封闭开口op2的上侧部分的绝缘层154的上侧部分时，蚀刻速率低(耐蚀刻性高)的蚀刻阻挡部133a成为掩模。其结果，在开口op2的上侧部分处，横向(y方向)上的蚀刻不进展。因此，根据这样的方法，不会将由氧化硅(sio2)等形成的绝缘层102、103通过基于rie等的蚀刻而除去，能够选择性地除去封闭开口op2的上侧部分的绝缘层154的上侧部分。
[0143]
接着，例如如图38所示，从成为了开口状态的开口op2的上侧部分向形成于一方的绝缘层154与另一方的绝缘层154之间的间隙(空隙)通过利用cvd等手段将氧化硅(sio2)等成膜而形成绝缘层153。此时，在绝缘层103的上表面也会形成绝缘层153。
[0144]
之后，除去形成于绝缘层103的上表面的绝缘层153，并且形成绝缘层104、接触部120c，从而制造第2实施方式的半导体存储装置。
[0145]
[第3比较例]
[0146]
接着，参照图39来说明第3比较例的半导体存储装置的结构。此外，关于与第2实施方式同样的构成部分，标注同一标号，简化或省略说明。
[0147]
如图39所示，第3比较例的半导体存储装置不具备第2实施方式的半导体存储装置所具备的蚀刻阻挡部133a。
[0148]
另外，块间构造150a(绝缘层153)的上表面凹陷，绝缘层104进入该凹陷部，绝缘层104的上表面也为凹陷的状态。
[0149]
在块间构造150a及绝缘层104的上表面出现凹陷部的理由如下。
[0150]
即，如参照图36说明过的那样，若对上侧部分的y方向宽度与比其靠下方的部分的y方向宽度相比窄的开口op2在其内表面及底面形成绝缘层154，则双方的绝缘层154的上侧部分重叠，会封闭开口op2的上侧部分。
[0151]
因此，在第2实施方式的制造方法中，如参照图37说明过的那样，将封闭开口op2的上侧部分的绝缘层154的上侧部分通过rie等各向异性蚀刻而除去。另外，此时，通过蚀刻阻挡部133a，抑制了开口op2在横向(y方向)上扩展。
[0152]
在此，在开口op2内未设置蚀刻阻挡部133a的情况下，例如如图40所示，在开口op2的上侧部分处，横向(y方向)的蚀刻也进展，由氧化硅(sio2)等形成的绝缘层154及绝缘层102、103也被除去，在开口op2的上侧部分处开口宽度会在y方向上扩展。
[0153]
在这样在开口op2的上侧部分处开口宽度在y方向上扩展的状态下从开口op2的上侧部分向形成于一方的绝缘层154与另一方的绝缘层154之间的间隙(空隙)通过利用cvd等手段将氧化硅(sio2)等成膜而形成了绝缘层153的情况下，例如如图41所示，绝缘层153的上表面会凹陷。这是因为：由于将成为绝缘层153的氧化硅(sio2)等的填充量以开口op2的开口宽度未在y方向上扩展为条件而设定，所以若开口op2的开口宽度在y方向上扩展，则会多余地将氧化硅(sio2)等使用填埋了该扩展部分的量，其结果，绝缘层153的上表面会凹陷。
[0154]
若绝缘层153的上表面这样凹陷，则在形成于该绝缘层153上的绝缘层104的上表面也会产生凹陷。因而，例如，在形成于绝缘层104的上方的布线层等会产生凹陷，可能会无法合适地形成布线层等。
[0155]
[第2实施方式的效果]
[0156]
在第2实施方式中，由于块间构造150a的上表面即绝缘层153、154的上表面平坦，所以绝缘层104的上表面也平坦。因而，例如，能够合适地形成在绝缘层104的上方形成的布线层等。
[0157]
[其他]
[0158]
虽然说明了本发明的一些实施方式，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新颖的实施方式能够以其他各种各样的方式来实施，能够在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围、主旨，并且包含于权利要求书所记载的发明及其等同的范围。