形成半导体装置的方法和其中使用的光掩模与流程

1.本技术涉及半导体装置和形成半导体装置的方法及光掩模。


背景技术：

2.举例来说，在例如动态随机存取存储器(下文称为dram)等半导体装置中，在一些情况下设置处于金属互连件之间的具有低介电常数的低k膜以减小互连件之间的电容并且实现电路的高速操作。举例来说，sioc和sicn用作具有低介电常数的膜。在以下描述中，这些具有低介电常数的膜被称为低k膜。低k膜与氧化硅膜和氮化硅膜相比具有较低粘附性，且所述材料还易碎。出于这些原因，当分割上面形成有例如dram等半导体元件的半导体晶片以将半导体元件分成个别半导体芯片时，分割引起的裂缝有时在低k膜和膜界面(sio2/sioc、sioc/sicn、sicn/sio2)中传播并且到达半导体装置的主电路区，借此降低半导体装置的良率。


技术实现要素：

3.在一个方面中，本技术提供一种方法，所述方法包括：在半导体衬底的第一、第二、第三和第四区上方形成绝缘膜；在所述绝缘膜上形成聚酰亚胺膜；以及使用至少包含第一透射率的第一区、第二透射率的第二区、具有遮蔽材料的第三区和第四区的光掩模利用光刻方法使所述聚酰亚胺膜图案化，其中所述光掩模的所述第一、第二、第三和第四区分别对应于所述半导体衬底的所述第一、第二、第三和第四区。
4.在另一方面中，本技术提供一种方法，所述方法包括：制备半导体衬底；在所述半导体衬底上方形成聚酰亚胺膜；以及使用具有各自拥有不同透射率的多个部分的光掩模利用光刻方法使所述聚酰亚胺膜图案化，使得所述聚酰亚胺膜的剩余多层级厚度对应于所述光掩模的所述部分。
5.在另一方面中，本技术提供一种光掩模，所述光掩模包括：透明玻璃衬底，其包含第一、第二、第三和第四区；所述第一区上具有第一透射率的第一透射结构；所述第二区上具有第二透射率的第二透射结构；以及所述第三区上的第一遮蔽材料。
附图说明
6.图1是示出根据第一和第二实施例的半导体晶片的布局的示意性配置的一个实例的平面图。
7.图1a是示出根据第一和第二实施例的芯片形半导体装置的示意性配置的一个实例的平面图。
8.图2是示出根据第一实施例的半导体装置的一部分的示意性配置的平面图。
9.图3是示出根据第一实施例的半导体装置及其制造方法的图式，且是示出最终处理阶段中的示意性配置的一个实例的纵向截面。图3是示出图7之后的示例性处理阶段中的示意性配置的一个实例的纵向截面。图3示出沿着图2中的线g-g的部分的示意纵向截面。
10.图4是示出根据第一实施例的半导体装置及其制造方法的图式，且是示出示例性处理阶段中的示意性配置的一个实例的纵向截面。
11.图5是示出根据第一实施例的半导体装置及其制造方法的图式，是示出图4之后的示例性处理阶段中的示意性配置的一个实例的纵向截面，且是示出与半导体装置对应地安置的根据一实施例的光掩模的示意性配置的纵向截面。
12.图6是示出根据第一实施例的光掩模的一部分的示意性配置的平面布局图。
13.图6a、6b、6c、6d、6e和6f是示出光掩模的一部分的放大示意平面图。
14.图7是示出根据第一实施例的半导体装置及其制造方法的图式，且是示出图5之后的示例性处理阶段中的示意性配置的一个实例的纵向截面。
15.图8是示出根据第二实施例的半导体装置的一部分的示意性配置的平面图。
16.图9是示出根据第二实施例的半导体装置及其制造方法的图式，且是示出最终处理阶段中的示意性配置的一个实例的纵向截面。图9是示出图13之后的示例性处理阶段中的示意性配置的一个实例的纵向截面。图9示出沿着图8中的线j-j的部分的示意纵向截面。
17.图10是示出根据第二实施例的半导体装置及其制造方法的图式，且是示出示例性处理阶段中的示意性配置的一个实例的纵向截面。
18.图11是示出根据第二实施例的半导体装置及其制造方法的图式，是示出图10之后的示例性处理阶段中的示意性配置的一个实例的纵向截面，且是示出与半导体装置对应地安置的根据一实施例的光掩模的示意性配置的纵向截面。
19.图12是示出根据第二实施例的光掩模的一部分的示意性配置的平面布局图。
20.图13是示出根据第二实施例的半导体装置及其制造方法的图式，且是示出图11之后的示例性处理阶段中的示意性配置的一个实例的纵向截面。
具体实施方式
21.下文将参考附图详细地阐述本发明的各种实施例。以下详细描述参考附图，附图借助于说明展示其中可以实践本发明的特定方面和实施例。足够详细地描述这些实施例以使所属领域的技术人员能够实践本发明。在不脱离本发明的范围的情况下，可利用其它实施例，且可作出结构、逻辑和电性改变。本文所公开的各种实施例不一定相互排斥，因为一些所公开的实施例可与一或多个其它所公开的实施例组合从而形成新的实施例。
22.将参考图1到7描述第一实施例。在以下描述中，dram被给定为半导体装置的实例。应注意，图式中的每一个中的每一单元的尺寸和尺寸比不一定与半导体装置的实际尺寸和尺寸比匹配。
23.(第一实施例)
24.图1是示出半导体晶片100的示意性配置的平面图。半导体晶片100设置有上面形成各个元件、绝缘膜、导电膜等的主表面。图1示出半导体晶片100的主表面上包含的多个主电路部分3和切划部分2的布局。
25.图1中所示出的半导体晶片100被示意性地示出为处于通过分割步骤切割半导体晶片之前的状态，或换句话说，在将半导体晶片分成个别半导体芯片之前的状态。半导体晶片100的主表面包含所述多个主电路部分3，在所述多个主电路部分中形成例如形成dram的晶体管或导电互连件等电路元件。每一主电路部分3具有矩形形状。主电路部分3布置于矩
阵中。切划部分2对应于用于将半导体晶片100分成个别半导体芯片10的切割区，比如图1a中所示出的切割区。半导体晶片100的切口部分9是每一半导体芯片10的芯片边缘10a。图1a是图1中的区r的放大视图。切划部分2安置在主电路部分3中的每一个周围。在每一主电路部分3中，提供例如多个存储器单元、读取和写入存储器单元数据的数据相关电路和控制数据相关电路的控制电路等组件。
26.将参考图2和3来描述根据第一实施例的半导体装置1a的示意性配置。图2是图1中的区p的放大视图。图2是示出第一实施例中例示的切划部分2和邻近于切划部分2的主电路部分3的示意性配置的一个实例的平面图。在图2中，横跨切划部分2的宽度的方向被称作宽度方向e。切划部分2具备限定宽度方向e的预定宽度。切划部分2在正交于宽度方向e的方向上延伸。并且，与宽度方向e成直角的方向被称作方向f。图3示出沿着图2中的线g-g的部分的示意纵向截面。
27.如图2和3中所示出，主电路部分3在宽度方向e中安置在切划部分2的任一侧上。切划部分2在任一侧由主电路部分3包夹。切口部分9示出于切划部分2的中心部分中。在稍后的分割步骤中形成切口部分9。切口部分9形成于切划部分2的宽度方向e中的近似中心处。
28.如图2和3中所示出，金属衬垫46a安置于切划部分2中。切划部分2具备用于测量例如所制造半导体装置1的电特性等性质的测试元件群组(下文称为teg)(未示出)。金属衬垫46a电连接到teg以测量teg的电特性。在teg的测量期间，通过使连接到测量仪器的测量探测器对接金属衬垫46a来测量teg的电特性。金属衬垫46a含有导电材料。举例来说，金属衬垫46a含有例如铝(al)等金属。金属衬垫46a还可含有在金属电极上方及下方的势垒金属。
29.由包含在随后描述的中间布线层38中的布线层中的一个形成金属衬垫46a。在实施例中，金属衬垫46a包含在第四金属布线层46中，所述第四金属布线层是中间布线层38的最上布线层。在金属衬垫46a下面，从半导体衬底12侧设置第一金属布线层40、第一连接部分41、第二金属布线层42、第二连接部分43、第三金属布线层44和第三连接部分45。
30.如图3中所示出，半导体装置1a具备半导体衬底12和设置在半导体衬底12上的低k膜14。此外，半导体装置1a具备下文说明的多层级布线层。
31.半导体装置1a具备第一金属布线层40、第二金属布线层42、第三金属布线层44、连接第一金属布线层40和第二金属布线层42的第一连接部分41，以及连接第二金属布线层42和第三金属布线层44的第二连接部分43，其各自设置为在其底面和侧面上被低k膜14环绕。
32.第一金属布线层40、第二金属布线层42和第三金属布线层44在切划部分2和主电路部分3中划分。应注意，本文中的半导体衬底12被描述为包含形成设置在半导体晶片上的dram的各个元件和导电互连件、覆盖这些元件的绝缘膜等。
33.此外，在低k膜14上，半导体装置1a具备第四金属布线层46、连接第三金属布线层44和第四金属布线层46的第三连接部分45、最上互连件48，以及连接第四金属布线层46和最上互连件48的第四连接部分47。第一金属布线层40、第一连接部分41、第二金属布线层42、第二连接部分43、第三金属布线层44、第三连接部分45和第四金属布线层46含有金属。第四连接部分47和最上互连件48含有金属。
34.安置于主电路部分3中的最上互连件48含有例如在与重分布层相同的步骤中形成的导电材料。举例来说，重分布层指代在配置具有焊料凸块和倒装芯片连接的封装的情况下添加到重分布端子的互连层。重分布层通常安置于半导体装置1的最上部分中。重分布层
需要低电阻值，且因此较厚。
35.如图2和3中所示出，低k膜14和绝缘膜6堆叠到半导体衬底12上在切划部分2中。本文中，低k膜意味着与在cu互连件之间使用的氧化硅膜和沉积于cu互连件上以防止cu扩散的氮化硅膜相比具有更低介电常数(k)的膜。绝缘膜6安置于切划部分2中且具有厚度t1。
36.绝缘膜6的顶部位置在比金属衬垫46a的顶面46b高的位置处。绝缘膜6的一部分覆盖金属衬垫46a的外围部分。其中设置绝缘膜6的区被称作第一区b1。开口8形成于金属衬垫46a的顶部上。开口8不被绝缘膜6覆盖，且金属衬垫46a的顶面46b暴露。其中形成开口8的区被称作第四区a1。
37.在每一主电路部分3中，设置覆盖低k膜14的第一绝缘膜16。第三连接部分45、第四金属布线层46、第四连接部分47和最上互连件48设置在低k膜14上方。最上互连件48设置在第一绝缘膜16上。第一绝缘膜16的顶面定位于最上互连件48的底面上。设置第二绝缘膜18和聚酰亚胺膜20以覆盖第一绝缘膜16和最上互连件48。
38.在最上互连件48的顶部上，开口48a形成于第二绝缘膜18和聚酰亚胺膜20中。在开口48a中，最上互连件48的顶面暴露。最上互连件48是接合线(未示出)连接到的接合衬垫。其中设置开口48a的区被称作第二区d1。其中开口48a不设置于主电路部分3中的聚酰亚胺膜20中的区被称作第三区c1。应注意，在图2中，重分布层48b是包含在与最上互连件48相同的层的膜中的布线层。
39.第一绝缘膜16覆盖主电路部分3。第一绝缘膜16具有厚度t2。切划部分2中的绝缘膜6的厚度t1小于主电路部分3中的第一绝缘膜16的厚度t2。
40.在主电路部分3中，设置最上互连件48、覆盖第一绝缘膜16的绝缘膜18，和覆盖第二绝缘膜18的顶面的聚酰亚胺膜20。绝缘膜18包含例如氮化硅膜。相对于最上互连件48，第一金属布线层40、第二金属布线层42、第三金属布线层44和第四金属布线层46被称作中间布线层38。
41.在切划部分2中，金属衬垫46a包含在第四金属布线层46中，所述第四金属布线层是中间布线层38的最上层。在具有厚度t1的绝缘膜6和具有厚度t2的第一绝缘膜16之间形成阶梯。
42.在第一实施例中，低k膜14含有例如掺杂碳的氧化硅膜(sioc膜)和掺杂氮的碳化硅膜(sicn膜)。掺杂氮的碳化硅膜能够防止cu的扩散。sioc和sicn作为实例给定，且具有低介电常数的某一其它低k材料可用作低k膜14。并且，低k膜14不必限于上述配置，且还可为含有多个低k膜的层压膜。
43.接下来，将参考图3到7描述根据第一实施例的形成半导体装置1的方法。下文描述其中使用正性聚酰亚胺膜20的情况。
44.首先，如图4中所示出，第一金属布线层40、第一连接部分41、第二金属布线层42、第二连接部分43、第三金属布线层44和覆盖这些层的低k膜14形成在包含切划部分2和主电路部分3的半导体衬底12上方。低k膜14含有sioc和sicn中的至少一个。举例来说，低k膜14通过cvd形成。
45.第三金属布线层44的顶部位置与低k膜14的顶部位置齐平，且第三金属布线层44的顶面不被低k膜14覆盖。如上文所描述，半导体衬底12包含形成设置在半导体晶片上的dram的各个元件和导电互连件，以及覆盖这些元件的绝缘膜。此外，第三连接部分45和第四
金属布线层46形成于低k膜14的顶部上。
46.接下来，形成第一绝缘膜16。第一绝缘膜16形成为覆盖切划部分2和主电路部分3中的第四金属布线层46。此外，在主电路部分3中，从第一绝缘膜16的表面伸出到第四金属布线层46的顶面的孔形成于第一绝缘膜16中。
47.接下来，例如金属等导电材料掩埋在所述孔中以形成第四连接部分47。随后，最上互连件48形成在第四连接部分47上方。接下来，第二绝缘膜18形成为覆盖切划部分2中的第一绝缘膜16、主电路部分3中的第一绝缘膜16和最上互连件48。
48.这些金属布线层和绝缘膜通过例如化学气相沉积(下文称为cvd)形成。第一绝缘膜16含有例如氧化硅(sio2)膜。第二绝缘膜18含有例如氮化硅(sin)膜。举例来说，第一金属布线层40、第一连接部分41、第二金属布线层42、第二连接部分43和第三金属布线层44含有铜(cu)。举例来说，第三连接部分45、第四金属布线层46、第四连接部分47和最上互连件48含有铝(al)。
49.图5和6是用于描述实施例中的使聚酰亚胺膜20曝光和显影的步骤的图式。使用光刻设备(未示出)执行所述曝光。对于曝光光源，例如使用365nm i线。光刻设备使用4x或5x冲淡比。使用在上面绘制预定图案的光掩模60作为光掩模来执行曝光。经由曝光，光掩模60上绘制的图案转移到半导体衬底12。图5中示出的箭头示意性地示出从光刻设备(未示出)提供的照射光70。
50.图5示出通过曝光和显影图案化的聚酰亚胺膜20以及聚酰亚胺膜20的曝光中使用的光掩模60的纵向截面。图6是示出光掩模60的部分平面配置的平面图。图5中示出的光掩模60示出沿着图6中的线h-h的部分的纵向截面。然而，图5示意性地示出光掩模60和半导体衬底12之间的位置关系，且在使用具有例如4x冲淡比的光刻设备的情况下，光掩模60的图案实际上是转移到半导体衬底12的图案的大小的四倍。
51.如图5中所示出，通过涂覆聚酰亚胺且接着执行曝光和显影过程，形成图案化的聚酰亚胺膜20。聚酰亚胺膜20含有感光聚酰亚胺树脂。在第一实施例中，聚酰亚胺膜20含有正性感光聚酰亚胺树脂。在正性感光聚酰亚胺树脂中，通过在曝光之后执行的显影工艺移除用光照射的区中的感光聚酰亚胺。未用光照射的区中的感光聚酰亚胺在显影工艺之后仍保留。在其中曝光剂量不足以完全移除感光聚酰亚胺的情况下，减小聚酰亚胺膜20的厚度。
52.如下形成聚酰亚胺膜20。在上面形成有最上互连件48等的半导体衬底12中，将聚酰亚胺液体滴落到半导体衬底12上且旋涂，且接着软烤以蒸发不合需要的溶剂组分。
53.接下来，如图5中所示出，通过执行曝光和显影工艺使聚酰亚胺图案化。曝光和显影之后的聚酰亚胺膜20具备具有厚度s1的聚酰亚胺部分20a、具有厚度s2的聚酰亚胺部分20b，以及具有厚度s3的聚酰亚胺部分20c。此处，厚度s1、s2和s3以以下关系存在。
54.s1《s2《s3
55.开口20d设置在图案化的聚酰亚胺膜20中。在开口20d中，使第二绝缘膜18曝光。当在光刻步骤中用具有预定曝光值或更大曝光值的光照射聚酰亚胺膜20时，移除所涂覆的聚酰亚胺膜20以形成开口20d。
56.当在光刻步骤中用具有小于预定曝露剂量的光照射聚酰亚胺膜20时，移除聚酰亚胺膜20的一部分，从而致使聚酰亚胺膜20的厚度减小。通过这种布置，形成具有拥有厚度s1的聚酰亚胺部分20a或拥有厚度s2的聚酰亚胺部分20b的聚酰亚胺膜20。在此情况下，用于
照射聚酰亚胺部分20a的曝光剂量大于用于照射聚酰亚胺部分20b的曝光剂量。因此，聚酰亚胺部分20b的厚度s2大于聚酰亚胺部分20a的厚度s1。
57.通过以此方式控制曝光剂量，可控制聚酰亚胺膜20的厚度。在其中聚酰亚胺膜20为正性类型的情况下，减小曝光剂量致使聚酰亚胺膜20的厚度增加。此外，在其中聚酰亚胺膜20未用光照射的情况下，聚酰亚胺膜20的厚度不减小，且获得具有厚度s3的聚酰亚胺膜20。
58.切划部分2中的聚酰亚胺膜20的厚度被视为从第一绝缘膜16上的第二绝缘膜18的顶面起的厚度。主电路部分3中的聚酰亚胺膜20的厚度被视为从最上互连件48上的第二绝缘膜18的顶面起的厚度。
59.接下来，将参考图5和6描述曝光步骤中使用的光掩模60的结构。如图5和6中所示出，光掩模60具备第一区b2、第二区d2、第三区c2和第四区a2。第四区a2对应于半导体衬底12上的第四区a1。第一区b2对应于半导体衬底12上的第一区b1。第三区c2对应于半导体衬底12上的第三区c1。第二区d2对应于半导体衬底12上的第二区d1。
60.用于使聚酰亚胺膜20曝光的曝光剂量由光掩模60的第四区a2、第一区b2、第三区c2和第二区d2控制。第一区b2、第二区d2、第三区c2和第四区a2各自具有不同透射率。
61.图5示出光掩模60的区a2、b2、c2和d2与形成于半导体衬底12上的聚酰亚胺部分20a、20b和20c以及开口20d之间的对应关系。符号70指示来自光源的照射光。来自光源的光通过光掩模60。半导体衬底12上的聚酰亚胺膜20由已经通过第四区a2、第一区b2、第三区c2和第二区d2中的每一个的透射光照射。
62.光掩模60具备透明玻璃衬底62，以及设置在玻璃衬底62的一个表面上的第一透射结构64、第二透射结构66和遮光部分68。举例来说，玻璃衬底62含有例如石英玻璃等透明材料。玻璃衬底62具有大体上100％的透射率。通过玻璃衬底62的光实质上完全不减少，或仅稍微减少。第一透射结构64和第二透射结构66各自具备预定透射率，且可形成为掩蔽玻璃衬底62的一个表面的第一透射膜和第二透射膜。并且，如图6a到6f中所示出，第一透射结构64和第二透射结构66可以是具备玻璃衬底62的一个表面上的遮蔽部件和开口的结构。
63.第一透射结构64、第二透射结构66和遮光部分68都不安置于光掩模60的第四区a2中。在第四区a2中，使玻璃衬底62曝光。照射第四区a2的照射光70通过光掩模60而实质上不减少，且照射半导体衬底12上的第四区a1中的聚酰亚胺膜20。照射光70被设定为具有足以移除聚酰亚胺膜20的曝光剂量。通过曝光和显影工艺移除半导体衬底12上的第四区a1中的聚酰亚胺膜20。出于此原因，聚酰亚胺膜20不保留在第四区a1中。开口20d形成于半导体衬底12上的第四区a1中。
64.遮光部分68设置于光掩模60的第三区c2中。在第三区c2中，照射光70被遮光部分68遮蔽。举例来说，遮光部分68含有例如氧化铬等遮光材料。遮光部分68具有大体上0％的透射率，且大体上不允许光通过。因为照射光70被第三区c2遮蔽，所以半导体衬底12上的聚酰亚胺膜20大体上不被光照射。因此，半导体衬底12上的聚酰亚胺膜20形成为厚度不减小，且具有厚度s3。
65.第一透射结构64设置于光掩模60的第一区b2中。第二透射结构66设置于光掩模60的第二区d2中。第一透射结构64和第二透射结构66各自具有大于0％且小于100％的光透射率。举例来说，第一透射结构64和第二透射结构66含有例如钼(mo)、铬(cr)、硅(si)及其氮
化物等材料。在第一实施例中，第一透射结构64的透射率调整为大于第二透射结构66的透射率。
66.第四区a2、第一区b2、第三区c2和第二区d2的相应透射率以以下关系存在。
67.a2的透射率》b2的透射率》d2的透射率》c2的透射率
68.并且，在曝光和显影工艺之后，半导体衬底12上的第四区a1、第一区b1、第三区c1和第二区d1中的聚酰亚胺部分20a、20b和20c的厚度s1、s2和s3以以下关系存在。
69.厚度s1《厚度s2《厚度s3
70.接下来，将描述光掩模60的第一区b2和第二区d2的详细结构。图6a是图5和6中示出的光掩模60的第二区d2的放大平面图。如图6a中所示出，第二区d2具备玻璃衬底62、矩形遮光部件72，以及环绕矩形遮光部件72中的每一个的开口75。遮光部件72含有遮蔽材料。
71.遮光部件72含有例如氧化铬。遮光部件72设置在玻璃衬底62的一个面上。遮光部件72不存在于开口75中，从而保持玻璃衬底62曝光。遮光部件72遮蔽光，而开口75允许光通过。
72.具备如上文所配置的遮光部件72的第二透射结构66充当第二区d2，其透射来自曝光的光的一部分。可通过调整遮光部件72和开口75之间的面积比来控制第二区d2中的光透射率。根据遮光部件72的大小和密度调整遮光部件72和开口75之间的面积比。
73.根据显影工艺之后聚酰亚胺膜20的预计厚度和使聚酰亚胺膜20曝光时的曝光剂量来调整第二区d2中的光透射率。可根据曝光剂量和遮光部件72的光透射率来控制聚酰亚胺膜20的厚度的减小量。当使聚酰亚胺膜20曝光时的曝光剂量设定为使得半导体衬底12上的第四区a1中的聚酰亚胺膜20被完全移除。
74.图6b是示出第一区b2的详细结构的平面图。在第一区b2中，光掩模60具备面积小于图6a中示出的遮光部件72的遮光部件73。遮光部件73含有遮蔽材料。配置的其余部分与图6a中示出的配置相同。在第一区b2中，通过将遮光部件73的大小减小到小于遮光部件72来控制遮光部件73和开口75之间的面积比。通过这种布置，第一区b2中的光透射率被设定为高于第二区d2中的光透射率。
75.在图6c中，遮光部件73布置于交错布置中。类似地，第二区d2中的遮光部件72也可布置于交错布置中。图6d示出含有遮蔽材料的遮光部件74和多个开口75的反向布置。类似地，第二区d2中的遮光部件72和开口75也可反转。并且，如图6e中所示出，含有遮蔽材料的遮光部件77可成形为在单个方向中延伸的线形状。
76.并且，如图6f中所示出，第一区b2和第二区d2还可具备玻璃衬底62的一个表面上的半色调材料78。半色调材料78为半透明膜(例如，半透光膜)，且例如可使用含有钼(mo)、铬(cr)、硅(si)和氮化物(n)等的材料。通过半色调材料78的光减少。可通过调整例如半色调材料78中所含的材料的组成比或半色调材料78的厚度等性质来控制半色调材料78的光透射率。在此情况下，由半色调材料78形成的第一透射结构64和第二透射结构66充当掩蔽第一区b2和第二区d2的掩蔽部分。
77.如上文所描述而安置的光掩模60用于相对于半导体衬底12上的聚酰亚胺膜20执行曝光工艺，然后执行显影工艺。此后，将聚酰亚胺膜20加热到固化温度，且执行退火工艺以使聚酰亚胺膜20固化。经由上述步骤，形成具备聚酰亚胺部分20a、20b和20c的聚酰亚胺膜20，如图7中所示出。
78.对应于具备遮光部分68的光掩模60的第三区c2的半导体衬底12上的第三区c1不用光照射。出于此原因，在第三区c1中，保留聚酰亚胺膜20的聚酰亚胺部分20c。在此情况下，在对应于第三区c2的区中，聚酰亚胺膜20的厚度不减小。
79.在曝光步骤中，设定足以完全移除对应于第四区a2的半导体衬底12上的第四区a1中的聚酰亚胺膜20的曝光剂量。在第四区a1中，在显影之后移除聚酰亚胺膜20。在对应于第一区b2和第二区d2的半导体衬底12上的第一区b1和第二区d1中，曝光剂量大于第三区c1中的曝光剂量且小于第四区a1中的曝光剂量。出于此原因，在第一区b1和第二区d1中，因为聚酰亚胺膜20部分曝光，所以在显影之后聚酰亚胺膜20的厚度减小。
80.并且，第一区b2中的光透射率高于第二区d2中的光透射率。出于此原因，第一区b1中的曝光剂量大于第二区d1中的曝光剂量。因此，第一区b1中的聚酰亚胺部分20a的厚度小于第二区d1中的聚酰亚胺部分20b的厚度。经由上述步骤，形成图7中示出的配置。
81.接下来，将如上所述图案化的聚酰亚胺膜20用作蚀刻掩模以在第二绝缘膜18和第一绝缘膜16上执行各向异性干式蚀刻。因为其中不存在聚酰亚胺膜20的开口20d安置于第四区a1中，所以第二绝缘膜18和第一绝缘膜16两者从蚀刻步骤的开头开始蚀刻。
82.通过蚀刻，在第四区a1中，移除金属衬垫46a上的第二绝缘膜18和第一绝缘膜16，且形成如图3中所示出的开口8。通过这种布置，暴露金属衬垫46a的顶面46b。
83.并且，如图7中所示出，在第一区b1和第二区d1中，形成具有厚度s1的聚酰亚胺部分20a和具有厚度s2的聚酰亚胺部分20b。干式蚀刻还致使蚀刻聚酰亚胺膜20。然而，聚酰亚胺膜20的蚀刻速率低于第二绝缘膜18和第一绝缘膜16的蚀刻速率。
84.在第一区b1和第二区d1中，具有减小的厚度的聚酰亚胺部分20a和20b经由蚀刻工艺部分地消失，然后开始下部层的蚀刻。考虑到蚀刻期间聚酰亚胺膜20与第一和第二绝缘膜16和18之间的选择性比，或换句话说聚酰亚胺膜20、氮化硅膜和氧化硅膜之间的选择性比，来设定聚酰亚胺膜20的厚度。
85.在第一区b1中，第二绝缘膜18和第一绝缘膜16的蚀刻的开始被延迟聚酰亚胺部分20a仍保留的时间量。聚酰亚胺膜20越薄，则越早开始蚀刻，且因此下面的层中的蚀刻量增加。当蚀刻结束时，留下具有厚度t1的绝缘膜6，如图3中所示出。
86.在第二区d1中，第二绝缘膜18的蚀刻的开始被延迟具有厚度s2的聚酰亚胺部分20b仍保留的时间量。当蚀刻结束时，移除最上互连件48上的第二绝缘膜18，且形成开口48a，如图3中所示出。在开口48a中，暴露最上互连件48的顶面。
87.在第一区b1中，蚀刻第二绝缘膜18和第一绝缘膜16的一部分。相比而言，在第二区d1中，仅蚀刻第二绝缘膜18已足够。出于此原因，第二区d1中的蚀刻量可小于第一区b1中的蚀刻量。因此，在实施例中，通过使第二区d1中的聚酰亚胺部分20b的厚度s2大于第一区b1中的聚酰亚胺部分20a的厚度s1，蚀刻开始的定时被延迟，且移除聚酰亚胺部分20b之后的蚀刻量减小。
88.并且，通过在第二区d1中延迟蚀刻开始的定时，最上互连件48暴露于干式蚀刻的等离子体环境的时间长度可缩短。通过这种布置，天线效应的影响可减小。如上，通过控制聚酰亚胺膜20的厚度，可控制聚酰亚胺膜20下方的蚀刻目标的开始定时以及蚀刻时间。
89.通过执行上述步骤，制造图3中示出的半导体装置1a。
90.根据依据第一实施例的半导体装置1a、其形成方法和光掩模60，展现以下效应。
91.根据依据实施例的半导体装置1a，切划部分2中的金属衬垫46a包含在含有多个布线层的中间布线层38的最上层中。中间布线层38是定位在重分布层48b中使用的最上互连件48下方的布线层。最上互连件48较厚，但第四金属布线层46相比之下较薄。通过这种布置，厚的最上互连件48不存在于切划部分2的切口部分9中，借此抑制分割步骤中裂缝的发生。
92.并且，切划部分2中的绝缘膜6相比于主电路部分3中的第一绝缘膜16较薄。通过这种布置，抑制分割步骤中裂缝的发生。
93.如上，在根据实施例的半导体装置1a中，抑制分割步骤中裂缝的发生，且因此可改进良率。
94.根据依据实施例的形成半导体装置1a的方法和光掩模60，其中不形成聚酰亚胺膜20的开口20d、具有厚度s1的聚酰亚胺部分20a、具有厚度s2的聚酰亚胺部分20b和具有厚度s3的聚酰亚胺部分20c形成于半导体衬底12上。
95.厚度s1、厚度s2和厚度s3以关系“厚度s1《厚度s2《厚度s3”存在。在第一实施例中，开口20d以及具有三个厚度s1、s2和s3的聚酰亚胺膜20可在单个光刻步骤中形成。开口20d形成于半导体衬底12上的第四区a1中。具有厚度s1的聚酰亚胺部分20a形成于第一区b1中。具有厚度s2的聚酰亚胺部分20b形成于第二区d1中。具有厚度s3的聚酰亚胺部分20c形成于第三区c1中。
96.使聚酰亚胺膜20曝光的步骤中使用的光掩模60具备玻璃衬底62、第一透射结构64、第二透射结构66和遮光部分68。光掩模60的一个表面划分成其中不安置第一透射结构64、第二透射结构66和遮光部分68的第四区a2、其中安置第一透射结构64的第一区b2、其中安置遮光部分68的第三区c2，以及其中安置第二透射结构66的第二区d2。
97.第四区a1对应于第四区a2。第一区b1对应于第一区b2。第三区c1对应于第三区c2。第二区d1对应于第二区d2。在曝光步骤中提供的光照射半导体衬底12上的第四区a1，而不实质上被第四区a2减少。在曝光步骤中提供的光被第三区c2遮蔽，且大体上不照射半导体衬底12上的第三区c1。
98.当曝光步骤中提供的光通过具有第一透射率的第一区b2和具有第二透射率的第二区d2时，光根据每一透射率减少，且照射半导体衬底12。因为第一区b2的第一透射率高于第二区d2的第二透射率，所以对应于第一区b2的半导体衬底12上的第一区b1中的聚酰亚胺部分20a的厚度s1小于对应于第二区d2的第二区d1中的聚酰亚胺部分20b的厚度s2。
99.以此方式，利用根据第一实施例的形成半导体装置1a的方法和光掩模60，可在单个光刻步骤中形成分别具有不同厚度的聚酰亚胺部分20a、20b和20c以及开口20d。因此，可以较低成本制造半导体装置1a。并且，通过这种布置，可通过单个光刻步骤和蚀刻步骤提供具有拥有不同厚度的第一绝缘膜16和绝缘膜6的半导体装置1a。因为步骤数目减少，所以有可能以较低成本提供半导体装置1a。
100.(第二实施例)
101.接下来，将参考图8到13描述第二实施例。在第二实施例的描述中，与第一实施例共同共享的配置的部分将用相同或类似的符号表示，或将由相同或类似的名称指代，且将省略进一步描述。
102.图8和9是示出根据第二实施例的半导体装置1b的示意性配置的图式。图8是图1中
的区p的放大视图。图8是示出第二实施例中例示的切划部分2和邻近于切划部分2的主电路部分3的示意性配置的一个实例的平面图。在图8和9中，切口部分9示出于切划部分2的中心部分中。在稍后的分割步骤中形成切口部分9。切口部分9形成于切划部分2的宽度方向e中的近似中心处。图9示出沿着图8中的线j-j的部分的示意纵向截面。
103.如图8和9中所示出，具备预定宽度和深度的凹槽24在切划部分2的宽度方向中居中安置。凹槽24在方向f上延伸。在切划部分2中，绝缘膜6在宽度方向e中安置在凹槽24的任一侧上。
104.如图9中所示出，在切划部分2中，低k膜14安置在半导体衬底12上，且绝缘膜6安置在低k膜14上。绝缘膜6具有厚度t3。在切划部分2的中心部分中，安置伸出到低k膜14的底部的凹槽24。凹槽24至少从低k膜14的顶面穿透到底面。凹槽24在宽度方向e中划分低k膜14。
105.如图9中所示出，在主电路部分3中，沿着切划部分2和主电路部分3之间的边界线安置堆叠结构54。堆叠结构54包含下部第一布线层50、下部第一连接部分51、下部第二布线层52、下部第二连接部分53、第一金属布线层40、第一连接部分41、第二金属布线层42、第二连接部分43、第三金属布线层44、第三连接部分45和第四金属布线层46。
106.如图9中所示出，堆叠结构54一次安置两列。第一金属布线层40的与第三金属布线层44相对的侧面被低k膜14覆盖。堆叠结构54穿透低k膜14，且堆叠结构54的部分安置于第一绝缘膜16内部并且还安置于半导体衬底12内部。堆叠结构54的每一组件、低k膜14、第一绝缘膜16使用光刻技术、蚀刻技术和cvd形成。应注意，尽管第二实施例说明将堆叠结构54安置在两列中的实例，但此配置是说明性的，且堆叠结构54也可安置为单列，或安置为多个(三个或更多个)列。
107.在主电路部分3中，最上互连件48安置在第一绝缘膜16上。安置第二绝缘膜18和聚酰亚胺膜20以覆盖第一绝缘膜16和最上互连件48。最上互连件48的顶面是开口48a，其中已经移除第二绝缘膜18和聚酰亚胺膜20。在开口48a中，最上互连件48的顶面暴露。
108.主电路部分3的第一绝缘膜16具有厚度t4。在具有厚度t3的绝缘膜6和具有厚度t4的第一绝缘膜16之间形成阶梯。切划部分2中的绝缘膜6的厚度t3和主电路部分3中的第一绝缘膜16的厚度t4以以下关系存在。
109.厚度t3《厚度t4
110.接下来，将参考图8到13来描述根据第二实施例的形成半导体装置1b的方法和光掩模61。
111.首先，如图10中所示出，在主电路部分3中，制备其中形成下部第一布线层50、下部第一连接部分51、下部第二布线层52和下部第二连接部分53的半导体衬底12。举例来说，通过在半导体衬底12中堆叠绝缘层，同时连续地形成下部第一布线层50、下部第一连接部分51、下部第二布线层52和下部第二连接部分53，来形成这些层。
112.接下来，形成具备第一金属布线层40、第一连接部分41、第二金属布线层42、第二连接部分43和第三金属布线层44的低k膜14。举例来说，通过形成多个低k膜，同时连续地形成第一金属布线层40、第一连接部分41、第二金属布线层42、第二连接部分43和第三金属布线层44，来形成这些层。
113.接下来，形成第三连接部分45和第四金属布线层46，且形成第一绝缘膜16。通过形成第一绝缘膜16，同时连续地形成第三连接部分45和第四金属布线层46，来形成这些层。
114.经由上述步骤，形成掩埋在半导体衬底12、低k膜14和第一绝缘膜16内部的堆叠结构54。在切割之前在切割区中使用激光开槽。此时，安置堆叠结构54以使主电路区3免受热量和震动的影响。此外，在其中在切割期间发生裂缝的情况下，还提供抑制此些裂缝传播到主电路区3中的功能。
115.接下来，最上互连件48形成在第一绝缘膜16上。最上互连件48含有例如铝(al)。随后，如图10中所示出，第二绝缘膜18沉积在第一绝缘膜16上并且还沉积在最上互连件48上。第二绝缘膜18含有例如氮化硅(sin)膜。
116.接下来，将聚酰亚胺膜20涂覆在第二绝缘膜18的顶部上。举例来说，聚酰亚胺膜20含有正性感光树脂。如下涂覆聚酰亚胺膜20。使聚酰亚胺液体滴落到半导体衬底12上且旋涂。接下来，执行软烤以蒸发不合需要的溶剂组分。
117.接下来，如图11和12中所示出，通过执行曝光和显影工艺使聚酰亚胺膜20图案化。尽管曝光步骤中使用的光掩模61的布局不同，但配置的其余部分类似于第一实施例中执行的方法。在第二实施例中，光掩模61的图案同样与半导体衬底12上的区对应地布局。
118.如图11和12中所示出，第四区a2对应于半导体衬底12上的第四区a1。第一区b2对应于半导体衬底12上的第一区b1。第三区c2对应于半导体衬底12上的第三区c1。第二区d2对应于半导体衬底12上的第二区d1。
119.光掩模61具备玻璃衬底62，以及第一透射结构64、第二透射结构66，和设置在玻璃衬底62的表面上的遮光部分68。第一透射结构64、第二透射结构66和遮光部分68都不安置于光掩模61的第四区a2中。遮光部分68设置于光掩模61的第三区c2中。
120.第一透射结构64设置于光掩模61的第一区b2中。第二透射结构66设置于光掩模61的第二区d2中。第四区a2、第一区b2、第三区c2和第二区d2的相应透射率以以下关系存在。
121.a2的透射率》b2的透射率》d2的透射率》c2的透射率
122.并且，在曝光和显影工艺之后，半导体衬底12上的第一区b1、第三区c1和第二区d1中的聚酰亚胺部分20a、20b和20c的厚度s1、s2和s3以以下关系存在。
123.厚度s1《厚度s2《厚度s3
124.对于调整第一区b2中的第一透射结构64和第二区d2中的第二透射结构66的透射率的方法，可使用在第一实施例中参考图6a到6f所描述的方法。
125.接下来，如图13中所示出，使用锅炉或烤箱使图案化的聚酰亚胺膜20退火，从而致使聚酰亚胺膜20改变且具有预定的聚酰亚胺膜性质。经由退火，聚酰亚胺膜20的肩部部分在某种程度上改变为对角形状。通过这种布置，形成具备开口20d的聚酰亚胺膜20、具有厚度s1的聚酰亚胺部分20a、具有厚度s2的聚酰亚胺部分20b和具有厚度s3的聚酰亚胺部分20c。应注意，厚度s2和厚度s3中的每一个是从最上互连件48上的第二绝缘膜18的顶部起的厚度，类似于第一实施例。
126.接下来，将如上图案化的聚酰亚胺膜20用作蚀刻掩模以在第二绝缘膜18、第一绝缘膜16和低k膜14上执行各向异性干式蚀刻，如图9中所示出。在开口20d中，连续地蚀刻去除第二绝缘膜18、第一绝缘膜16和低k膜14，且形成至少伸出到低k膜14的底部的凹槽24。凹槽24至少从低k膜14的顶面穿透到底面。
127.并且，在蚀刻期间，聚酰亚胺膜20中的开口20d的宽度变宽，且形成宽度大于开口20d的凹槽24。在其中已经安置具有厚度s1的聚酰亚胺部分20a的部分中，聚酰亚胺部分20a
经由蚀刻部分地消失，且然后蚀刻第二绝缘膜18和第一绝缘膜16。通过这种布置，形成顶面存在于第二绝缘膜18的底面下方的绝缘膜6。绝缘膜6具有厚度t3。
128.应注意，厚度t3是从低k膜14的顶面起的绝缘膜6的厚度。在其中已经安置具有厚度s2的聚酰亚胺部分20b的部分中，或换句话说在最上互连件48上方的部分中，聚酰亚胺部分20b经由蚀刻部分地消失，然后蚀刻第二绝缘膜18。
129.蚀刻去除第二绝缘膜18，从而保持最上互连件48的顶面暴露。在最上互连件48的顶面暴露之后，蚀刻停止，而不实质上更进一步进行。最上互连件48上的蚀刻目标是薄第二绝缘膜18。聚酰亚胺部分20b的厚度s2大于聚酰亚胺部分20a的厚度s1。出于此原因，相对于最上互连件48上的第二绝缘膜18的蚀刻的开始定时被延迟，且最上互连件48的顶部不会过度暴露于蚀刻环境。
130.其中已经安置具有厚度s3的聚酰亚胺部分20c的部分被设定为足够厚而不会归因于蚀刻消失。出于此原因，在此部分中，聚酰亚胺膜20直到蚀刻结束才消失。因此，聚酰亚胺膜20下面的第二绝缘膜18和第一绝缘膜16保持其原始状态。聚酰亚胺膜20下面的第一绝缘膜16具有厚度t4。
131.通过执行上述步骤，制造图9中示出的半导体装置1b。
132.根据依据第二实施例的半导体装置1b、其形成方法和光掩模61，展现类似于根据第一实施例的半导体装置1a、其形成方法和光掩模60的效应。此外，根据依据第二实施例的半导体装置1b，堆叠结构54沿着切划部分2和主电路部分3之间的边界线形成于主电路部分3中。堆叠结构54充当挡止件，其抑制切割期间发生的裂缝传播到主电路部分3中。因此，可抑制切割期间发生的裂缝传播到主电路部分3中。
133.并且，根据依据第二实施例的半导体装置1b，凹槽24穿透低k膜14。低k膜14不存在于切口部分9中。因此，抑制分割步骤中裂缝的发生。出于此原因，抑制裂缝经由低k膜14传播且到达主电路部分3。
134.在上述实施例中，给出使用正性聚酰亚胺膜的情况作为实例，但可改为使用负性聚酰亚胺膜。在使用负性聚酰亚胺膜的情况下，用作曝光掩模的光掩模60和61的明和暗图案反转。
135.如上所述，将dram描述为根据各种实施例的半导体装置的实例，但是以上描述仅是一个实例，且不希望限于dram。例如，还可以应用除dram之外的存储器装置，例如静态随机存取存储器(sram)、快闪存储器、可擦除可编程只读存储器(eprom)、磁阻随机存取存储器(mram)和相变存储器，作为半导体装置。此外，举例来说，包含例如微处理器和专用集成电路(asic)等逻辑ic的除存储器以外的装置也可适用作根据前述实施例的半导体装置。
136.尽管已在某些优选实施例和实例的上下文中公开本发明，但所属领域的技术人员将理解，本发明扩展超出特定公开的实施例到本发明的其它替代实施例和/或用途及其明显修改和等效物。另外，基于本公开，在本发明的范围内的其它修改对于所属领域的技术人员来说将是显而易见的。还审慎考虑，可进行实施例的特定特征和方面的各种组合或子组合，并且这些组合或子组合仍落在本发明的范围内。应理解，所公开实施例的各种特征和方面可彼此组合或替换以便形成所公开的发明的变化模式。因此，希望本文所公开的本发明中的至少一些的范围不应受上文所描述的特定所公开实施例的限制。