半导体的制作方法与流程

1.本发明属于集成电路制造技术领域，具体涉及一种半导体的制作方法。


背景技术：

2.图像传感器广泛地用于数字静态相机、蜂窝式电话、安全摄像机以及医学、汽车及其它应用中。由于对更高解析度、更低电力消耗、增大动态范围等的不断增加的需求，图像传感器的装置架构已持续快速地发展。这些需求也已促进了图像传感器在这些装置中的进一步小型化及集成。
3.图像传感器包含多个光敏元件，来自外部场景的图像光入射于图像传感器上，使得每一光敏元件吸收一部分入射图像光。图像传感器中所包含的光敏元件(例如光电二极管)各自在吸收图像光之后产生图像电荷。所产生的图像电荷量与图像光的强度成比例。所产生的图像电荷可用于表示外部场景的图像。
4.图像传感器通过在光敏元件之间加入深沟槽隔离(dti)，避免相邻光敏元件之间的串扰，提高图像传感器的电子隔离功能，从而提高成像的质量，而通过做更小尺寸的深沟槽隔离(dti)工艺可以提高图像传感器成像的质量，同时相同面积可以做更多光敏元件，从而提高像素。图像传感器的小型化可致使邻近光敏元件之间的距离减小，因此对深沟槽隔离(dti)的小尺寸提出迫切需求。
5.但是做小尺寸的深沟槽隔离，亦即减小深沟槽隔离(dti)的关键尺寸(cd)，需要更昂贵的光刻胶和更精确的工艺控制，对成本增加很大，需要找到一种更合适的制作方法。


技术实现要素：

6.本发明的目的在于以较低成本形成小尺寸的深沟槽隔离(dti)半导体器件，提升半导体器件的成像质量。
7.本发明提供一种半导体的制作方法，包括：
8.提供衬底，在所述衬底上依次形成第一介质层、第二介质层和第三介质层，所述第三介质层具有初始开口；
9.形成第一沉积层，所述第一沉积层至少覆盖所述初始开口的侧壁表面，以形成具有第一开口的第一掩膜层；
10.以所述第一掩膜层为掩膜进行第一次刻蚀，去除所述第一开口正下方的所述第二介质层至暴露出所述第二介质层的侧壁；
11.形成第二沉积层，所述第二沉积层至少覆盖所述第一开口的侧壁和暴露出的所述第二介质层的侧壁，以形成具有第二开口的第二掩膜层；
12.以所述第二掩膜层为掩膜进行第二次刻蚀，去除所述第二开口正下方的第一介质层至暴露出所述衬底；
13.去除所述第二掩膜层，以具有所述第二开口的所述第一介质层为掩膜刻蚀所述衬底，形成沟槽。
14.进一步的，形成所述第一掩膜层、进行所述第一次刻蚀、形成所述第二掩膜层以及进行所述第二次刻蚀的步骤均在同一蚀刻机台中完成。进一步的，形成所述第一沉积层的工艺参数：沉积气体包括c4f8，源功率：800～1200w，偏置电压：250～400v，沉积气体的流量100～500sccm。
15.进一步的，所述初始开口的侧壁上形成的所述第一沉积层的厚度大于等于200nm。
16.进一步的，刻蚀所述第一开口正下方的第二介质层的工艺参数：刻蚀气体包括cf4，源功率：600～800w，偏置电压：250～400v。
17.进一步的，形成所述第二沉积层的工艺为：沉积气体包括c4f8，源功率：800～1200w，偏置电压：250～400v，沉积气体的流量200～600sccm。
18.进一步的，刻蚀所述第二开口正下方的所述第一介质层的工艺参数：刻蚀气体包括co、o2，ar2，源功率：800～1500w，偏置电压：200～400v。
19.进一步的，去除所述第二掩膜层包括：所述第二沉积层、所述第一沉积层和所述第三介质层均使用o2等离子体灰化或者剥离液浸泡去除，所述第二介质层采用草酸湿法刻蚀去除。
20.进一步的，刻蚀所述衬底采用刻蚀和钝化交替进行，刻蚀气体包括sf6，钝化气体包括c4f8。
21.进一步的，刻蚀所述衬底的工艺中，所述钝化工艺参数包括：钝化气体c4f8，钝化时间10-30s，电源功率450-600w，c4f8流量10-20sccm，压力3-10mtor，温度30-50℃，偏置电压：60～100v；所述刻蚀工艺参数具体包括：刻蚀气体sf6，刻蚀时间30-50s，电源功率300-400w，sf6流量30-50sccm，压力3-10mtor，温度30-50℃。
22.进一步的，所述第一介质层为底部抗反射层，所述第二介质层为低温氧化层，所述第三介质层为光阻层。
23.与现有技术相比，本发明具有如下有益效果：
24.本发明提供一种半导体的制作方法，包括：提供衬底，在所述衬底上依次形成第一介质层、第二介质层和第三介质层，所述第三介质层具有初始开口；形成第一沉积层，所述第一沉积层至少覆盖所述初始开口的侧壁表面，以形成具有第一开口的第一掩膜层；以所述第一掩膜层为掩膜进行第一次刻蚀，去除所述第一开口正下方的所述第二介质层至暴露出所述第二介质层的侧壁；形成第二沉积层，所述第二沉积层至少覆盖所述第一开口的侧壁和暴露出的所述第二介质层的侧壁，以形成具有第二开口的第二掩膜层；以所述第二掩膜层为掩膜进行第二次刻蚀，去除所述第二开口正下方的第一介质层至暴露出所述衬底；去除所述第二掩膜层，以具有所述第二开口的所述第一介质层为掩膜刻蚀所述衬底，形成沟槽。
25.本发明将沉积与刻蚀工艺分离，形成第一沉积层，以缩小待刻蚀的第二介质层的宽度；形成第二沉积层，以缩小待刻蚀的第一介质层的宽度，逐层传递用于缩小最终形成的沟槽的关键尺寸(cd)；亦即在第一介质层、第二介质层和第三介质层三层结构中通过插入两步沉积工艺来有效缩小沟槽的关键尺寸(cd)。以较低成本形成小尺寸的深沟槽隔离(dti)，相同面积可以做更多光敏元件，从而提高像素，提升成像质量。
reflective coating)；第二介质层14例如为低温氧化层(lto，low temperature oxide)、氮化硅层、碳化硅层、氮化钛层、氮化钽层、氧化钛层以及氧化钽层中的一种或两种以上组合。第三介质层15例如为光阻层，由曝光、显影步骤而被图案化，形成具有既定形状的图案，形成贯穿光阻层的初始开口k0。第一介质层13例如为底部抗反射层，可以在图案化光阻层时降低光反射。可替换性的，第三介质层15还可为多晶硅层、氧化硅层、氮化硅层和碳化硅层中的一种或两种以上组合。可通过化学气相沉积形成该第三介质层15。通过在第三介质层15上形成光阻层，再采用带有图形的掩模版对所述光阻层进行曝光、显影等，以形成图形化光阻层，该图形化光阻层中的图形定义出初始开口k0；然后以所述图形化光阻层为掩膜，采用刻蚀工艺图形化所述第三介质层15，形成贯穿所述第三介质层15的初始开口k0，之后去除图形化光阻层。
48.在另一实施例中，第一介质层13例如为氧化硅层、第二介质层14例如为氮化硅层，第三介质层15例如为氧化硅层，构成ono(氧化硅层-氮化硅层-氧化硅层)叠层结构；第一介质层13、第二介质层14、第三介质层15还可以是其他任意材料的组合。
49.如图3和图4所示，步骤s2中，形成第一沉积层16，所述第一沉积层16至少覆盖所述初始开口k0的侧壁表面，以形成具有第一开口k1的第一掩膜层，具有第一开口k1的第一沉积层16以及图形化的第三介质层共同构成第一掩膜层；第一开口k1在垂直于衬底11的截面上的截面宽度为d1，宽度d1亦即第一开口k1的两侧壁上的第一沉积层16的间距，应当理解待刻蚀的第二介质层14后续被刻蚀后在垂直于衬底的截面上的刻蚀开口截面宽度也为d1。本步骤通过在初始开口k0中形成第一沉积层16以缩小待刻蚀的第二介质层14的宽度d1，用于缩小最终形成的沟槽的关键尺寸(cd)。第一沉积层16还可覆盖初始开口k0暴露出的第二介质层14的表面。
50.第一沉积层16可通过沉积工艺形成，沉积气体包括c4f8，源功率：800～1200w，偏置电压：250～400v。使包含c4f8的沉积气体从气体源流入等离子体处理腔室。在一个示例中，该沉积气体是由纯净的c4f8组成的，沉积气体的流量：100～500sccm。将该沉积气体转化为沉积等离子体，提供该沉积约30秒。然后停止沉积该沉积层，保持90～150毫托(mtorr)的压强。优选地，提供沉积至少20秒。更优选地，提供沉积至少25秒。最优选地，提供沉积至少30秒。优选地，侧壁上的第一沉积层至少200nm厚。更优选地，侧壁上的第一沉积层至少300nm厚。
51.如图4所示，步骤s3中，以所述第一掩膜层为掩膜进行第一次刻蚀，去除所述第一开口k1正下方的所述第二介质层14至暴露出所述第二介质层14的侧壁。具体刻蚀第一开口k1正下方的第二介质层14，至暴露出所述第一介质层13。刻蚀气体包括cf4，源功率：600～800w，偏置电压：250～400v。
52.如图5和图6所示，步骤s4中，形成第二沉积层17，所述第二沉积层17至少覆盖第一开口k1的侧壁和暴露出的第二介质层14的侧壁，以形成具有第二开口k2的第二掩膜层；具体的，第二介质层14、第三介质层15、第一沉积层16和第二沉积层17共同构成第二掩膜层。本步骤通过形成第二沉积层17，以缩小待刻蚀的第一介质层13的宽度d2，用于缩小最终形成的沟槽的关键尺寸(cd)。该宽度d2具体指待刻蚀的第一介质层13后续被刻蚀后在垂直于衬底的截面上刻蚀开口的截面宽度，宽度d2也为第二开口k2的截面宽度，宽度d2亦即第二开口k2的两侧壁上的第二沉积层17的间距。第二沉积层17可通过沉积工艺形成，沉积气体包括
c4f8，源功率：800～1200w，偏置电压：250～400v。
53.如图6和图7所示，步骤s5中，以所述第二掩膜层为掩膜进行第二次刻蚀，去除所述第二开口k2正下方的第一介质层13至暴露出所述衬底11。具体刻蚀第二开口k2正下方的第一介质层13和氧化层12，至暴露出所述衬底11。刻蚀气体包括co、o2，ar2，源功率：800～1500w，偏置电压：200～400v。
54.本实施例中形成所述第一掩膜层、进行所述第一次刻蚀、形成所述第二掩膜层以及进行所述第二次刻蚀的步骤均在同一蚀刻机台中完成，也称为原位刻蚀，避免了现有工艺中形成掩膜层与刻蚀分别在不同机台，转移机台引起的步骤增加以及工序时长增加等问题。
55.继续如图6和图7所示，步骤s6中，去除所述第二掩膜层，以具有所述第二开口k2的所述第一介质层13为掩膜刻蚀所述衬底11，形成沟槽v。去除所述第二掩膜层具体去除第二介质层14、第三介质层15、第一沉积层16和第二沉积层17。可使用o2等离子体灰化或者剥离液浸泡去除第二沉积层17、第一沉积层16和第三介质层15。第一沉积层16和第二沉积层17均是c4f8形成的有机聚合物，o2等离子体灰化或者剥离液浸泡都能去除该有机聚合物。所述o2等离子体灰化工艺参数为：处理时间60-120s，电源功率300-400w，o2流量300-500sccm，压力10-30mt，温度30-50℃。所述剥离液，可以选择nmp剥离液浸泡120-240s。n-甲基吡咯烷酮，英文名称n-methyl pyrrolidone，即nmp，是重要的化工原料，是一种选择性强和稳定性好的极性溶剂。第二介质层14可采用湿法刻蚀去除，示例性的，采用草酸湿法刻蚀去除第二介质层14，湿法刻蚀时间20-50s，草酸浓度2-10wt％。
56.如图8和图9所示，以具有所述第二开口k2的所述第一介质层13为掩膜刻蚀所述衬底11，形成沟槽v。在垂直于衬底的截面上，沟槽v的截面宽度为d，沟槽v的截面宽度为d近似等于第二开口k2的截面宽度d2，在刻蚀过程中由少许侧向刻蚀导致二者的偏差。沟槽v的截面宽度为d可作为沟槽的关键尺寸。刻蚀衬底11可采用bosch工艺，刻蚀气体包括sf6，钝化气体包括c4f8。bosch工艺是指在集成电路制造中为了阻止或减弱侧向刻蚀，设法在刻蚀的侧向边壁沉积一层刻蚀薄膜的工艺。首先采用氟基活性基团进行硅的刻蚀，然后进行侧壁钝化，刻蚀和钝化两步工艺交替进行。通过交替转换刻蚀气体与钝化气体实现刻蚀与边壁钝化。c4f8在等离子体中能够形成氟化碳类高分子聚合物，沉积在硅表面能够阻止氟离子与硅的反应。刻蚀与钝化每5～10s转换一个周期。在短时间的各向同性刻蚀之后即将刚刚刻蚀过的硅表面钝化。在深度方向由于有离子的物理溅射轰击，钝化膜可以保留下来，这样下一个周期的刻蚀就不会发生侧向刻蚀。通过这种周期性“刻蚀-钝化-刻蚀”，刻蚀只沿着深度方向进行，最终形成沟槽v，该沟槽例如为深沟槽，在深沟槽中填充隔离层，形成深沟槽隔离(dpi)。沟槽v的深度至少为500nm。更优选地，沟槽v的深度至少为1000nm。优选地，沟槽v的深度与宽度的纵横比至少为5：1。更优选地，沟槽v的纵横比至少为10：1。
57.刻蚀衬底11形成沟槽v的工艺中，示例性的，沉积(钝化)工艺参数具体包括：沉积气体c4f8，沉积时间10-30s，电源功率450-600w，c4f8流量10-20sccm，压力3-10mtor，温度30-50℃，偏置电压：60～100v。bosch工艺中c4f8主要用来形成侧壁保护聚合物，保护侧壁不被损伤。刻蚀工艺参数具体包括：刻蚀气体sf6，刻蚀时间30-50s，电源功率300-400w，sf6流量30-50sccm，压力3-10mtor，温度30-50℃。
58.如图9所示，去除第一介质层13，可通过干法刻蚀工艺去除。刻蚀气体包括co、o2，
ar2，源功率：800～1500w，偏置电压：200～400v。至此在衬底中形成小尺寸的深沟槽隔离(dti)半导体器件，该半导体器件可用作图像传感器以及其他需要沟槽隔离的器件。相同面积可以做更多光敏元件，从而提高像素，提升半导体器件的成像质量。
59.综上所述，本发明提供一种半导体的制作方法，包括：提供衬底，在衬底上依次形成第一介质层、第二介质层和第三介质层，第三介质层具有初始开口；形成第一沉积层，第一沉积层至少覆盖初始开口的侧壁表面；刻蚀第一开口正下方的第二介质层，至暴露出第二介质层的侧壁；形成第二沉积层，第二沉积层至少覆盖第一开口的侧壁和暴露出的第二介质层的侧壁；刻蚀第二开口正下方的第一介质层至暴露出衬底；刻蚀衬底，形成沟槽。本发明将沉积与刻蚀工艺分离，形成第一沉积层，以缩小待刻蚀的第二介质层的宽度；形成第二沉积层，以缩小待刻蚀的第一介质层的宽度，逐层传递以缩小最终形成的沟槽的关键尺寸；以较低成本形成小尺寸的深沟槽隔离(dti)，提升了成像质量。
60.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
61.上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。