一种电压电流转换电路、射频功率放大器和电子系统的制作方法

1.本发明涉及电路技术领域，尤其涉及一种电压电流转换电路、射频功率放大器和电子系统。


背景技术：

2.电子系统通常在较低的电源电压下表现出较低的功耗，通过降低电子系统的电源电压，直接减少了电源功率，由此节省电力。
3.随着经济社会的快速发展，电子系统的低功耗要求越来越强烈。但是，低功耗使得电子系统的电源电压越来越低，而越来越低的电源电压也限制了集成电路能够处理的信号的电压范围。


技术实现要素：

4.有鉴于此，本发明实施例期望提供一种电压电流转换电路、射频功率放大器和电子系统。
5.第一方面，本发明实施例提供了一种电压电流转换电路，包括：第一电压源电路，所述第一电压源电路与第一电压源连接，用于基于所述第一电压源的第一输入电压输出第一电压；第二电压源电路，所述第二电压源电路与第二电压源连接，用于基于所述第二电压源的第二输入电压输出第二电压；电平移位电路，分别与所述第一电压源电路的输出端和第二电压源电路的输出端连接，用于将所述第一电压移位第一移位量，得到第一移位电压，且将所述第二电压移位第二移位量，得到第二移位电压；其中，所述第一移位量和所述第二移位量均与所述第一输入电压负相关；转换电路，与所述电平移位电路的输出端连接，用于根据所述第一移位电压和所述第二移位电压之间的电压差，输出电流。
6.在一个实施例中，所述电平移位电路，包括：第一晶体管，所述第一晶体管的栅极与所述第一电压源电路的输出端连接，所述第一晶体管的源极与所述转换电路连接，所述第一晶体管的漏极接地；第二晶体管，所述第二晶体管的栅极与所述第二电压源电路的输出端连接，所述第二晶体管的源极与所述转换电路连接，所述第二晶体管的漏极接地。
7.在一个实施例中，所述电平移位电路，还包括：第一电流源，所述第一电流源连接在供电电源和所述第一晶体管的源极之间，其中，所述第一电流源提供的电流与所述第一输入电压负相关；第二电流源，所述第二电流源连接在所述供电电源与所述第二晶体管的源极之间，所述第二电流源提供的电流与所述第一输入电压负相关。
8.在一个实施例中，所述第一电压源电路，包括：第一电阻；第三晶体管，所述第三晶体管的栅极与所述第一电压源连接，所述第三晶体管的源极经所述第一电阻与所述第一晶体管的栅极连接，所述第三晶体管的漏极接地；
9.第三电流源，所述第三电流源的一端与供电电源连接，另一端分别与所述第一晶体管的栅极，以及，与所述第一电阻连接。
10.在一个实施例中，所述第二电压源电路，包括：第二电阻；第四晶体管，所述第四晶
体管的栅极与所述第二电压源连接，所述第四晶体管的源极经所述第二电阻与所述第二晶体管的栅极连接，所述第四晶体管的漏极接地；
11.第四电流源，所述第四电流源的一端与供电电源连接，另一端分别与所述第二晶体管的栅极，以及，与所述第二电阻连接。
12.在一个实施例中，所述第二电压源为恒压源。
13.在一个实施例中，所述转换电路包括：第五电流源，所述第五电流源的一端接地；电流输出支路，所述电流输出支路分别与所述第五电流源和所述电平移位电路连接，用于基于所述电平移位电路输出的第一移位电压产生第一电流，以及基于第二移位电压产生第二电流，并基于所述第一电流、第二电流和所述第五电流源提供的电流输出第三电流。
14.在一个实施例中，所述电流输出支路，包括：第一支路，所述第一支路分别与所述第五电流源和所述电平移位电路连接，用于基于所述电平移位电路输出的第一移位电压产生第一电流；第二支路，所述第二支路分别与所述第五电流源和所述电平移位电路连接，用于基于所述电平移位电路输出的第二移位电压产生第二电流。
15.在一个实施例中，所述第一支路，包括：第三电阻；第五晶体管，所述第五晶体管的漏极与供电电源连接，所述第五晶体管的源极经所述第三电阻与所述第五电流源连接，所述第五晶体管的栅极与所述电平移位电路连接。
16.在一个实施例中，所述第二支路，包括：第四电阻；电流镜像电路，所述电流镜像电路与供电电源连接；第六晶体管，所述第六晶体管的漏极与所述电流镜像电路连接，所述第六晶体管的源极经所述第四电阻与所述第五电流源连接，所述第六晶体管的栅极与所述电平移位电路连接。
17.第二方面，本发明实施例还提供了一种射频功率放大器，所述射频功率放大器包括上述任一项所述的电压电流转换电路。
18.第三方面，本发明实施例还提供了一种电子系统，所述电子系统包括上述任一项所述的射频功率放大器。
19.本实施例的电压电流转换电路通过电平移位电路对第一输入电压和第二输入电压进行移位，且使第一输入电压和第二输入电压对应的第一移位量和第二移位量均与第一输入电压负相关，并最终基于移位后的第一移位电压和第二移位电压之间的电压差，输出电流。本实施例通过对输入电压进行移位，且使移位量随输入电压的增大逐渐减小，在降低了电压电流转换电路的最低电压的同时，尽量减小电压电流转换电路的最高电压的影响，可增大电压电流转换电路的输入电压范围。
附图说明
20.图1为一种电压电流转换电路的结构示意图；
21.图2为本发明实施例提供的电压电流转换电路的框图；
22.图3为本发明实施例的第一移位量与第一输入电压的一种关系示意图；
23.图4为本发明实施例的第一移位量与第一输入电压的另一种关系示意图；
24.图5为本发明实施例提供的电压电流转换电路的结构示意图；
25.图6为本发明实施例的第一电流源的电流与第一输入电压的一种关系示意图；
26.图7为本发明实施例的第一电流源的电流与第一输入电压的另一种关系示意图。
具体实施方式
27.为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，所描述的实施例不应视为对本发明的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
28.在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互任意组合。虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
29.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本发明实施例的目的，不是旨在限制本发明。
30.图1是一种电压电流转换电路的结构示意图。如图1所示，电压电流转换电路20将输入电压v
in1
转化为输出电流i
out1
。
31.电阻r7的上端h点电位为：
[0032]vh
＝v
ref1
v
gs,mp8
i
ib5
*r
6-v
gs,mn3
，其中，v
gs,mp8
为晶体管mp8的源极和栅极之间的电压差,v
gs,mn3
为晶体管mn3的源极和栅极之间的电压差,i
ib5
为电流源ib5提供的电流，r6为电阻r6的阻值。
[0033]
电阻r8的上端i点电位为：
[0034]vi
＝v
in1
v
gs,mp7
i
ib4
*r
5-v
gs,mn4
，其中，v
gs,mp7
为晶体管mp7的源极和栅极之间的电压差,v
gs,mn4
为晶体管mn4的源极和栅极之间的电压差,i
ib4
为电流源ib4提供的电流，r5为电阻r5的阻值。
[0035]
如果w9/l9＝w
10
/l
10
，w
11
/l
11
＝w
12
/l
12
，w
13
/l
13
＝w
14
/l
14
，r5＝r6，r7＝r8，i
ib4
＝i
ib5
，其中，
[0036]
w9/l9为晶体管mp7的沟道宽度w与沟道长度l的比率；
[0037]w10
/l
10
为晶体管mp8的沟道宽度w与沟道长度l的比率；
[0038]w11
/l
11
为晶体管mp9的沟道宽度w与沟道长度l的比率；
[0039]w12
/l
12
为晶体管mp10的沟道宽度w与沟道长度l的比率；
[0040]w13
/l
13
为晶体管mn3的沟道宽度w与沟道长度l的比率；
[0041]w14
/l
14
为晶体管mn4的沟道宽度w与沟道长度l的比率；
[0042]
r5为第五电阻的阻值；
[0043]
r6为第六电阻的阻值；
[0044]
r7为第七电阻的阻值；
[0045]
r8为第八电阻的阻值；
[0046]iib4
为第四电流源提供的电流；
[0047]iib5
为第五电流源提供的电流；
[0048]
那么，电压电流转换电路20的输出电流为：
[0049]
电阻r7的电流为：
[0050]
基于该电压电流转换电路20，存在输入电压范围受限的问题，如下：
[0051]
1.输入电压很低时，电路中电流源ib3的电压受限。j点电位为：vj＝v
ref1
v
gs,mp8
i
ib5
*r
6-v
gs,mn3-i7*r7，可知输入电压v
in1
越小，j点电位越低，会使电流源ib3进入线性区，使得输出电流i
out1
变小；
[0052]
2.输入电压很高时，电路中电流源ib4的电压受限。为解决上述问题1，一般会增大电阻r5和r6的阻值的方法，从而抬高低输入电压时j点的电位。但是，随着电阻r5和r6的增大，l点电位相应抬高。从而导致在v
in1
比较高的情况下，电流源ib4进入线性区，使得输出电流i
out1
变小。l点电位为：v
l
＝v
in1
v
gs,mp7
i
r5
*r5。
[0053]
为了解决输入电压范围受限的问题，本技术实施例提供一种改进的电压电流转换电路。图2是本发明实施例提供的电压电流转换电路的框图。如图2所示，电压电流转换电路10，包括：
[0054]
第一电压源电路110，所述第一电压源电路110与第一电压源(图中未示出)连接，用于基于所述第一电压源的第一输入电压输出第一电压；
[0055]
第二电压源电路120，所述第二电压源电路120与第二电压源(图中未示出)连接，用于基于所述第二电压源的第二输入电压输出第二电压；
[0056]
电平移位电路130，分别与所述第一电压源电路110的输出端和第二电压源电路120的输出端连接，用于将所述第一电压移位第一移位量，得到第一移位电压，且将所述第二电压移位第二移位量，得到第二移位电压；其中，所述第一移位量和所述第二移位量均与所述第一输入电压负相关；
[0057]
转换电路140，与所述电平移位电路130的输出端连接，用于根据所述第一移位电压和所述第二移位电压之间的电压差，输出电流。
[0058]
在本实施例中，第一移位量可以为正值或负值，当第一移位量为正值时，第一电压抬升第一移位量得到第一移位电压；当第一移位量为负值时，第一电压降低第一移位量得到第一移位电压。
[0059]
第二移位量可以为正值或负值，当第二移位量为正值时，第二电压抬升第二移位量得到第二移位电压；当第二移位量为负值时，第二电压降低第二移位量得到第二移位电压。
[0060]
在本实施例中，第一移位量与第一输入电压负相关，也即，第一移位量与第一输入电压的变动方向相反。例如，第一输入电压由大到小变化时，第一移位量由小到大变化；第一输入电压由小到大变化时，第一抬移位由大到小变化。
[0061]
相应地，第二移位量与第一输入电压负相关，也即，第二移位量与第一输入电压的变动方向相反。例如，第一输入电压由大到小变化时，第二移位量由小到大变化；第一输入电压由小到大变化时，第二移位量由大到小变化。
[0062]
示例性地，图3为本发明实施例第一移位量与第一输入电压，和/或，第二移位量与第一输入电压的一种关系示意图，图4为本发明实施例第一移位量与第一输入电压，和/或，第二移位量与第一输入电压的另一种关系示意图。在图3和图4中，纵轴v
gs
为第一移位量或第二移位量，横轴v
in
为第一输入电压，可见，第一移位量与第一输入电压的变动方向相反，以及，第二移位量与第一输入电压的变动方向相反。
[0063]
可以理解地，第一移位量与第一输入电压的关系，以及，第二移位量与第一输入电
压的关系并不局限于上述两种关系示意图，只要满足第一移位量与第一输入电压负相关，以及，第二移位量与第一输入电压负相关即可，本技术对此不作限制。
[0064]
本实施例通过电平移位电路对第一输入电压和第二输入电压进行移位，且使第一输入电压和第二输入电压对应的第一移位量和第二移位量均与第一输入电压负相关，并最终基于移位后的第一移位电压和第二移位电压之间的电压差，输出电流。本实施例通过对输入电压进行移位，且使移位量随输入电压的增大逐渐减小，在降低了电压电流转换电路的最低电压的同时，尽量减小电压电流转换电路的最高电压的影响，可增大电压电流转换电路的输入电压范围。
[0065]
在一些实施例中，所述第二电压源为恒压源，也即，第二电压源的第二输入电压为恒定电压。
[0066]
在一些实施例中，所述第一电压源为可变电压源，也即，第一电压源的第一输入电压为并不是恒定的。
[0067]
在一些实施例中，所述第一移位量和第二移位量相等。
[0068]
在本实施例中，若第一移位量和第二移位量相等，在第一电压源电路和第二电压源电路对于输入电压的调整量相同的情况下，第一移位电压和第二移位电压之间的电压差仍等于第一输入电压和第二输入电压之间的电压差，从而，在实际应用过程中，通过调整第一输入电压的大小，即可改变第一输入电压和第二输入电压之间的电压差，改变输出电流的大小。
[0069]
具体地，图5是本发明实施例提供的电压电流转换电路的一种结构示意图。如图5所示，所述电平移位电路130，包括：
[0070]
第一晶体管mp3，所述第一晶体管mp3的栅极与所述第一电压源电路110的输出端连接，所述第一晶体管mp3的源极与所述转换电路140连接，所述第一晶体管mp3的漏极接地；
[0071]
第二晶体管mp4，所述第二晶体管mp4的栅极与所述第二电压源电路120的输出端连接，所述第二晶体管mp4的源极与所述转换电路140连接，所述第二晶体管mp4的漏极接地；
[0072]
第一电流源iramp1，所述第一电流源iramp1连接在供电电源和所述第一晶体管mp3的源极之间，其中，所述第一电流源iramp1提供的电流与所述第一输入电压负相关；
[0073]
第二电流源iramp2，所述第二电流源iramp2连接在所述供电电源与所述第二晶体管mp4的源极之间，所述第二电流源iramp2提供的电流与所述第一输入电压负相关。
[0074]
在本实施例中，第一晶体管mp3和第二晶体管mp4均为p型mos晶体管。
[0075]
请继续参考图5，所述第一电压源电路110，包括：
[0076]
第一电阻r1；
[0077]
第三晶体管mp1，所述第三晶体管mp1的栅极与所述第一电压源连接，所述第三晶体管mp1的源极经所述第一电阻r1与所述第一晶体管mp3的栅极连接，所述第三晶体管mp1的漏极接地；
[0078]
第三电流源ib1，所述第三电流源ib1的一端与供电电源连接，另一端分别与所述第一晶体管mp3的栅极，以及，与所述第一电阻r1连接。
[0079]
同时，所述第二电压源电路120，包括：
[0080]
第二电阻r2；
[0081]
第四晶体管mp2，所述第四晶体管mp2的栅极与所述第二电压源连接，所述第四晶体管mp2的源极经所述第二电阻r2与所述第二晶体管mp4的栅极连接，所述第四晶体管mp2的漏极接地；
[0082]
第四电流源ib2，所述第四电流源ib2的一端与供电电源连接，另一端分别与所述第二晶体管mp4的栅极，以及，与所述第二电阻r4连接。
[0083]
在本实施例中，第三晶体管mp1和第四晶体管mp2均为p型mos晶体管。
[0084]
请继续参考图5，在第一输入电压v
in
达到第三晶体管mp1的导通电压时，导通第三晶体管mp1，则，
[0085]
g点的电位为：vg＝v
in
v
gs,mp1
i
ib1
*r1；
[0086]
e点的电位为：ve＝v
in
v
gs,mp1
i
ib1
*r1 v
gs,mp3
；
[0087]
c点的电位为：vc＝v
in
v
gs,mp1
i
ib1
*r1 v
gs,mp3-v
gs,mn2-i4*r4；
[0088]
其中，v
in
为第一输入电压，v
gs,mp1
为第三晶体管mp1的源极和栅极之间的电压差,v
gs,mp3
为第一晶体管mp3的源极和栅极之间的电压差,v
gs,mn2
为第六晶体管mn2的源极和栅极之间的电压差,i
ib1
为第三电流源ib1提供的电流，i4为流经电阻r4的电流，r1为第一电阻r1的阻值，r4为第四电阻r4的阻值。
[0089]
显然，g点到接地端的电压(也即，vg)对应于第一电压，v
gs,mp3
对应于第一移位量。
[0090]
同时，在第二输入电压达到第四晶体管mp2的导通电压时，导通第四晶体管mp2，则，
[0091]
f点的电位为：vf＝v
ref
v
gs,mp2
i
ib2
*r2；
[0092]
d点的电位为：vd＝v
ref
v
gs,mp2
i
ib2
*r2 v
gs,mp4
；
[0093]
c点的电位为：vc＝v
ref
v
gs,mp2
i
ib2
*r2 v
gs,mp4-v
gs,mn1-i3*r3；
[0094]
其中，v
ref
为第二输入电压，v
gs,mp2
为第四晶体管mp2的源极和栅极之间的电压差,v
gs,mp4
为第二晶体管mp4的源极和栅极之间的电压差,v
gs,mn1
为第五晶体管mn1的源极和栅极之间的电压差,i
ib2
为第四电流源ib2提供的电流，i3为流经第三电阻r3的电流，r2为第二电阻r2的阻值，r3为第三电阻r3的阻值。
[0095]
显然，f点到接地端的电压(也即，vf)对应于第二电压，v
gs,mp4
对应于第二移位量。
[0096]
示例性地，图6为本发明实施例第一电流源iramp1提供的电流与第一输入电压，和/或，第二电流源iramp2提供的电流与第一输入电压的关系示意图，图6为本发明实施例第一电流源iramp1提供的电流与第一输入电压的平方，和/或，第二电流源iramp2提供的电流与第一输入电压的平方的关系示意图。在图5和图6中，纵轴iramp为第一电流源iramp1提供的电流或第二电流源iramp2提供的电流，横轴v
in
为第一输入电压，可见，如图5所示，第一电流源iramp1提供的电流与第一输入电压的变动方向相反，以及，第二电流源iramp2提供的电流与第一输入电压的变动方向相反；如图7所示，第一电流源iramp1提供的电流与第一输入电压的平方的变动方向相反，以及，第二电流源iramp2提供的电流与第一输入电压的平方的变动方向相反。
[0097]
同时，如果w1/l1＝w2/l2，w3/l3＝w4/l4，w5/l5＝w6/l6，r1＝r2，r3＝r4，i
ib1
＝i
ib2
，i
iramp1
＝i
iramp2
，其中，
[0098]
w1/l1为第一晶体管mp3的沟道宽度w与沟道长度l的比率；
[0099]
w2/l2为第二晶体管mp4的沟道宽度w与沟道长度l的比率；
[0100]
w3/l3为第三晶体管mp1的沟道宽度w与沟道长度l的比率；
[0101]
w4/l4为第四晶体管mp2的沟道宽度w与沟道长度l的比率；
[0102]
w5/l5为第五晶体管mn1的沟道宽度w与沟道长度l的比率；
[0103]
w6/l6为第六晶体管mn2的沟道宽度w与沟道长度l的比率；
[0104]
r1为第一电阻的阻值；
[0105]
r2为第二电阻的阻值；
[0106]
r3为第三电阻的阻值；
[0107]
r4为第四电阻的阻值；
[0108]iib1
为第三电流源ib1提供的电流；
[0109]iib2
为第四电流源ib2提供的电流；
[0110]iiramp1
为第一电流源iramp1提供的电流；
[0111]iiramp2
为第二电流源iramp2提供的电流；
[0112]
那么，v
gs,mp3
＝v
gs,mp4
，且，
[0113][0114]
上述(1)式中，i3为流经电阻r3的电流，i4为流经电阻r4的电流，v
in
为第一输入电压，v
ref
为第二输入电压，r4为第三电阻r4的阻值。
[0115]
同时，v
gs,mp3
和v
gs,mp4
均与第一输入电流v
in
负相关。
[0116]
示例性地，v
gs,mp4
均与第一输入电流v
in
之间的关系可如图2或图3所示。
[0117]
请继续参考图5，所述转换电路140包括：
[0118]
第五电流源ib0，所述第五电流源ib0的一端接地；
[0119]
电流输出支路1401，所述电流输出支路1401分别与所述第五电流源ib0和所述电平移位电路130的输出端连接，用于基于所述电平移位电路130输出的第一移位电压产生第一电流，以及基于第二移位电压产生第二电流，并基于所述第一电流、第二电流和所述第五电流源ib0提供的电流输出第三电流。
[0120]
进一步地，所述电流输出支路1401，包括：
[0121]
第一支路14011，所述第一支路14011分别与所述第五电流源ib0和所述电平移位电路130连接，用于基于所述电平移位电路130输出的第一移位电压产生第一电流；
[0122]
第二支路14012，所述第二支路14012分别与所述第五电流源ib0和所述电平移位电路130连接，用于基于所述电平移位电路130输出的第二移位电压产生第二电流。
[0123]
具体地，所述第一支路14011，包括：
[0124]
第三电阻r3；
[0125]
第五晶体管mn1，所述第五晶体管mn1的漏极与供电电源连接，所述第五晶体管mn1的源极经所述第三电阻r3与所述第五电流源ib0连接，所述第五晶体管mn1的栅极与所述电平移位电路130连接。
[0126]
同时，所述第二支路14012，包括：
[0127]
第四电阻r4；
[0128]
电流镜像电路，所述电流镜像电路与供电电源连接；
[0129]
第六晶体管mn2，所述第六晶体管mn2的漏极与所述电流镜像电路连接，所述第六晶体管mn2的源极经所述第四电阻r4与所述第五电流源ib0连接，所述第六晶体管mn2的栅极与所述电平移位电路130连接。
[0130]
在本实施例中，第五晶体管mn1和第六晶体管mn2均为n型mos晶体管。
[0131]
请继续参考图5，显然，
[0132]i4-i3＝i
ib0
ꢀꢀꢀ
(2)
[0133]
上述(2)式中，i3为流经电阻r3的电流，i4为流经电阻r4的电流，i
ib0
为第三电流源ib0提供的电流。
[0134]
结合上述(1)式和(2)式，可以得到：
[0135][0136]
上述(3)式中，i4为流经电阻r4的电流，i
ib0
为第三电流源ib0提供的电流，v
in
为第一输入电压，v
ref
为第二输入电压，r4为第三电阻r4的阻值。
[0137]
请继续参考图5，电流镜像电路包括：第七晶体管mp5和第八晶体管mp6，所述第七晶体管mp5的栅极分别连接第七晶体管mp5的漏极和第八晶体管mp6的栅极，所述第七晶体管mp5的漏极连接第六晶体管mn2的漏极，所述第七晶体管mp5的源极和第八晶体管mp6的源极均分别连接供电电源。
[0138]
在本实施例中，w7/l7＝w8/l8，其中w7/l7为第七晶体管mp5的沟道宽度w与沟道长度l的比率；w8/l8为第八晶体管mp6的沟道宽度w与沟道长度l的比率。
[0139]
最终，电压电流转换电路输出的第三电流i
out
＝k*i4，其中，k≠0。
[0140]
在本实施例中，第七晶体管mp5和第八晶体管mp6均为p型mos晶体管。
[0141]
这里，如果没有特别说明，本技术所有实施例所涉及的供电电源均为同一供电电源。
[0142]
本实施例提供的电压电流转换电路10，在第一输入电压v
in
较小时，则v
gs,mp3
较大，进而可确保c点电位足够高，以使电流源ib0可工作在饱和区；同时，在第一输入电压v
in
较大时，则v
gs,mp3
较小，进而可确保e点电位足够低，以使第一电流源iramp1和第二电流源iramp2均可工作在饱和区。最终，实现电压电流转换电路10可支持第一输入电压在较大的电压范围内，同时确保电压电流转换电路10工作在正常区域。
[0143]
本实施例还提供一种射频功率放大器，所述射频功率放大器包括上述任一项实施例所述的电压电流转换电路。
[0144]
本实施例还提供一种电子系统，所述电子系统包括上述任一项实施例所述的射频功率放大器。
[0145]
这里，电子系统可以为通信终端，也可以为通信网络设备。
[0146]
在本技术所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些端口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
[0147]
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
[0148]
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
[0149]
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤。
[0150]
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。