一种W波段的高增益低噪声放大器电路的制作方法

一种w波段的高增益低噪声放大器电路
技术领域
1.本发明属于微波集成电路领域，具体涉及一种w波段的高增益低噪声放大器电路。


背景技术：

2.随着无线通信技术的飞速发展，为了解决频带拥挤问题、追求高传输速率，无线通信频率已朝着更高频率的毫米波方向发展。而位于75ghz-110ghz的w波段中的一个“大气窗口”94ghz，由于其大气衰减的特性，已经成为学术界、工业界研究的热点，涉及的应用领域已经覆盖卫星通信、雷达、空间探测、遥感以及成像等领域。
3.低噪声放大器作为无线通信系统中接收机前端的第一个有源模块，通常与天线直接相连。由于长距离传输，以及信号传输所在的外部环境较为复杂，使得天线接收到的信号不仅微弱而且干扰严重。低噪声放大器是为了放大从天线接收到的微弱的射频信号，并尽可能减小输入噪声对信号的干扰，使接收端尽可能保持较高的信噪比(snr)，其性能的好坏直接影响到最终接收信号的完整度，对于无线接收机系统的影响至关重要。
4.因此，如何设计出具有低噪声系数、高增益的低噪声放大器，是无线通信领域内值得研究的关键问题。


技术实现要素：

5.为了解决现有技术中存在的上述问题，本发明提供了一种w波段的高增益低噪声放大器电路。本发明要解决的技术问题通过以下技术方案实现：
6.一种w波段的高增益低噪声放大器电路，包括：级联的三级放大电路，其中，
7.每一级放大电路均采用共射共基放大结构，包括：输入匹配网络、输入调谐电感、共射极晶体管、互联电感、共基极晶体管、偏置去耦电容和输出匹配网络；其中，所述输入匹配网络的输入端连接输入信号，输出端与所述共射极晶体管的基极之间串接所述输入调谐电感；所述共射极晶体管的集电极和所述共基极晶体管的发射极之间串接所述互联电感；所述共基极晶体管的基极连接所述偏置去耦电容的一端和电源电压vdd，所述偏置去耦电容的另一端接地；所述共基极晶体管的集电极连接所述输出匹配网络，所述输出匹配网络同时连接所述电源电压vdd；每一级放大电路的输出匹配网络的输出端输出信号；第二级放大电路和第三级放大电路的共射极晶体管的发射极直接接地；第一级放大电路的共射极晶体管的发射极通过射极反馈电感接地。
8.在本发明的一个实施例中，所述输入匹配网络和所述输出匹配网络均采用l型匹配网络。
9.在本发明的一个实施例中，所述输入匹配网络，包括：
10.输入匹配电容和输入匹配电感；所述输入匹配电容的一端连接输入信号，所述输入匹配电容的另一端连接所述输入匹配电感的一端，所述输入匹配电感的另一端连接偏置电压vbias。
11.在本发明的一个实施例中，所述输出匹配网络，包括：
12.输出匹配电感和输出匹配电容；所述输出匹配电感的一端连接所述电源电压vdd，所述输出匹配电感的另一端连接所述输出匹配电容的一端和所述共基极晶体管的集电极，所述输出匹配电容的另一端作为所述输出匹配网络的输出端。
13.在本发明的一个实施例中，所述第一级放大电路的输出匹配电容与所述第二级放大电路的输入匹配电容共用，所述第二级放大电路的输出匹配电容与所述第三级放大电路的输入匹配电容共用。
14.在本发明的一个实施例中，各输入匹配电感、各输出匹配电感和所述射极反馈电感均采用微带线和共面波导构成的组合结构。
15.在本发明的一个实施例中，所述组合结构中，信号线位于顶层金属中间，在所述信号线两侧平行间隔设置有一顶层接地平面，所述顶层接地平面与所述信号线形成共面波导结构；底层金属作为底层接地平面，与所述信号线形成微带线结构；所述顶层接地平面和所述底层接地平面通过通孔连接。
16.在本发明的一个实施例中，所述w波段的高增益低噪声放大器电路的制备工艺包括：
17.130nm sige bicmos工艺。
18.在本发明的一个实施例中，所述w波段的高增益低噪声放大器电路的工作频段包括：
19.92ghz～96ghz。
20.在本发明的一个实施例中，在所述工作频段内，所述w波段的高增益低噪声放大器电路的最佳测试结果包括：
21.s11＝-17db；s22＝-10db；s21＝28db；nf＝5.2。
22.本发明实施例所提供的方案中，采用三级放大电路级联的结构，能够保证低噪声放大器在w波段的信号衰减下仍然具有较高增益。采用输入调谐电感，能够对共射极晶体管中pn结的寄生电容进行调谐，实现良好的输入匹配，提升电路的线性度。在第一级放大电路中采用射极反馈电感能够减小噪声并进一步提升电路的线性度。采用互联电感能够消除单级电路中两个晶体管之间的寄生电容，抑制共基极晶体管的噪声。采用偏置去耦电容，能够对共基极晶体管的基极与vdd提供的直流偏置之间的寄生电感进行耦合。
23.进一步的，本发明实施例的输入输出匹配网络均采用l型匹配网络，能够在保证窄带带宽的同时，减小不必要的无源器件对电路噪声、损耗的影响。
24.此外，本发明实施例的射频通路的电容还具有隔直流的作用，连接电源的电感同时作为高频扼流圈。
25.以及，本发明实施例用于输入输出匹配以及射极反馈的电感均采用微带线和共面波导构成的组合结构。微带线能够有效阻止电场进入衬底引起损耗，共面波导能够使信号电场集中在信号线和接地平面之间，有效阻止信号电场和旁路无源电路的耦合，能够进一步减小衬底的损耗。
26.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
27.图1是一种传统的低噪声放大器电路的结构示意图；
28.图2是本发明实施例提供的一种w波段的高增益低噪声放大器电路的结构示意图；
29.图3(a)和图3(b)分别是本发明实施例提供的l型的输入匹配网络和输出匹配网络的电路结构图；
30.图4为本发明实施例提供的微带线和共面波导构成的组合结构的剖面结构图；
31.图5是本发明实施例提供的w波段的高增益低噪声放大器电路的一种具体结构示意图；
32.图6是本发明实施例针对图5的w波段的高增益低噪声放大器电路的仿真结果图。
具体实施方式
33.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
34.一种传统的低噪声放大器电路的结构请参见图1所示，其采用多级放大结构，工作频段为92ghz～96ghz，但是在其工作频段内，该低噪声放大器电路的增益和噪声系数无法满足现阶段的实际应用需求。因此，为了改善w波段的低噪声放大器电路的性能，本发明实施例提出了一种w波段的高增益低噪声放大器电路，请参见图2所示，该w波段的高增益低噪声放大器电路包括级联的三级放大电路，其中，
35.每一级放大电路均采用共射共基放大结构，包括：输入匹配网络、输入调谐电感、共射极晶体管、互联电感、共基极晶体管、偏置去耦电容和输出匹配网络。
36.其中，输入匹配网络的输入端连接输入信号，输出端与共射极晶体管的基极之间串接输入调谐电感；共射极晶体管的集电极和共基极晶体管的发射极之间串接互联电感；共基极晶体管的基极连接偏置去耦电容的一端和电源电压vdd，偏置去耦电容的另一端接地；共基极晶体管的集电极连接输出匹配网络，输出匹配网络同时连接电源电压vdd；每一级放大电路的输出匹配网络的输出端输出信号；第二级放大电路和第三级放大电路的共射极晶体管的发射极直接接地；第一级放大电路的共射极晶体管的发射极通过射极反馈电感接地。
37.本发明实施例中，第一级放大电路采用最小噪声匹配，第二级和第三级放大电路均采用最大功率匹配。第一级放大电路的输入信号为来自天线的射频信号。第二级放大电路和第三级放大电路的输入信号分别为前一级放大电路的输出匹配网络所输出的信号。
38.针对本发明实施例的每一级放大电路，输入匹配网络和输出匹配网络可以相互独立，并根据需要选择类型。具体类型可以包括l型、π型和t型等等。
39.本发明实施例中，通过在输入匹配电容和共射极晶体管之间串接输入调谐电感，能够对共射极晶体管中pn结的寄生电容进行调谐，实现良好的输入匹配，并提升电路的线性度。
40.通过在共射极晶体管的集电极和共基极晶体管的发射极之间连接互联电感，能够消除共射极晶体管和共基极晶体管之间的寄生电容，从而抑制共基极晶体管的噪声。
41.偏置去耦电容，用于对共基极晶体管的基极与vdd提供的直流偏置之间的寄生电感进行耦合。
42.针对第一级放大电路，射极反馈电感用于对电路进行负反馈调节，优化第一级放大电路的噪声和线性度。
43.本发明实施例所提供的方案中，采用三级放大电路级联的结构，能够保证低噪声放大器在w波段的信号衰减下仍然具有较高增益。采用输入调谐电感，能够对共射极晶体管中pn结的寄生电容进行调谐，实现良好的输入匹配，提升电路的线性度。在第一级放大电路中采用射极反馈电感能够减小噪声并进一步提升电路的线性度。采用互联电感能够消除单级电路中两个晶体管之间的寄生电容，抑制共基极晶体管的噪声。采用偏置去耦电容，能够对共基极晶体管的基极与vdd提供的直流偏置之间的寄生电感进行耦合。因此，能够提供一种针对w波段的，高增益、低噪声系数的低噪声放大器电路。
44.关于本发明实施例的w波段的高增益低噪声放大器电路的可选方案，具体的：
45.在可选的一种实施方式中，输入匹配网络和输出匹配网络均采用l型匹配网络。
46.关于输入匹配网络，具体结构如图3(a)所示，输入匹配网络，包括：
47.输入匹配电容和输入匹配电感；输入匹配电容的一端连接输入信号，输入匹配电容的另一端连接输入匹配电感的一端，输入匹配电感的另一端连接偏置电压vbias。
48.关于输出匹配网络，具体结构如图3(b)所示，输出匹配网络，包括：
49.输出匹配电感和输出匹配电容；输出匹配电感的一端连接电源电压vdd，输出匹配电感的另一端连接输出匹配电容的一端和共基极晶体管的集电极，输出匹配电容的另一端作为输出匹配网络的输出端。
50.本发明实施例的输入输出匹配网络均采用l型匹配网络，能够在保证窄带带宽的同时，减小不必要的无源器件对电路噪声、损耗的影响。
51.本发明实施例中，各级放大电路的输入匹配网络和输出匹配网络可以相互独立。但在可选的一种实施方式中，第一级放大电路的输出匹配电容与第二级放大电路的输入匹配电容共用，第二级放大电路的输出匹配电容与第三级放大电路的输入匹配电容共用，通过电容共用可以减小电路结构的复杂度。
52.可选的一种实施方式中，各输入匹配电感、各输出匹配电感和射极反馈电感均采用微带线和共面波导构成的组合结构。请参见图4，图4为本发明实施例提供的微带线和共面波导构成的组合结构的剖面结构图。具体的，
53.组合结构中，信号线位于顶层金属中间，在信号线两侧平行间隔设置有一顶层接地平面，顶层接地平面与信号线形成共面波导结构；底层金属作为底层接地平面，与信号线形成微带线结构；顶层接地平面和底层接地平面通过通孔连接。
54.信号线用于传输各种信号。顶层接地平面和底层接地平面用于传输地信号。
55.共面波导结构能够使信号电场主要集中在信号线与顶层接地平面之间，有效阻止信号电场和旁路无源电路的耦合，减少衬底的信号损耗。微带线结构能够有效阻止电场进入衬底引起损耗。并且，将顶层接地平面通过打孔与底层接地平面连接起来，即将微带线和共面波导结合起来使用，这样能够使得衬底被完全屏蔽，能够进一步减少损耗。
56.本发明实施例中，w波段的高增益低噪声放大器电路的制备工艺可以采用现有的任意一种工艺实现，比如iii-v族半导体工艺、砷化镓(gaas)工艺、磷化铟(inp)工艺等。
57.可选的一种实施方式中，w波段的高增益低噪声放大器电路的制备工艺包括：130nm sige bicmos工艺(锗化硅工艺)。
58.由于ge的晶格常数大于si，因此sige的能带小于si且大于ge，能带的减小增大了载流子的迁移率，因此sige的截止频率远高于si。同时，与si的掺杂也提供了和硅基工艺相
同的集成度，因此sige工艺的成本远小于iii-v族化合物等工艺。
59.可选的一种实施方式中，w波段的高增益低噪声放大器电路的工作频段包括：92ghz～96ghz。其中心频点为94ghz。
60.关于本发明实施例的方案，以下结合图5所示的w波段的高增益低噪声放大器电路的具体结构进行详细说明。
61.1)针对第一级放大电路：
62.第一级放大电路的输入匹配网络由输入匹配电容c1和输入匹配电感l1组成l型匹配网络，用来对第一级放大电路进行最小噪声匹配，以保证电路较佳的低噪声性能。具体的，输入匹配电容c1的一端连接射频输入信号in，另一端连接输入匹配电感l1的一端，输入匹配电感l1的另一端连接偏置电压vbias，用于向共射极晶体管q1提供最佳电流密度。
63.输入调谐电感lg1串接在输入匹配电容c1和共射极晶体管q1的基极之间，用于对共射极晶体管q1中pn结的寄生电容进行调谐。
64.共射极晶体管q1的发射极连接射极反馈电感ls的一端，射极反馈电感ls的另一端接地；射极反馈电感ls用于对电路进行负反馈调节，优化第一级放大电路的噪声和线性度。
65.共射极晶体管q1的集电极和共基极晶体管q2的发射极之间串接互联电感lm1；互联电感lm1用于消除共射极晶体管q1与共基极晶体管q2之间的寄生电容，从而抑制共基极晶体管q2的噪声。
66.共基极晶体管q2的基极连接偏置去耦电容c5的一端，偏置去耦电容c5的另一端接地；共基极晶体管q2的基极还连接电源电压vdd以提供偏置电压保证共基极晶体管q2的最佳电流密度。偏置去耦电容c5，用于对共基极晶体管q2的基极与直流偏置之间的寄生电感进行耦合。
67.共基极晶体管q2的集电极连接第一级放大电路的输出匹配网络。该输出匹配网络由输出匹配电感l2和输出匹配电容c2组成，用于保证电路的输出阻抗可以和输入阻抗共轭匹配，使电路有足够的增益。具体的，共基极晶体管q2的集电极同时连接输出匹配电感l2和输出匹配电容c2的一端，输出匹配电感l2的另一端连接电源电压vdd，输出匹配电容c2的另一端作为信号的输出端。
68.2)针对第二级放大电路：
69.第二级放大电路的输入匹配网络由输入匹配电容c2(即第一级放大电路的输出匹配网络中的输出匹配电容c2)，和输入匹配电感l3组成l型匹配网络，用于与第一级放大电路的输出阻抗进行共轭匹配，保证电路级间的最佳匹配。具体的，c2连接输入匹配电感l3的一端，输入匹配电感l3的另一端连接偏置电压vbias，用于向共射极晶体管q3提供最佳电流密度。
70.输入调谐电感lg2串接在输入匹配电容c2和共射极晶体管q3的基极之间，用于对共射极晶体管q3中pn结的寄生电容进行调谐。
71.共射极晶体管q3的发射极直接接地。共射极晶体管q3的集电极和共基极晶体管q4的发射极之间串接互联电感lm2；互联电感lm2用于消除共射极晶体管q3与共基极晶体管q4之间的寄生电容，从而抑制共基极晶体管q4的噪声。
72.共基极晶体管q4的基极连接偏置去耦电容c6的一端，偏置去耦电容c6的另一端接地；共基极晶体管q4的基极还连接电源电压vdd以提供偏置电压保证共基极晶体管q4的最
佳电流密度。偏置去耦电容c6，用于对共基极晶体管q4的基极与直流偏置之间的寄生电感进行耦合。
73.共基极晶体管q4的集电极连接第二级放大电路的输出匹配网络。该输出匹配网络由输出匹配电感l4和输出匹配电容c3组成，用于保证电路的输出阻抗可以和输入阻抗共轭匹配，使电路有足够的增益。具体的，共基极晶体管q4的集电极同时连接输出匹配电感l4和输出匹配电容c3的一端，输出匹配电感l4的另一端连接电源电压vdd，输出匹配电容c3的另一端作为信号的输出端。
74.3)针对第三级放大电路：
75.第三级放大电路的输入匹配网络由输入匹配电容c3(即第二级放大电路的输出匹配网络中的输出匹配电容c3)，和输入匹配电感l5组成l型匹配网络，用于与第二级放大电路的输出阻抗进行共轭匹配，保证电路级间的最佳匹配。具体的，c3连接输入匹配电感l5的一端，输入匹配电感l5的另一端接偏置电压vbias，用于向共射极晶体管q5提供最佳电流密度。
76.输入调谐电感lg3串接在输入匹配电容c3和共射极晶体管q5的基极之间，用于对共射极晶体管q5中pn结的寄生电容进行调谐。
77.共射极晶体管q5的发射极直接接地。共射极晶体管q5的集电极和共基极晶体管q6的发射极之间串接互联电感lm3；互联电感lm3用于消除共射极晶体管q5与共基极晶体管q6之间的寄生电容，从而抑制共基极晶体管q6的噪声。
78.共基极晶体管q6的基极连接偏置去耦电容c7的一端，偏置去耦电容c7的另一端接地；共基极晶体管q6的基极还连接电源电压vdd以提供偏置电压保证共基极晶体管q6的最佳电流密度。偏置去耦电容c7，用于对共基极晶体管q6的基极与直流偏置之间的寄生电感进行耦合。
79.共基极晶体管q6的集电极连接第三级放大电路的输出匹配网络。该输出匹配网络由输出匹配电感l6和输出匹配电容c4组成，用于保证电路的输出阻抗可以和输入阻抗共轭匹配，使电路有足够的增益。具体的，共基极晶体管q6的集电极同时连接输出匹配电感l6和输出匹配电容c4的一端，输出匹配电感l6的另一端连接电源电压vdd，输出匹配电容c4的另一端作为信号的输出端。
80.本发明实施例所提供的方案中，采用三级放大电路级联的结构，能够保证低噪声放大器在w波段的信号衰减下仍然具有较高增益。采用输入调谐电感，能够对共射极晶体管中pn结的寄生电容进行调谐，实现良好的输入匹配，提升电路的线性度。在第一级放大电路中采用射极反馈电感能够减小噪声并进一步提升电路的线性度。采用互联电感能够消除单级电路中两个晶体管之间的寄生电容，抑制共基极晶体管的噪声。采用偏置去耦电容，能够对共基极晶体管的基极与vdd提供的直流偏置之间的寄生电感进行耦合。
81.进一步的，本发明实施例的输入输出匹配网络均采用l型匹配网络，能够在保证窄带带宽的同时，减小不必要的无源器件对电路噪声、损耗的影响。
82.此外，本发明实施例的射频通路的电容还具有隔直流的作用，连接电源的电感同时作为高频扼流圈。
83.以及，本发明实施例用于输入输出匹配以及射极反馈的电感均采用微带线和共面波导构成的组合结构。微带线能够有效阻止电场进入衬底引起损耗，共面波导能够使信号
电场集中在信号线和接地平面之间，有效阻止信号电场和旁路无源电路的耦合，能够进一步减小衬底的损耗。
84.为了验证本发明实施例提供的w波段的高增益低噪声放大器电路的具体性能，对其进行优化调谐以及相应的性能仿真。其中，对图5所示的w波段的高增益低噪声放大器电路的元件参数值优化结果如表1所示。
85.表1 w波段的高增益低噪声放大器电路的元件参数值优化结果
86.元件数值l190phl3/l5100phl264ffl4/l670fflg1/lg2/lg315phlm1/lm2/lm310phc1102ffc2/c36ffc48.5ffls22phc5/c6/c71ph
87.在表1的元件参数值下，本发明实施例提供的w波段的高增益低噪声放大器电路在90ghz～100ghz内的仿真结果请参见图6。需要说明的是，图6的仿真结果为后仿结果，电路中用到的所有晶体管均在cadence ic617中利用pex工具进行了寄生参数的提取，其余的无源部分利用电磁仿真工具momentum来对其进行电磁仿真，通过这种联合仿真的方式所得的结果更接近芯片测试时的真实结果。
88.图6中，左侧坐标轴表示s参数，右侧坐标轴表示噪声系数，各曲线以箭头方向指明对应的坐标轴。图6中分别示出s11、s22、s21、nfmin和nf五条曲线。其中s11和s22表示隔离度；s21表示增益；nfmin表示本方案在确定晶体管规格以及电源偏置以后所确定下来的噪声系数值，其不会随着电感电容的数值改变，代表系统不考虑其他因素所能达到的噪声系数的最小值；nf表示本方案实际的噪声系数。从图6可以看出，在工作频段92ghz～96ghz内，该w波段的高增益低噪声放大器电路的最佳测试结果包括：s11＝-17db；s22＝-10db；s21＝28db；nf＝5.2。且nf曲线接近理想最小值nfmin曲线，以上结果说明该w波段的高增益低噪声放大器电路具有较佳的性能。
89.对图1所示的传统的低噪声放大器电路以及上述w波段的高增益低噪声放大器电路进行最优性能对比，结果请见表2。
90.表2两种低噪声放大器电路主要性能对比
91.对比项图1传统的低噪声放大器电路本方案的低噪声放大器电路工艺130nm sige bicmos130nm sige bicmos中心频率(ghz)9494增益s21(db)1928噪声nf(db)95.2
隔离度s11(db)-11-17隔离度s22(db)-12-10
92.对比可见，与传统的低噪声放大器电路相比，本发明实施例提供的w波段的高增益低噪声放大器电路在92ghz～96ghz的w波段内，具有较高的增益和较低的噪声系数，同时部分隔离度也有所改善，具有较明显的性能优势。
93.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
94.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。