显示装置的制作方法

技术特征：
1.一种显示装置，包括：第一层；以及所述第一层上的第二层,其中，所述第一层包括排列成m行n列(m及n分别为1以上的整数且m与n的乘积为2以上)的第一电路，所述第二层包括排列成m行n列的像素块，所述各像素块包括排列成a行b列(a及b分别为1以上的整数)的像素，所述像素块包括与所述像素电连接的第一布线及第二布线，第i行j列(i为1以上且m以下的整数，j为1以上且n以下的整数)的所述像素块所包括的所述第一布线及所述第二布线与第i行j列的所述第一电路电连接，所述第一布线具有将来自所述第一电路的输入信号供应到所述像素的功能，并且，所述第二布线具有将来自所述像素的输出信号供应到所述第一电路的功能。2.根据权利要求1所述的显示装置，其中所述各第一电路包括校正数据生成电路、逻辑电路及源极驱动器电路，所述校正数据生成电路具有将所述输出信号转换为校正数据的功能，所述逻辑电路具有根据所述校正数据校正被输入到所述第一电路的视频信号并生成校正后视频信号的功能，并且所述源极驱动器电路具有将所述校正后视频信号转换为所述输入信号的功能。3.根据权利要求1或2所述的显示装置，其中第i行j列的所述像素块具有与第i行j列的所述第一电路重叠的区域。4.根据权利要求1至3中任一项所述的显示装置，其中第p行q列(p为与i不同的1以上且m以下的整数，q为与j不同的1以上且n以下的整数)的所述像素块不与第p行q列的所述第一电路重叠。5.根据权利要求1至4中任一项所述的显示装置，其中所述第二层还包括在列方向上排列的m个第二电路，所述像素块包括与在行方向上排列的多个所述像素电连接的第三布线，并且第i行的像素块中的所述第三布线与第i个所述第二电路电连接。6.根据权利要求1至4中任一项所述的显示装置，其中所述第一层还包括在列方向上排列的m个第二电路，所述像素块包括与在行方向上排列的多个所述像素电连接的第三布线，并且第i行的像素块中的所述第三布线与第i个所述第二电路电连接。7.根据权利要求6所述的显示装置，其中第i行j列的所述像素块具有与所述第二电路中的任一个以上重叠的区域。8.根据权利要求2至7中任一项所述的显示装置，其中所述校正数据生成电路包括存储电路，所述第一层包括第一电路层及所述第一电路层上的第二电路层，所述第一电路层包括所述逻辑电路，所述逻辑电路包括在沟道形成区域中含硅的晶体管，所述第二电路层包括所述存储电路，
所述存储电路包括在沟道形成区域中包含金属氧化物的晶体管，并且所述金属氧化物包含in、元素m(m为al、ga、y和sn中的任一个以上)及zn。9.根据权利要求1至8中任一项所述的显示装置，其中所述像素包括在沟道形成区域中包含金属氧化物的晶体管，并且所述金属氧化物包含in、元素m(m为al、ga、y和sn中的任一个以上)及zn。10.根据权利要求1至8中任一项所述的显示装置，其中所述像素包括在沟道形成区域中含硅的晶体管。

技术总结
本发明的一个方式提供一种显示不均匀少的显示装置。上述显示装置包括第一层及第一层上的第二层。第一层包括排列成m行n列(m及n分别为1以上的整数且m与n的乘积为2以上)的第一电路。第二层包括排列成m行n列的像素块，各像素块包括排列成a行b列(a及b分别为1以上的整数)的像素。另外，像素块包括与像素电连接的第一布线及第二布线，第i行j列(i为1以上且m以下的整数，j为1以上且n以下的整数)的像素块所包括的第一布线及第二布线与第i行j列的第一电路电连接。第一布线具有将来自第一电路的输入信号供应到像素的功能，第二布线具有将来自像素的输出信号供应到第一电路的功能。素的输出信号供应到第一电路的功能。素的输出信号供应到第一电路的功能。


技术研发人员：小林英智 池田隆之
受保护的技术使用者：株式会社半导体能源研究所
技术研发日：2020.06.15
技术公布日：2022/2/24