半导体装置的制作方法

1.本发明涉及半导体装置。


背景技术：

2.以往，在将绝缘栅双极型晶体管(igbt)等晶体管部和二极管部形成于同一基板而成的半导体装置中，已知在晶体管部设置杂质浓度高于二极管部的阳极层的杂质浓度的接触层(例如，专利文献1)。
3.专利文献
4.专利文献1：国际公开第2016/030966号公报


技术实现要素：

5.技术问题
6.在这样的半导体装置中，在二极管部续流时，不仅从阳极层供给空穴，而且来自阴极层的电子电流流入晶体管部侧，从接触层也注入空穴。因此，反向恢复电流增加，逆变器损耗增大。
7.技术方案
8.在本发明的第一方式中，提供半导体装置。半导体装置具备具有晶体管部和二极管部的半导体基板，在晶体管部的俯视半导体基板时的二极管部侧的端部，所述晶体管部具有抑制第二导电型载流子的注入的注入抑制区。
9.晶体管部和二极管部两者在半导体基板的正面具有第二导电型的基区，晶体管部在半导体基板的正面还具有第一导电型的发射区、和掺杂浓度高于基区的掺杂浓度的第二导电型的抽出区，在注入抑制区可以未设置发射区和抽出区。
10.在俯视半导体基板时，注入抑制区在晶体管部和二极管部的排列方向上的宽度可以为20μm以上且900μm以下。
11.在俯视半导体基板时，在二极管部的延伸方向上的端部与有源区的外周之间可以还设置有注入抑制区。
12.在俯视半导体基板时，二极管部的面积可以为二极管部和注入抑制区的合计面积的10％以上。
13.在俯视半导体基板时，二极管部的总面积可以为半导体装置的面积的1.4％以上且22％以下。
14.注入抑制区中的基区的掺杂浓度可以为二极管部的基区的掺杂浓度以下。
15.注入抑制区中的基区的掺杂浓度可以为1
×e16
cm
－3
以上且5
×e19
cm
－3
以下。
16.二极管部的基区的掺杂浓度可以为1
×e16
cm
－3
以上且1
×e18
cm
－3
以下。
17.抽出区的掺杂浓度可以为5
×e18
cm
－3
以上且5
×e20
cm
－3
以下。
18.晶体管部和二极管部两者在半导体基板的正面具有第二导电型的基区，晶体管部和注入抑制区在半导体基板的正面还具有第一导电型的发射区、和掺杂浓度高于基区的掺
杂浓度的第二导电型的抽出区，在俯视半导体基板时，注入抑制区中的发射区和抽出区的比率可以低于晶体管部中的发射区和抽出区的比率。
19.晶体管部和注入抑制区具有多个台面部，多个台面部在多个沟槽部之间，沿晶体管部和二极管部的延伸方向延伸，所述多个沟槽部沿延伸方向延伸且沿晶体管部和二极管部的排列方向排列，在注入抑制区的台面部，发射区和抽出区中的任一个可以被配置为，分别与配置于在晶体管部侧相邻的台面部的发射区相邻。
20.多个沟槽部包括栅极沟槽部和虚设沟槽部，注入抑制区可以具有虚设沟槽部，不具有栅极沟槽部。
21.多个沟槽部包括栅极沟槽部和虚设沟槽部，注入抑制区中的虚设比率可以高于晶体管部中的除注入抑制区以外的虚设比率，所述虚设比率是虚设沟槽部的数量相对于栅极沟槽部和虚设沟槽部的总数的比率。
22.注入抑制区的发射区可以配置在与栅极沟槽部相邻的台面部。
23.注入抑制区中的虚设比率可以为75％以上且87.5％以下。
24.晶体管部中的除注入抑制区以外的虚设比率可以为0％以上且75％以下。
25.注入抑制区的发射区可以在延伸方向上与抽出区相邻。
26.在注入抑制区中与二极管部相邻的台面部可以未配置发射区。
27.在俯视半导体基板时，在晶体管部和二极管部的延伸方向上，抽出区的长度可以为0.5μm以上。
28.在俯视半导体基板时，在晶体管部和二极管部的排列方向上，抽出区的长度可以为0.3μm以上。
29.在注入抑制区中，基区可以配置在未配置有发射区和抽出区的部分。
30.在半导体基板的内部可以还具有第一导电型的积累区。
31.应予说明，上述发明内容没有列举出本发明的全部必要特征。另外，这些特征群的子组合也可以构成发明。
附图说明
32.图1a是本实施方式的实施例1的半导体装置100的局部俯视图。
33.图1b是表示图1a中的a－a'截面的图。
34.图1c是用于说明半导体装置100的二极管部80导通时的动作的图。
35.图2a是表示比较例的半导体装置1100的正面的一例的图。
36.图2b是表示图2a中的a－a'截面的图。
37.图2c是用于说明半导体装置1100的二极管部80导通时的动作的图。
38.图3a是表示注入抑制区90的宽度与反向恢复损耗之间的关系的曲线图。
39.图3b是表示注入抑制区90的宽度与导通损耗之间的关系的曲线图。
40.图4a是本实施方式的实施例1的半导体装置100的俯视图。
41.图4b是图4a的部分a的放大图。
42.图4c是表示注入抑制区90的宽度与反向恢复损耗之间的关系的曲线图。
43.图5a是本实施方式的实施例2的半导体装置200的局部截面图。
44.图5b是表示注入抑制区90的基区94的掺杂浓度与反向恢复损耗之间的关系的曲
线图。
45.图5c是表示注入抑制区90的基区94的掺杂浓度与导通损耗之间的关系的曲线图。
46.图6a是本实施方式的实施例3的半导体装置300的局部俯视图。
47.图6b是图6a中的部分b的放大图。
48.图7a是本实施方式的实施例4的半导体装置400的局部俯视图。
49.图7b是表示图7a中的a－a'截面的图。
50.图7c是用于说明半导体装置400的二极管部80导通时的动作的图。
51.图8a是本实施方式的实施例5的半导体装置500的局部截面图。
52.图8b是半导体装置500的局部俯视图。
53.图8c是半导体装置500的局部俯视图。
54.图8d是半导体装置500的局部俯视图。
55.符号说明
56.10
···
基板、11
···
阱区、12
···
发射区、14
···
基区、15
···
抽出区、16
···
积累区、17
···
插塞区、18
···
漂移区、20
···
缓冲区、21
···
正面、22
···
集电区、23
···
背面、24
···
集电极、25
···
连接部、29
···
直线部分、30
···
虚设沟槽部、31
···
前端部、32
···
虚设绝缘膜、34
···
虚设导电部、38
···
层间绝缘膜、39
···
直线部分、40
···
栅极沟槽部、41
···
前端部、42
···
栅极绝缘膜、44
···
栅极导电部、48
···
栅极流道、49
···
接触孔、50
···
栅极金属层、52
···
发射极、54
···
接触孔、56
···
接触孔、58
···
接触孔、60
···
台面部、60a
···
第一台面部、60b
···
第二台面部、60c
···
第三台面部、60d
···
第四台面部、61
···
台面部、70
···
晶体管部、80
···
二极管部、82
···
阴极区、90
···
注入抑制区、94
···
基区、100
···
半导体装置、102
···
端边、160
···
有源区、190
···
边缘终端结构部、200
···
半导体装置、300
···
半导体装置、400
···
半导体装置、1100
···
半导体装置
具体实施方式
57.以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的组合并不一定全部都是发明的解决手段所必须的。
58.在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的2个主面中的一个面称为正面，将另一个面称为背面。“上”、“下”方向并不限定于重力方向或安装半导体装置时的方向。
59.在本说明书中，有时使用x轴、y轴以及z轴的正交坐标轴来说明技术事项。正交坐标轴只不过是确定构成要素的相对位置，并不限定特定的方向。例如，z轴并不限定表示相对于地面的高度方向。应予说明， z轴方向和-z轴方向是相互相反的方向。在未记载正负而记载为z轴方向的情况下，是指与 z轴及z轴平行的方向。
60.在本说明书中，将与半导体基板的正面和背面平行的正交轴设为x轴和y轴。另外，将与半导体基板的正面和背面垂直的轴设为z轴。在本说明书中，有时将z轴的方向称为深度方向。另外，在本说明书中，有时将包括x轴和y轴且与半导体基板的正面和背面平行的方
向称为水平方向。
61.在本说明书中，在称为“相同”或“相等”的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。
62.在本说明书中，将掺杂有杂质的掺杂区域的导电型说明为p型或n型。在本说明书中，杂质有时特别是指n型的施主或p型的受主中的某一个，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板中导入施主或受主，形成为示出n型的导电型的半导体或示出p型的导电型的半导体。
63.在本说明书中，掺杂浓度是指，热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指，将施主浓度设为正离子的浓度，将受主浓度设为负离子的浓度，将包含电荷的极性在内的浓度相加而得到的净浓度。作为一个例子，如果将施主浓度设为nd，将受主浓度设为na，则任意位置处的净掺杂浓度为n
d-na。
64.施主具有向半导体供给电子的功能。受主具有从半导体接收电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(v)、氧(o)及氢(h)结合而成的voh缺陷作为供给电子的施主而发挥功能。
65.在本说明书中记载为p 型或n 型的情况下，意味着掺杂浓度比p型或n型高，在记载为p-型或n-型的情况下，意味着掺杂浓度比p型或n型低。另外，在本说明书中记载为p 型或n 型的情况下，意味着掺杂浓度比p 型或n 型高。
66.在本说明书中，化学浓度是指，不依赖于电活化的状态而测定的杂质的浓度。化学浓度例如可以通过二次离子质谱分析法(sims)来测量。上述净掺杂浓度可以通过电压-电容测定法(cv法)来测定。另外，可以将通过扩展电阻测定法(sr法)测量的载流子浓度作为净掺杂浓度。通过cv法或sr法测量的载流子浓度可以设为热平衡状态下的值。另外，在n型的区域中，由于施主浓度比受主浓度大足够多，所以也可以将该区域中的载流子浓度设为施主浓度。同样地，在p型的区域中，也可以将该区域中的载流子浓度设为受主浓度。
67.另外，在施主、受主或净掺杂的浓度分布具有峰值的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度大致均匀的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。
68.通过sr法测量的载流子浓度可以低于施主或受主的浓度。在测定扩展电阻时电流流动的范围内，有时半导体基板的载流子迁移率比结晶状态的值低。载流子迁移率的降低是因晶格缺陷等引起的晶体结构的紊乱(无序)而使载流子散乱而产生的。
69.根据通过cv法或sr法测量的载流子浓度算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(boron)的受主浓度为它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度为氢的化学浓度的0.1％至10％左右。
70.[实施例1]
[0071]
图1a是本实施方式的实施例1的半导体装置100的局部俯视图。半导体装置100具备半导体基板，该半导体基板具有包括igbt等晶体管元件的晶体管部70和包括续流二极管(fwd)等二极管元件的二极管部80。
[0072]
应予说明，在本说明书中简称为俯视的情况下，是指从半导体基板的正面侧观察。在本例中，将俯视时晶体管部70和二极管部80的排列方向称为x轴，将在半导体基板的正面
与x轴垂直的方向称为y轴，将与半导体基板的正面垂直的方向称为z轴。
[0073]
晶体管部70和二极管部80可以分别在延伸方向上具有长度。即，晶体管部70的y轴方向上的长度比x轴方向上的宽度大。同样地，二极管部80的y轴方向上的长度比x轴方向上的宽度大。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长度方向可以相同。
[0074]
二极管部80在与半导体基板的背面接触的区域具有n 型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。另一方面，晶体管部70在与半导体基板的背面接触的区域具有p 型的集电区。
[0075]
本例的半导体装置100具备设置于半导体基板的正面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和抽出区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一个例子。
[0076]
另外，本例的半导体装置100具备设置于半导体基板的正面的上方的栅极金属层50和发射极52。栅极金属层50和发射极52相互分离地设置。
[0077]
在发射极52和栅极金属层50与半导体基板的正面之间设置有层间绝缘膜，但在图1a中省略。在本例的层间绝缘膜，以贯穿该层间绝缘膜的方式设置有接触孔49、54、56、58。在图1a中，对各接触孔标注斜线的阴影线。
[0078]
发射极52设置于栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和抽出区15的上方。发射极52通过接触孔54与半导体基板的正面的发射区12、基区14和抽出区15接触。
[0079]
另外，发射极52通过接触孔56或接触孔58而与虚设沟槽部30内的虚设导电部连接。在发射极52与虚设导电部之间，可以设置由掺杂有杂质的多晶硅等具有导电性的材料形成的连接部25。连接部25分别隔着绝缘膜设置于半导体基板的正面。
[0080]
栅极金属层50通过接触孔49与栅极流道48接触。栅极流道48可以由掺杂有杂质的多晶硅等形成。栅极流道48在半导体基板的正面与栅极沟槽部40内的栅极导电部连接。栅极流道48不与虚设沟槽部30内的虚设导电部和发射极52电连接。
[0081]
栅极流道48与发射极52可以通过层间绝缘膜和氧化膜等绝缘物而电分离。本例的栅极流道48从接触孔49的下方设置到栅极沟槽部40的前端部。在栅极沟槽部40的前端部，栅极导电部在半导体基板的正面露出，并与栅极流道48接触。
[0082]
发射极52和栅极金属层50由包含金属的导电性材料形成。例如，由多晶硅、以及铝或铝-硅合金形成。各电极可以在由铝等形成的区域的下层具有由钛、钛化合物等形成的阻挡金属。
[0083]
各电极也可以在接触孔内具有由钨等形成的插塞。插塞可以在与半导体基板接触的一侧具有阻挡金属，以与阻挡金属接触的方式埋入钨，并在钨上由铝等形成。
[0084]
应予说明，插塞设置在与抽出区15或基区14接触的接触孔。另外，在插塞的接触孔之下形成掺杂浓度比抽出区15高的p 型的插塞区17。这能够改善阻挡金属与抽出区15的接触电阻。另外，插塞区域17的深度为大致0.1μm以下，具有与抽出区15的深度相比小到10％以下的区域。
[0085]
插塞区17具有以下特征。在晶体管部70的动作中，通过接触电阻改善来提高闩锁耐量。另一方面，在二极管部80的动作中，在没有插塞区的情况下，阻挡金属与基区14的接触电阻高，导通损耗、开关损耗上升，但通过设置插塞区17，能够抑制导通损耗、开关损耗的
上升。
[0086]
阱区11与栅极流道48重叠地设置。阱区11也以预定的宽度在不与栅极流道48重叠的范围内延伸地设置。本例的阱区11以从接触孔54的y轴方向的端部向栅极流道48侧分离的方式设置。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。
[0087]
本例的基区14为p-型，阱区11为p 型。另外，阱区11从半导体基板的正面形成到比基区14的下端深的位置。
[0088]
晶体管部70和二极管部80分别具有沟槽部，所述沟槽部沿排列方向排列有多个。在本例的晶体管部70，沿排列方向交替地设置有1个以上栅极沟槽部40和1个以上虚设沟槽部30。在本例的二极管部80，多个虚设沟槽部30沿排列方向设置。在本例的二极管部80未设置栅极沟槽部40。
[0089]
本例的栅极沟槽部40可以具有沿与排列方向垂直的延伸方向延伸的2个直线部分39(沿延伸方向呈直线状的沟槽的部分)、将2个直线部分39连接的前端部41。
[0090]
前端部41的至少一部分可以在俯视时设置为曲线状。通过前端部41将2个直线部分39的y轴方向上的端部彼此与栅极流道48连接，从而作为至栅极沟槽部40的栅极电极而发挥功能。另一方面，通过将前端部41设为曲线状，与以直线部分39完结相比，能够缓和端部处的栅极偏压时的电场集中。
[0091]
在晶体管部70，虚设沟槽部30设置于栅极沟槽部40的各直线部分39之间。在各直线部分39之间可以设置有1条虚设沟槽部30，也可以设置有多条虚设沟槽部30。
[0092]
另外，在各直线部分39之间，可以不设置虚设沟槽部30，也可以设置栅极沟槽部40。通过这样的构造，能够增大来自发射区12的电子电流，因此导通电压降低。
[0093]
虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图1a所示的半导体装置100包含不具有前端部31的直线形状的虚设沟槽部30和具有前端部31的虚设沟槽部30这两者。
[0094]
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的y轴方向上的端部在俯视时设置于阱区11。即，在各沟槽部的y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓和各沟槽部的该底部处的电场集中。
[0095]
在排列方向上，在各沟槽部之间设置有台面部。台面部是指在半导体基板的内部被沟槽部夹着的区域。作为一个例子，台面部的深度位置是从半导体基板的正面到沟槽部的下端。
[0096]
本例的台面部被在x轴方向上相邻的沟槽部夹持，在半导体基板的正面以沿着沟槽在延伸方向(y轴方向)上延伸的方式设置。如在图1b中后述的那样，在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中，在仅称为台面部的情况下，分别是指台面部60以及台面部61。
[0097]
在各台面部设置有基区14。在晶体管部70的各台面部，在俯视时夹在基区14之间的区域可以设置有第一导电型的发射区12和第二导电型的抽出区15中的至少一者。本例的发射区12为n 型，抽出区15为p 型。发射区12和抽出区15可以在深度方向上设置于基区14与半导体基板的正面之间。
[0098]
晶体管部70的台面部具有在半导体基板的正面露出的发射区12。发射区12以与栅
极沟槽部40接触的方式设置。在与栅极沟槽部40接触的台面部设置有在半导体基板的正面露出的抽出区15。
[0099]
台面部中的抽出区15和发射区12分别从x轴方向上的一个沟槽部设置到另一个沟槽部。作为一个例子，台面部的抽出区15和发射区12沿着沟槽部的延伸方向(y轴方向)交替地配置。
[0100]
在另一例中，台面部的抽出区15和发射区12可以沿沟槽部的延伸方向(y轴方向)设置为条纹状。例如在与沟槽部接触的区域设置有发射区12，在被发射区12夹持的区域设置有抽出区15。
[0101]
但是，在晶体管部70中，在与后述的注入抑制区90相邻的台面部不设置发射区12，而设置有在半导体基板的正面露出的抽出区15。抽出区15可以以与虚设沟槽部30接触的方式设置在俯视时被基区14夹持的区域。
[0102]
在二极管部80的台面部未设置发射区12。在二极管部80的台面部的上表面可以设置有基区14。基区14可以配置于二极管部80的整个台面部。
[0103]
在各台面部的上方设置有接触孔54。接触孔54在其延伸方向(y轴方向)上配置于被基区14夹持的区域。本例的接触孔54设置于抽出区15、基区14和发射区12这些各区域的上方。接触孔54可以配置于台面部的排列方向(x轴方向)上的中央。
[0104]
在二极管部80中，在与半导体基板的背面邻接的区域设置有n 型的阴极区82。在半导体基板的背面，在未设置阴极区82的区域可以设置有p 型的集电区22。在图1a中，用虚线表示阴极区82和集电区22的边界。
[0105]
阴极区82在y轴方向上与阱区11分离地配置。由此，通过确保掺杂浓度比较高且形成至深的位置的p型的区域(阱区11)与阴极区82之间的距离，能够抑制来自阱区11的空穴注入，因此，能够降低反向恢复损耗。本例的阴极区82的y轴方向上的端部与接触孔54的y轴方向上的端部相比，更远离阱区11地配置。在另一例中，阴极区82的y轴方向上的端部可以配置在阱区11与接触孔54之间。
[0106]
晶体管部70在俯视半导体基板时在二极管部80侧的端部具有抑制第二导电型载流子的注入的注入抑制区90。
[0107]
在注入抑制区90，在半导体基板的背面设置有p 型的集电区22。即，注入抑制区90是晶体管部70的一部分，但在本说明书中，基本上区分晶体管部70和注入抑制区90来进行说明。
[0108]
在注入抑制区90的上表面，与晶体管部70不同，未设置发射区12和抽出区15，而设置有基区14。另外，注入抑制区90与晶体管部70不同，不具有栅极沟槽部40，而具有虚设沟槽部30。
[0109]
应予说明，在图1a中，注入抑制区90作为与虚设沟槽部30邻接的2个台面部而示出，但不限于此。注入抑制区90可以具有多于2个的台面部。
[0110]
图1b是表示图1a中的a-a'截面的图。a-a'截面是通过发射区12、基区14、栅极沟槽部40和虚设沟槽部30的xz面。本例的半导体装置100在a-a'截面具有基板10、层间绝缘膜38、发射极52和集电极24。
[0111]
层间绝缘膜38设置于基板10的正面21。层间绝缘膜38是添加有硼或磷等杂质的硅酸盐玻璃等绝缘膜。层间绝缘膜38可以与正面21接触，也可以在层间绝缘膜38与正面21之
间设置有氧化膜等其他膜。在层间绝缘膜38设置有在图1a中说明的接触孔54。
[0112]
发射极52设置于基板10的正面21和层间绝缘膜38的上表面。发射极52通过层间绝缘膜38的接触孔54与正面21电接触。也可以在接触孔54的内部设置钨(w)等接触插塞。集电极24设置于基板10的背面23。发射极52和集电极24由包含金属的材料形成。
[0113]
基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的基板10为硅基板。
[0114]
基板10具有第一导电型的漂移区18。本例的漂移区18为n-型。漂移区18可以是在基板10中未设置其他掺杂区而残留的区域。
[0115]
在漂移区18的上方，可以沿z轴方向设置有一个以上的积累区16。积累区16是以比漂移区18更高的浓度积累与漂移区18相同的掺杂剂而成的区域。积累区16的掺杂浓度比漂移区18的掺杂浓度高。通过设置积累区16，能够提高载流子的注入促进效果(ie效果)，降低导通电压。
[0116]
在晶体管部70，在基区14的上方，以与正面21接触的方式设置有发射区12。发射区12以与栅极沟槽部40接触的方式设置。发射区12的掺杂浓度比漂移区18的掺杂浓度高。作为一例，发射区12的掺杂剂是砷(as)、磷(p)、锑(sb)等。
[0117]
注入抑制区90的排列方向(图1b中的x轴方向)上的宽度a为20μm以上且900μm以下。另外，在注入抑制区90的宽度a与半导体装置100的基板厚度w之间，以下式(1)成立。
[0118]
a≤6w
···
[式(1)]
[0119]
应予说明，基板厚度w表示从二极管部80的基区14的上表面到阴极区82的下表面为止的厚度。通过增加基板厚度w，二极管部80的阴极区82的电子的扩散区增加，因此根据式(1)可知，降低反向恢复和导通损耗。
[0120]
另外，在晶体管部70，在注入抑制区90侧的台面部60，在基区14的上方以与正面21相接的方式设置有抽出区15。抽出区15可以以与虚设沟槽部30接触的方式设置。
[0121]
在二极管部80和注入抑制区90设置有在正面21露出的基区14。二极管部80的基区14作为阳极而进行动作。
[0122]
在漂移区18的下方可以设置有第一导电型的缓冲区20。本例的缓冲区20为n型。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达集电区22和阴极区82的场截止层发挥功能。
[0123]
在晶体管部70和注入抑制区90，在缓冲区20的下方设置有集电区22。注入抑制区90的集电区22可以以在背面23与阴极区82接触的方式设置。
[0124]
在二极管部80，在缓冲区20的下方设置有阴极区82。阴极区82可以设置在与晶体管部70和注入抑制区90的集电区22相同的深度。二极管部80可以作为在晶体管部70关断时流通反向导通的续流电流的续流二极管(fwd)而发挥功能。
[0125]
在基板10设置有栅极沟槽部40和虚设沟槽部30。栅极沟槽部40和虚设沟槽部30以从正面21贯穿基区14和积累区16而到达漂移区18的方式设置。沟槽部贯穿掺杂区并不限于按照在形成掺杂区之后形成沟槽部的顺序进行制造。在形成沟槽部之后在沟槽部之间形成掺杂区的情况也包含在沟槽部贯穿掺杂区的情况中。
[0126]
栅极沟槽部40具有设置于正面21的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式设置。栅极绝缘膜42可以通过将栅极沟槽的内壁
的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置于比栅极绝缘膜42靠内侧的位置。栅极导电部44的上表面可以处于与正面21相同的xy平面内。栅极绝缘膜42将栅极导电部44与基板10绝缘。栅极导电部44由掺杂有杂质的多晶硅等半导体形成。
[0127]
栅极导电部44可以设置为在深度方向上比基区14长。栅极沟槽部40在正面21被层间绝缘膜38覆盖。如果对栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽接触的界面的表层形成基于电子的反转层的沟道。
[0128]
虚设沟槽部30在xz截面可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置于正面21的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式设置。虚设绝缘膜32可以通过将虚设沟槽的内壁的半导体氧化或氮化而形成。虚设导电部34在虚设沟槽的内部设置于比虚设绝缘膜32靠内侧的位置。虚设导电部34的上表面可以处于与正面21相同的xy平面内。虚设绝缘膜32将虚设导电部34与基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。
[0129]
本例的栅极沟槽部40和虚设沟槽部30在正面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中为曲线状)。
[0130]
图1c是用于说明半导体装置100的二极管部80导通时的动作的图。图1c与图2b同样地表示图1a的a-a'截面。在图1c中，涂黑的箭头表示电子电流，空心箭头表示空穴电流。
[0131]
在二极管部80导通时，电子电流从阴极区82流向作为阳极层而动作的基区14。如果电子电流到达基区14，则发生电导率调制，从阳极层流动空穴电流。然而，由于基区14也设置于晶体管部70，所以产生从阴极区82向晶体管部70和注入抑制区90的基区14扩散的电子电流。
[0132]
通过朝向晶体管部70扩散的电子电流，促进来自晶体管部70的基区14和抽出区15的空穴注入。抽出区15与基区14相比，硼浓度高两个数量级，因此基板10的空穴密度变高。由此，在二极管部80关断时直到空穴消失为止花费时间，因此反向恢复峰电流变大，反向恢复损耗变大。
[0133]
作为抑制空穴电流的技术，已知有设置包含寿命控制剂的寿命控制区的技术。寿命控制区是为了促进在二极管部导通时产生的电子与空穴的复合消失，降低反向恢复损耗而形成的。寿命控制剂作为一个例子是向整个半导体基板注入的电子束、以预定深度注入的氦、电子束或质子等，寿命控制区是通过寿命控制剂注入而形成于半导体基板的内部的晶体缺陷。
[0134]
如果注入寿命控制剂，则二极管部80的反向恢复特性得到改善，但晶体管部70的导通电压变差。因此，有寿命控制剂限定于二极管部80进行注入等方法，但为了抑制来自抽出区15的空穴注入，寿命控制剂向晶体管部70侧伸出。
[0135]
但是，如果将寿命控制剂注入到晶体管部70侧，则损伤积累于栅极氧化膜，存在阈值电压降低等课题。由此，在晶体管部70不设置寿命控制区更适于半导体装置100的动作。
[0136]
在本例中，在基板10内部未设置寿命控制区。取而代之，本例的半导体装置100具有设置在晶体管部70与二极管部80之间的注入抑制区90。
[0137]
晶体管部70除了基区14以外，为了防止闩锁，还具有掺杂浓度比基区14的掺杂浓度高的抽出区15。然而，由于晶体管部70在二极管部80侧具有注入抑制区90，所以阴极区82与晶体管部70的基区14和抽出区15之间的距离变长。由此，在二极管部80导通时，来自阴极
区82的电子电流流入注入抑制区90的基区14，被抑制向晶体管部70的流入。由此，来自晶体管部70的抽出区15的空穴电流变少，因此反向恢复损耗得到改善。
[0138]
接下来，通过与比较例的半导体装置1100的对比，对半导体装置100的效果进行说明。
[0139]
图2a是表示比较例的半导体装置1100的正面的一例的图。图2b是表示图2a中的a-a'截面的图。在此，对与半导体装置100共同的要素标注相同的附图标记，并省略说明。
[0140]
半导体装置1100具有晶体管部70和二极管部80。晶体管部70的台面部60具有在基板10的正面21露出的发射区12和抽出区15。在晶体管部70，在与二极管部80邻接的台面部60没有设置发射区12，而设置有抽出区15。
[0141]
半导体装置100以及半导体装置1100在未设置寿命控制区这一点上是共同的。然而，在半导体装置1100未设置注入抑制区90这一点上，与半导体装置100不同。
[0142]
图2c是用于说明半导体装置1100的二极管部80导通时的动作的图。图2c与图2b同样地表示图2a的a-a'截面。在此，也对与半导体装置100共同的要素标注相同的附图标记，并省略说明。
[0143]
在半导体装置1100，阴极区82与晶体管部70相邻地设置。因此，在半导体装置1100中，二极管部80的阴极区82与晶体管部70的基区14和抽出区15之间的距离比半导体装置100的二极管部80的阴极区82与晶体管部70的基区14和抽出区15之间的距离近。
[0144]
因此，在二极管部80导通时，从阴极区82扩散的电子电流流入晶体管部70的基区14和抽出区15，促进空穴注入。
[0145]
另外，在半导体装置1100的晶体管部70，掺杂浓度比基区14的掺杂浓度高的抽出区15与二极管部80邻接地设置。因此，在半导体装置1100中，从抽出区15向基板10注入更多的空穴。
[0146]
如果空穴密度变高，则在将二极管部80关断后，直到空穴消失为止花费时间。因此，在半导体装置1100中，与半导体装置100相比，反向恢复电流变大，反向恢复损耗以及导通损耗变大。
[0147]
相对于此，半导体装置100通过将不具有抽出区15的注入抑制区90设置于二极管部80侧，从而阴极区82与晶体管部70之间的距离变长，因此空穴注入被抑制。由此，能够降低反向恢复电流，降低反向恢复损耗以及导通损耗。
[0148]
图3a是表示注入抑制区90的宽度与反向恢复损耗之间的关系的曲线图。在此，注入抑制区90的宽度是指排列方向(图1a～图2c的x轴方向)上的晶体管部70端部与二极管部80端部之间的距离。
[0149]
在注入抑制区90的宽度为0的情况下，与未设置注入抑制区90且晶体管部70和二极管部80邻接的比较例的半导体装置1100对应。
[0150]
如图3a的曲线图所示，注入抑制区90的宽度越大，反向恢复损耗越降低，若注入抑制区90的宽度从0扩大到200μm，则反向恢复损耗降低大致36.5％。
[0151]
图3b是表示注入抑制区90的宽度与导通损耗之间的关系的曲线图。由于追加对置臂的二极管部80的反向恢复电流，所以晶体管部70的导通损耗与反向恢复损耗相关。如图3b的曲线图所示，如果注入抑制区90的宽度从0扩大到200μm，则导通损耗降低30.5％。
[0152]
由此，根据图3a以及图3b可知，注入抑制区90的宽度越大，反向恢复损耗越降低，
伴随着反向恢复损耗的降低，导通损耗也降低。
[0153]
图4a是本实施方式的实施例1的半导体装置100的俯视图。在图4a中，示出将各部件投影到基板10的正面21而得的位置。应予说明，图4a仅示出半导体装置100的一部分部件，省略一部分部件。
[0154]
半导体装置100的基板10具有在俯视时彼此相对的两组端边102。在图4a中，x轴及y轴与某个端边102平行。
[0155]
在基板10设置有有源区160。有源区160是在半导体装置100动作的情况下从基板10的发射区12沿深度方向流通主电流的区域。也可以将在俯视时被栅极流道48包围的区域作为有源区160。应予说明，在有源区160的上方设置有发射极，但在图4a中省略。
[0156]
在有源区160设置有晶体管部70和二极管部80中的至少一方。本例的晶体管部70和二极管部80沿基板10的正面21中的预定的排列方向(在本例中为x轴方向)交替地配置。在其他例子中，在有源区160可以仅设置有晶体管部70和二极管部80中的一方。
[0157]
半导体装置100可以在基板10的上方具有一个以上的焊盘。作为一例，图4a所示的半导体装置100在有源区160内具有栅极焊盘g。在安装半导体装置100时，栅极焊盘g可以经由导线等布线与外部的电路连接。
[0158]
对栅极焊盘g施加栅极电位。栅极焊盘g与栅极流道48电连接，栅极流道48包围有源区160的周围，与有源区160的栅极沟槽部40的栅极导电部电连接。
[0159]
栅极流道48在俯视时配置于有源区160与基板10的边缘终端结构部190之间。栅极流道48可以由多晶硅和铝硅合金等以铝为主要成分的金属形成。
[0160]
本例的半导体装置100在有源区160与端边102之间具备边缘终端结构部190。本例的边缘终端结构部190配置于栅极流道48与端边102之间。边缘终端结构部190缓和基板10的正面21侧的电场集中。
[0161]
边缘终端结构部190可以具有多个保护环。保护环是与基板10的正面21接触的p型的区域。通过设置多个保护环，能够使有源区160的上表面侧的耗尽层向外侧延伸，能够确保半导体装置100的耐压。边缘终端结构部190可以还具备包围栅极流道48而设置为环状的场板和降低表面电场部中的至少一个。
[0162]
另外，半导体装置100也可以具备作为由多晶硅等形成的pn结二极管的未图示的温度感测部、进行与设置于有源区160的晶体管部同样的动作的未图示的电流检测部。
[0163]
图4b是图4a的部分a的放大图。图4b表示从上方(在图4b中为z轴正侧)向下方(z轴负侧)观察一个注入抑制区90的一例。
[0164]
注入抑制区90还设置于二极管部80的延伸方向(y轴方向)端部与有源区160的外周(栅极流道48)之间。即，在俯视时，二极管部80的延伸方向端部和排列方向(x轴方向)端部均被注入抑制区90包围。
[0165]
在图4b中，二极管部80的面积s1和注入抑制区90的面积s2满足下述式(2)。
[0166]
s1≥(s1 s2)/10
···
[式(2)]
[0167]
通过满足式(2)，二极管部80的面积s1越小、或者二极管部80和注入抑制区90的合计面积(s1 s2)越大，越抑制来自晶体管部70的空穴注入，反向恢复和导通损耗越降低。另外，在减小了二极管部80的面积s1的情况下，导通电压、封装的热阻上升。因此，在想要确保注入抑制区90的同时降低导通电压的情况下，将基板10的面积扩大s2。
[0168]
另一方面，在想要增大二极管部80和注入抑制区90的合计面积(s1 s2)的情况下也同样地，将基板10的面积扩大s2。另一方面，在即使导通电压上升逆变器损耗的影响也少的情况下，或者在封装结构部的热阻良好且二极管部80的温度上升良好的情况下，可以不增加基板10的面积而减小二极管部80的面积s1。因此，二极管部80的面积s1的比例相对于二极管部80和注入抑制区90的合计面积(s1 s2)可以为10％以上。
[0169]
如果考虑式(2)，则二极管部80的总面积在俯视时可以为半导体装置100的面积的1.4％以上且22％以下。
[0170]
图4c是表示注入抑制区90的宽度与反向恢复损耗之间的关系的曲线图。实线表示将二极管部80的面积固定而与注入抑制区90的宽度的增加相应地缩小晶体管部70的面积(即，集电区22的宽度)的情况下的反向恢复损耗，虚线表示与注入抑制区90的宽度的增加相应地缩小二极管部80的面积(即，阴极区82的宽度)的情况下的反向恢复损耗。
[0171]
如图4c的曲线图所示，如果注入抑制区90的宽度变大，则在将二极管部80的面积固定的情况下以及减小二极管部80的面积的情况下，反向恢复损耗均降低。
[0172]
但是，在减小二极管部80的面积的情况下，如果注入抑制区90的宽度从0μm变大到50μm，则反向恢复损耗降低大致30％，相对于此，在固定了二极管部80的面积的情况下，反向恢复损耗的降低停留在21％。由此，可知与将二极管部80的面积固定的情况相比，减小二极管部80的面积会使反向恢复损耗大幅降低9％。
[0173]
[实施例2]
[0174]
图5a是本实施方式的实施例2的半导体装置200的局部剖视图。在此，对与半导体装置100共同的要素标注相同的附图标记，并省略说明。
[0175]
在半导体装置200的注入抑制区90，代替基区14而设置有第二导电型的基区94。基区94的掺杂浓度可以为1
×e16
cm-3
以上且5
×e19
cm-3
以下。
[0176]
应予说明，基区14的掺杂浓度可以为1
×e16
cm-3
以上且1
×e18
cm-3
以下，抽出区15的掺杂浓度可以为5
×e18
cm-3
以上且5
×e20
cm-3
以下。
[0177]
通过使基区94的掺杂浓度比抽出区15低，能够提高抑制从晶体管部70注入空穴的效果。如果基区14的浓度比基区94的浓度低，则能够进一步提高空穴注入的抑制效果。
[0178]
另外，区分基区14和基区94的掺杂浓度的加工方法如下所述。在基区94的掺杂浓度高于基区14的掺杂浓度的情况下，对基区14和94两者进行掺杂，然后在基区14使用掩模并空出基区94进行掺杂。另一方面，在基区94的掺杂浓度比基区14的掺杂浓度低的情况下，使用不同的掩模对基区14和基区94进行掺杂而加工。
[0179]
另外，在基区94和基区14的掺杂浓度相等的情况下，能够使用相同的掩模进行加工。因此，不需要追加掩模，能够提高加工性以及通过削减掩模来降低芯片的成本。
[0180]
图5b是表示注入抑制区90的基区94的掺杂浓度与反向恢复损耗之间的关系的曲线图。在此，作为一例，注入硼作为杂质。
[0181]
在图5b中，将注入抑制区90的宽度在10μm～250μm的范围内设定7个图案，在各图案中使基区94的硼的掺杂浓度从e
19
cm-3
数量级降低到e
16
cm-3
数量级，观察反向恢复损耗的变化。
[0182]
首先，在基区94的掺杂浓度为作为与抽出区15相同的基准浓度的e
19
cm-3
数量级的情况下，无论注入抑制区90的宽度如何，反向恢复损耗的改善幅度均为1.2％，未见大的差
异。接着，若使基区94的掺杂浓度从基准浓度开始降低，则对注入抑制区90的宽度的依赖性增加，反向恢复损耗大幅降低。
[0183]
即使基区94的掺杂浓度降低至e
16
cm-3
数量级，在注入抑制区90的宽度为10μm的图案中，反向恢复损耗也降低大致5.9％，与基准浓度下的反向恢复损耗没有大的差异。与此相对，在注入抑制区90的宽度为250μm的图案中，反向恢复损耗大幅降低至大致46％。
[0184]
图5c是表示注入抑制区90的基区94的掺杂浓度与导通损耗之间的关系的曲线图。注入抑制区90的宽度的设定等与图5b相同，因此省略说明。
[0185]
根据图5c的曲线图也可知，在使基区94的掺杂浓度降低的同时，注入抑制区90的宽度越大，则导通损耗越有效地降低。此外，e
17
cm-3
数量级的浓度是与基区14的掺杂浓度大致相同的水平。
[0186]
[实施例3]
[0187]
图6a是本实施方式的实施例3的半导体装置300的局部俯视图。在此，对与半导体装置100共同的要素标注相同的附图标记，并省略说明。
[0188]
半导体装置300的注入抑制区90与半导体装置100和200同样地具有虚设沟槽部30，不具有栅极沟槽部40。然而，半导体装置300的注入抑制区90与半导体装置100、200不同，具有在正面21露出的发射区12和抽出区15。但是，注入抑制区90中的发射区12和抽出区15的比率低于晶体管部70中的发射区12和抽出区15的比率。
[0189]
如图6a所示，在注入抑制区90，与晶体管部70相比，发射区12和抽出区15少。另外，在注入抑制区90，在未设置发射区12和抽出区15的部分设置有基区14。
[0190]
也就是说，在晶体管部70，发射区12和抽出区15沿延伸方向(在图6a中为y轴方向)交替地配置，但在注入抑制区90，在发射区12的周围配置抽出区15，在其周围设置基区14。
[0191]
由此，在半导体装置300中，通过使注入抑制区90中的抽出区15的比率降低，能够抑制空穴注入，降低损耗。另外，由于半导体装置100、200的注入抑制区90不具有发射区12，所以不从发射区12流通电子电流，但在半导体装置300中，由于注入抑制区90具有发射区12，所以流过电子电流。因此，与半导体装置100、200相比，能够降低导通电压。
[0192]
图6b是图6a中的部分b的放大图。在此，主要说明注入抑制区90中的发射区12和抽出区15的配置。
[0193]
在图6b中，将晶体管部70的台面部60中的与注入抑制区90相邻的台面部设为第一台面部60a，将注入抑制区90的台面部60中的与晶体管部70相邻的台面部设为第二台面部60b，将与第二台面部60b相邻的台面部设为第三台面部60c，将与二极管部80相邻的台面部设为第四台面部60d。
[0194]
应予说明，本例的注入抑制区90具有第二台面部60b～第四台面部60d这3个台面部，但台面部的数量不限于此。
[0195]
在第二台面部60b～第四台面部60d，发射区12和抽出区15中的任一个以与配置于在x轴负侧相邻的台面部的发射区12分别相邻的方式配置。
[0196]
在第一台面部60a，在y轴方向上交替地配置有六个发射区12和六个抽出区15。第一台面部60a的六个发射区12中的每隔一个的三个发射区12分别与配置于第二台面部60b的三个发射区12相邻，剩余的三个发射区12分别与配置于第二台面部60b的三个抽出区15分别相邻。
[0197]
第二台面部60b的三个发射区12分别与第三台面部60c的三个发射区12相邻。或者，也可以在第三台面部60c配置抽出区15来代替所配置的三个发射区12的一部分。
[0198]
在第二台面部60b和第三台面部60c，发射区12在y轴方向上与抽出区15邻接。即，发射区12的y轴正侧和y轴负侧被抽出区15包围。由此，能够将在电导率调制中产生的空穴抽出到抽出区15，因此能够提高闩锁耐量。
[0199]
在第二台面部60b和第三台面部60c，在未配置发射区12和抽出区15的区域配置有基区14。
[0200]
在第四台面部60d未配置发射区12。在第四台面部60d配置有抽出区15，与在x轴负侧相邻的第三台面部60c的发射区12分别相邻。在第四台面部60d，在未配置抽出区15的区域配置有基区14。
[0201]
或者，在与第四台面部60d在x轴负侧相邻的第三台面部60c未配置发射区12的情况下，在第四台面部60d可以仅配置基区14。
[0202]
如以上那样，注入抑制区90的各台面部中的抽出区15的比例为在x轴负侧相邻的台面部中的抽出区15的比例以下。即，第二台面部60b中的抽出区15的比例为第一台面部60a中的抽出区15的比例以下。第三台面部60c中的抽出区15的比例为第二台面部60b中的抽出区15的比例以下。第四台面部60d中的抽出区15的比例为第三台面部60c中的抽出区15的比例以下，且为在x轴正侧相邻的二极管部80的台面部61中的抽出区15的比例以上。
[0203]
在增大注入抑制区90的宽度的情况下，可以增加第三台面部60c的个数。通过增加第三台面部60c的个数，能够降低注入抑制区90中的抽出区15的比例，因此能够降低反向恢复损耗和导通损耗。
[0204]
而且，由于在第三台面部60c设置有发射区12，所以作为晶体管部进行动作的区域的面积增大，能够降低导通电压。
[0205]
此外，在图6b中，注入抑制区90的抽出区15在x轴方向上遍及整个台面部而配置，但也可以是台面部的x轴方向上的长度的一半左右的长度。在注入抑制区90，抽出区15的x轴方向上的长度可以为0.3μm以上。
[0206]
另外，在注入抑制区90，抽出区15的y轴方向上的长度为晶体管部70的抽出区15的y轴方向上的长度以下。在注入抑制区90，抽出区15的y轴方向上的长度可以为0.5μm以上。由此，能够在抑制空穴注入的同时提高闩锁耐量。
[0207]
应予说明，在图6b所示的接触孔54的阴影部配置有插塞区域17。
[0208]
[实施例4]
[0209]
图7a是本实施方式的实施例4的半导体装置400的局部俯视图。图7b是表示图7a中的a-a'截面的图。在此，对与半导体装置100共同的要素标注相同的附图标记，并省略说明。
[0210]
在本例中，在晶体管部70沿排列方向设置有多个栅极沟槽部40，在二极管部80沿排列方向设置有多个虚设沟槽部30。
[0211]
本例的晶体管部70是未设置虚设沟槽部30的全栅结构。栅极沟槽部40分别经由前端部41与相邻的栅极沟槽部40连接。
[0212]
图7c是用于说明半导体装置400的二极管部80导通时的动作的图。图7c与图7b同样地表示图7a的a-a'截面。在此，也对与半导体装置100共同的要素标注相同的附图标记，并省略说明。
[0213]
根据图7c可知，通过设置注入抑制区90，抑制来自晶体管部70的空穴注入，反向恢复损耗得到改善。由此，在全栅结构的半导体装置400中，也能够得到与在晶体管部70设置有虚设沟槽部30的半导体装置100～300同样的效果。
[0214]
[实施例5]
[0215]
图8a是本实施方式的实施例5的半导体装置500的局部剖视图。图8a是表示后述的图8b及图8c中的a-a'截面的图。a-a'截面是包含栅极沟槽部40和虚设沟槽部30且通过抽出区15和基区14的xz面。在此，对与半导体装置100共同的要素标注相同的附图标记，并省略说明。
[0216]
本例的晶体管部70具有沿x轴方向设置的栅极沟槽部40和虚设沟槽部30。应予说明，在图8a中，省略了栅极绝缘膜42以及虚设绝缘膜32。
[0217]
本例的注入抑制区90与半导体装置100～400不同，具有沿x轴方向设置的栅极沟槽部40和虚设沟槽部30。但是，注入抑制区90中的虚设比率比晶体管部70中的虚设比率高。在此，虚设比率是指虚设沟槽部30的数量相对于栅极沟槽部40和虚设沟槽部30的总数的比率。
[0218]
在图8a所示的例子中，在晶体管部70，1条栅极沟槽部40和2条虚设沟槽部30在x轴方向上交替地配置。这样的配置的虚设比率为大致67％。
[0219]
另外，在注入抑制区90，1条栅极沟槽部40和3条虚设沟槽部30在x轴方向上交替地配置。这样的配置的虚设比率为75％。
[0220]
另一方面，二极管部80具有沿x轴方向设置的虚设沟槽部30，不具有栅极沟槽部40。因此，二极管部80的虚设比率为100％。
[0221]
由此，在半导体装置500，二极管部80的虚设比率比注入抑制区90的虚设比率高，注入抑制区90的虚设比率比晶体管部70的虚设比率高。
[0222]
应予说明，在晶体管部70和注入抑制区90的边界配置有虚设沟槽部30，但不限于此。在晶体管部70和注入抑制区90的边界也可以配置有栅极沟槽部40。在注入抑制区90与二极管部80的边界可以配置有虚设沟槽部30。
[0223]
另外，在半导体装置500中，插塞设置于与抽出区15或基区14接触的接触孔。另外，在插塞的接触孔之下形成有掺杂浓度比抽出区15的掺杂浓度高的p 型的插塞区17。
[0224]
图8b是半导体装置500的局部俯视图。图8b以晶体管部70为中心进行表示。本例的晶体管部70具有沿x轴方向设置的栅极沟槽部40和虚设沟槽部30。
[0225]
在图8b所示的例子中，在晶体管部70中，在2条栅极沟槽部40的直线部分39之间配置有2条虚设沟槽部30的直线部分29。前端部41将两个直线部分39的y轴方向上的端部彼此与栅极流道48连接。
[0226]
在本例中，晶体管部70的虚设比率为0％以上且75％以下。在晶体管部70中，栅极沟槽部40的数量与虚设沟槽部30的数量之比可以是1：0(所谓的全栅结构)，也可以是1：1(1条栅极沟槽部40和1条虚设沟槽部30在x轴方向上交替地配置的结构)，还可以是1：2(1条栅极沟槽部40和2条虚设沟槽部30在x轴方向上交替地配置的结构)，还可以是1：3(1条栅极沟槽部40和3条虚设沟槽部30在x轴方向上交替地配置的结构)。
[0227]
图8c是半导体装置500的局部俯视图。图8c以注入抑制区90为中心进行表示。本例的注入抑制区90具有沿x轴方向设置的栅极沟槽部40和虚设沟槽部30。
[0228]
在图8c所示的例子中，在注入抑制区90中，在2条栅极沟槽部40的直线部分39之间配置有3条虚设沟槽部30的直线部分29。前端部41将两个直线部分39的y轴方向上的端部彼此与栅极流道48连接。
[0229]
在注入抑制区90中，发射区12配置于与栅极沟槽部40邻接的台面部60。另外，在注入抑制区90中，发射区12和抽出区15在y轴方向上交替地配置。
[0230]
在注入抑制区90中，在未配置发射区12和抽出区15的部分配置基区14。即，在注入抑制区90中，在与虚设沟槽部30邻接的台面部60，不配置发射区12和抽出区15，而配置基区14。
[0231]
注入抑制区90的虚设比率比晶体管部70高，发射区12和抽出区15配置于与栅极沟槽部40邻接的台面部60。因此，注入抑制区90中的发射区12和抽出区15的比率低于晶体管部70中的发射区12和抽出区15的比率。由此，空穴注入得到抑制，反向恢复损耗得到改善。
[0232]
也就是说，通过在注入抑制区90中使抽出区15减少，如实施例2所说明的那样，能够获得与使注入抑制区90的基区94的掺杂浓度降低的情况同样的效果。
[0233]
另一方面，由于注入抑制区90具有发射区12，所以流通电子电流。由此，注入抑制区90局部地进行晶体管动作，能够抑制导通电压的变差。
[0234]
另外，发射区12的y轴正侧和y轴负侧被抽出区15包围。由此，由于能够将在电导率调制中产生的空穴抽出到抽出区15，所以能够提高闩锁耐量。
[0235]
在本例中，注入抑制区90的虚设比率为75％以上且87.5％以下。在注入抑制区90中，栅极沟槽部40的数量与虚设沟槽部30的数量之比可以是1：3(1条栅极沟槽部40和3条虚设沟槽部30在x轴方向上交替地配置的结构)，可以是1：4(1条栅极沟槽部40和4条虚设沟槽部30在x轴方向上交替地配置的结构)，可以是1：5(1条栅极沟槽部40和5条虚设沟槽部30在x轴方向上交替地配置的结构)，可以是1：6(1条栅极沟槽部40和6条虚设沟槽部30在x轴方向上交替地配置的结构)，也可以是1：7(1条栅极沟槽部40和7条虚设沟槽部30在x轴方向上交替地配置的结构)。
[0236]
图8d是半导体装置500的局部俯视图。图8d与图8c同样地，以注入抑制区90为中心进行表示。图8d示出注入抑制区90中的栅极沟槽部40和虚设沟槽部30的配置的变形。对于与图8c相同的结构，省略说明。
[0237]
在图8d所示的例子中，在注入抑制区90中，在2条栅极沟槽部40的直线部分39之间配置有7条虚设沟槽部30的直线部分29。前端部41将两个直线部分39的y轴方向上的端部彼此与栅极流道48连接。
[0238]
即，在图8d所示的例子中，在注入抑制区90中，1条栅极沟槽部40和7条虚设沟槽部30在x轴方向上交替地配置。这样配置的虚设比率为87.5％。
[0239]
由此，图8c示出注入抑制区90的虚设比率为最小的配置(1条栅极沟槽部40和3条虚设沟槽部30在x轴方向上交替地配置的结构)，图8d表示注入抑制区90的虚设比率为最大的配置(1条栅极沟槽部40和7条虚设沟槽部30在x轴方向上交替地配置的结构)。
[0240]
在半导体装置500中，通过使注入抑制区90的虚设比率比晶体管部70高，并且设为图8c～图8d所示的范围，从而注入抑制区90局部地进行晶体管动作，由此能够抑制导通电压的变差，并且抑制空穴注入，改善反向恢复损耗。
[0241]
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限于上述实
施方式所记载的范围。对于本领域技术人员而言，能够对上述实施方式施加多种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也可以包含在本发明的技术范围内。
[0242]
权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。