半导体元件及其制备方法与流程

1.本技术案主张2020年8月18日申请的美国正式申请案第16/996,170号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
2.本公开是关于一种半导体元件以及该半导体元件的制备方法。特别是有关于一种具有氮化硼层的半导体元件，以及具有该氮化硼层的该半导体元件的制备方法。


背景技术：

3.半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
4.上文的「先前技术」说明仅是提供背景技术，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。


技术实现要素：

5.本公开的一实施例提供一种半导体元件，具有一基底；一垫氧化物层，位在该基底上；一硬遮罩层，位在该垫氧化物层上；一绝缘层，位在沿着该硬遮罩层与该垫氧化物层处，并延伸到该基底；一第一介电层，位在该基底与该绝缘层之间；以及一衬垫层，位在该硬遮罩层的一上表面上，以及位在该第一介电层与该绝缘层之间、位在该垫氧化物层与该绝缘层之间以及位在该硬遮罩层与该绝缘层之间；其中该硬遮罩层与该衬垫层是包含氮化硼。
6.在一些实施例中，该硬遮罩层的一厚度是介于大约1nm到大约10nm之间。
7.在一些实施例中，该衬垫层的一厚度是介于大约1nm到大约10nm之间。
8.在一些实施例中，该半导体元件还包括多个覆盖层，位在该衬垫层的该上表面上，以及位在该绝缘层与该衬垫层之间，其中所述覆盖层的最低点位在一垂直位面，其是较低于该基底的一上表面的一垂直位面。
9.在一些实施例中，所述覆盖层的一宽度是从上到下逐渐缩减。
10.在一些实施例中，所述覆盖层是由下列材料所制：氧化铝、氧化铪、氧化锆、氧化钛、氮化钛、氮化钨、氮化硅或氧化硅。
11.在一些实施例中，该半导体元件还包括一第一阻障层，位在该第一介电层与该衬垫层之间。
12.在一些实施例中，该半导体元件还包括一第二阻障层，位在该衬垫层与该绝缘层之间。
13.在一些实施例中，该第一阻障层与该第二阻障层是由氮化硅所制。
14.本公开的另一实施例提供一种半导体元件，具有一基底；一绝缘层，位在该基底中；一第一介电层，位在该基底与该绝缘层之间；以及一衬垫层，位在该第一介电层与该绝
缘层之间；其中该绝缘层的一上表面是大致与该基底的一上表面为共面，以及该衬垫层是包含氮化硼。
15.本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一基底；形成一垫氧化物层在该基底上；形成一硬遮罩层在该垫氧化物层上；形成一第一沟槽沿着该硬遮罩层与该垫氧化物层，并延伸到该基底；共形形成一第一介电层在该第一沟槽中；共形形成一衬垫层在该第一介电层上；以及形成一绝缘层在该衬垫层上；其中该硬遮罩层与该衬垫层是包含氮化硼。
16.在一些实施例中，形成该硬遮罩层在该垫氧化物层上的该步骤，是包括：形成一硼基层(boron-based layer)在该垫氧化物层上，其是通过一成膜制程(film formation process)并使用多个第一前驱物所实现；以及转换该硼基层成为该硬遮罩层，其是通过在一处理制程中以多个第二前驱物与该硼基层进行反应所实现。
17.在一些实施例中，所述第一前驱物为乙硼烷(diborane)、硼氮炔(borazine)或硼氮炔的一烷基取代衍生物(an alkyl-substituted derivative of borazine)。
18.在一些实施例中，所述第二前驱物为氨水(ammonia)或联氨(hydrazine)。
19.在一些实施例中，该处理制程包括引入多个硅基前驱物(silicon-based precursors)与所述第二前驱物并与该硼基层进行反应，且所述硅基前驱物为硅烷(silane)、三甲硅烷基胺(trisilylamine)、三甲基硅烷(trimethylsilane)以及硅氮烷(silazanes)。
20.在一些实施例中，该处理制程包括引入多个磷基前驱物(phosphorus-based precursors)与所述第二前驱物并与该硼基层进行反应，且所述磷基前驱物为磷化氢(phosphine)。
21.在一些实施例中，该处理制程包括引入多个氧基前驱物(oxygen-based precursors)与所述第二前驱物并与该硼基层进行反应，且所述氧基前驱物为氧、一氧化氮(nitric oxide)、二氧化碳(carbon dioxide)或水。
22.在一些实施例中，该成膜制程的一制程压力是介于大约10mtorr到大约760torr之间。
23.在一些实施例中，该成膜制程的一基底温度是介于大约100℃到大约1000℃之间。
24.在一些实施例中，该成膜制程是使用等离子体所执行，该等离子体是通过介于30w到1000w之间的一射频功率(rf power)所提供。
25.由于本公开该半导体元件的设计，该硬遮罩层可当成一抗反射涂布使用，以改善图案化的品质。据此，可改善半导体元件的品质。此外，由于所述覆盖层的存在，所以可形成没有任何孔洞(void)的所述绝缘层。因此，可改善半导体元件的可靠度(reliability)。
26.上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
27.参阅实施方式与权利要求合并考量图式时，可得以更全面了解本技术案的揭示内容，图式中相同的元件符号是指相同的元件。
28.图1为依据本公开一实施例一种半导体元件的制备方法的流程示意图。
29.图2到图7为依据本公开一实施例该半导体元件的制备方法的一流程的剖视示意图。
30.图8为依据本公开另一实施例一种半导体元件的剖视示意图。
31.图9到图10为依据本公开一实施例一种半导体元件的制备方法的一流程的剖视示意图。
32.图11为依据本公开另一实施例一种半导体元件的剖视示意图。
33.图12及图13为依据本公开一实施例一种半导体元件的制备方法的一流程的剖视示意图。
34.图14为依据本公开另一实施例一种半导体元件的剖视示意图。
35.图15到图18为依据本公开一实施例一种半导体元件的制备方法的一流程的剖视示意图。
36.图19为依据本公开另一实施例一种半导体元件的剖视示意图。
37.其中，附图标记说明如下：
38.1a：半导体元件
39.1b：半导体元件
40.1c：半导体元件
41.1d：半导体元件
42.1e：半导体元件
43.1f：半导体元件
44.1g：半导体元件
45.1h：半导体元件
46.10：方法
47.101：基底
48.101ts：上表面
49.103：垫氧化物层
50.103bs：下表面
51.105：硬遮罩层
52.105ts：上表面
53.201：第一介电层
54.201ts：上表面
55.203：衬垫层
56.203ts：上表面
57.205：绝缘层
58.301：覆盖层
59.301bp：最低点
60.401：第一阻障层
61.403：第二阻障层
62.501：流动层
63.601：第一遮罩层
64.603：第一沟槽
65.aa：主动区
66.s11：步骤
67.s13：步骤
68.s15：步骤
69.s17：步骤
70.s19：步骤
71.s21：步骤
72.w1：宽度
73.z：方向
74.α：角度
具体实施方式
75.以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
76.此外，为易于说明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所绘示的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
77.应当理解，当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。
78.应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进步性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
79.除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他量测(measures)时，则如
在本文中所使用的例如「同样的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他量测，但其意指在可接受的差异内，是包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他量测，而举例来说，所述可接受的差异是可因为制造流程(manufacturing processes)而发生。术语「大致地(substantially)」是可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，是为精确地相同的、相等的，或是平坦的，或者是其是可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异是可因为制造流程而发生。
80.在本公开中，一半导体元件通常意指可通过利用半导体特性(semiconductor characteristics)运行的一元件，而一光电元件(electro-optic device)、一发光显示元件(light-emitting display device)、一半导体线路(semiconductor circuit)以及一电子元件(electronic device)，是均包括在半导体元件的范畴中。
81.应当理解，在本公开的描述中，上方(above)(或之上(up))是对应z方向箭头的该方向，而下方(below)(或之下(down))是对应z方向箭头的相对方向。
82.应当理解，在本公开的描述中，一元件(或一特征)沿着方向z位在最高垂直高度(level)的一表面，是表示成该元件(或该特征)的一上表面。一元件(或一特征)沿着方向z位在最低垂直高度(level)的一表面，是表示成该元件(或该特征)的一下表面。
83.应当理解，文中所提到的功能或步骤是可发生不同于各图式中的顺序。举例来说，连续显示的两个图式实际上可以大致同时执行，或者是有时可以相反顺序执行，其是取决于所包含的功能或步骤。
84.应当理解，「正在形成(forming)」、「已经形成(formed)」以及「形成(form)」的术语，可表示并包括任何产生(creating)、构建(building)、图案化(patterning)、植入(implanting)或沉积(depositing)一元件(element)、一掺杂物(dopant)或一材料的方法。形成方法的例子可包括原子层沉积(atomic layer deposition)、化学气相沉积(chemical vapor deposition)、物理气相沉积(physical vapor deposition)、喷溅(sputtering)、旋转涂布(spin coating)、扩散(diffusing)、沉积(depositing)、生长(growing)、植入(implantation)、微影(photolithography)、干蚀刻以及湿蚀刻，但并不以此为限。
85.应当理解，术语「大约(about)」修饰成分(ingredient)、部件的一数量(quantity)，或是本公开的反应物(reactant)，其是表示可发生的数值数量上的变异(variation)，举例来说，其是经由典型的测量以及液体处理程序(liquid handling procedures)，而该液体处理程序用于制造浓缩(concentrates)或溶液(solutions)。再者，变异的发生可源自于应用在制造组成成分(compositions)或实施所述方法或其类似方式在测量程序中的非故意错误(inadvertent error)、在制造中的差异(differences)、来源(source)、或成分的纯度(purity)。在一方面，术语「大约(about)」意指报告数值的10％以内。在另一方面，术语「大约(about)」意指报告数值的5％以内。在再另一方面，术语「大约(about)」意指报告数值的10、9、8、7、6、5、4、3、2或1％以内。
86.图1为依据本公开一实施例一种半导体元件1a的制备方法10的流程示意图。图2到图7为依据本公开一实施例该半导体元件1a的制备方法的一流程的剖视示意图。
87.请参考图1及图2，在步骤s11，可提供一基底101，以及一垫氧化物层103、一硬遮罩层105以及一第一遮罩层601可依序形成在基底101上。
88.请参考图1，举例来说，基底101可由下列材料所制：硅、锗、硅锗、硅碳(silicon carbon)、硅锗碳(silicon germanium carbon)、镓、砷化镓、砷化铟、磷化铟或其他iv-iv族、iii-v族或ii-vi族半导体材料。在一些实施例中，基底101可包括一有机半导体或一层式(layered)半导体，例如硅/硅锗、绝缘体上覆硅(silicon-on-insulator)或绝缘体上覆硅锗(silicon germanium-on-insulator)。举例来说，当基底101由绝缘体上覆硅所制时，基底101可包括由硅所制的一上半导体层与一下半导体层，以及一埋入隔离层，而该埋入隔离层是将该上半导体层与该下半导体层分开。举例来说，该埋入隔离层可包括一结晶或非结晶(crystalline or non-crystalline)氧化物、氮化物或其任一组合。
89.请参考图2，垫氧化物层103可形成在基底101上。举例来说，垫氧化物层103可由氧化硅所制。垫氧化物层103可通过一沉积制程所形成，该沉积制程是例如化学气相沉积。
90.请参考图2，硬遮罩层105可形成在垫氧化物层103上。在一些实施例中，硬遮罩层105可具有一厚度，是介于大约1nm到大约10nm之间。尤其是，硬遮罩层105的厚度可介于大约2nm到大约5nm之间。在一些实施例中，举例来说，硬遮罩层105可由氮化硼(boron nitride)所制。在一些实施例中，举例来说，硬遮罩层105可由下列材料所制：氮化硼、硅硼氮化物(silicon boron nitride)、磷硼氮化物(phosphorus boron nitride)或硼碳硅氮化物(boron carbon silicon nitride)。
91.在一些实施例中，硬遮罩层105可通过一成膜制程(film formation process)以及一处理制程(treatment process)所形成。尤其是，在成膜制程中，多个第一前驱物可引入到垫氧化物上，以形成一硼基层(boron-based layer)，而所述第一前驱物是可为硼基前驱物。接下来，在处理制程中，可引入多个第二前驱物以与硼基层进行反应，并转变硼基层成为硬遮罩层105，而所述第二前驱物可为氮基(nitrogen-based)前驱物。
92.在一些实施例中，举例来说，所述第一前驱物可为乙硼烷(diborane)、硼氮炔(borazine)或硼氮炔的一烷基取代衍生物(an alkyl-substituted derivative of borazine)。在一些实施例中，所述第一前驱物可以一流量引入，该流量是介于大约5sccm(每分钟标准立方公分(standard cubic centimeters per minute))到大约80slm(每分钟标准公升(standard liter per minute))之间；尤其是，介于大约10sccm到大约1slm之间。在一些实施例中，所述第一前驱物可通过稀释气体(dilution gas)而引入，稀释气体硅例如氮(nitrogen)、氢(hydrogen)、氩(argon)或其组合。稀释气体可以一流量而引入，而该流量是介于大约5sccm到大约50slm；尤其是，介于大约1slm到大约10slm之间。
93.在一些实施例中，成膜制程无须等离子体的辅助即可执行。在此状况下，成膜制程的一基底温度可介于大约100℃到大约1000℃之间。举例来说，成膜制程的基底温度可介于大约300℃到大约500℃之间。成膜制程的一制程压力可介于大约10mtorr到大约760torr之间。举例来说，成膜制程的制程压力可介于大约2torr到大约10torr之间。
94.在一些实施例中，成膜制程可在等离子体存在下进行。在此情况下，成膜制程的一基底温度可介于大约100℃到大约1000℃之间。举例来说，成膜制程的基底温度可介于大约300℃到大约500℃之间。成膜制程的一制程温度可介于大约10mtorr到大约760torr。举例来说，成膜制程的制程温度可介于大约2torr到大约10torr。等离子体是通过介于30w到
1000w之间的一射频功率(rf power)所提供。
95.在一些实施例中，举例来说，所述第二前驱物可为氨水或联氨。在一些实施例中，所述第二前驱物可以一流量引入，该流量是介于大约5sccm到大约50slm之间；尤其是，介于大约10sccm到大约1slm之间。
96.在一些实施例中，所述氧基前驱物可在处理制程中与所述第二前驱物一起引入。举例来说，所述氧基前驱物可为氧、一氧化氮(nitric oxide)、一氧化二氮(nitrous oxide)、二氧化碳或水。
97.在一些实施例中，所述硅基前驱物可在处理制程中与所述第二前驱物一起引入。举例来说，所述硅基前驱物可为硅烷(silane)、三甲硅烷基胺(trisilylamine)、三甲基硅烷(trimethylsilane)以及硅氮烷(silazanes)(例如六甲基环三硅氮烷(hexamethylcyclotrisilazane))。
98.在一些实施例中，所述磷基前驱物可在处理制程中与所述第二前驱物一起引入。举例来说，所述磷基前驱物可为磷化氢(phosphine)。
99.在一些实施例中，所述氧基前驱物、所述硅基前驱物或所述磷基前驱物可在处理制程中与所述第二前驱物一起引入。
100.在一些实施例中，处理制程可用一等离子体制程、一紫外线固化(uv cure)制程、一热退火(thermal anneal)制程或其组合的一辅助所执行。
101.当该处理以等离子体制程为辅助而执行时，等离子体制程的等离子体是可通过射频功率(rf power)所提供。在一些实施例中，在介于大约100khz直到大约1mhz之间的一单一低频率下，射频功率可介于大约2w到大约5000w。在一些实施例中，在大于约13.6mhz的一单一高频率下，射频功率可介于大约30w到大约1000w。在此情况下，处理制程的一基底温度可介于大约20℃到大约1000℃之间。处理制程的一制程压力可介于大约10mtorr到大约760torr之间。
102.当该处理以紫外线固化制程为辅助所执行时，在此情况下，处理制程的一基底温度可介于大约20℃到大约1000℃之间。处理制程的一制程温度可介于大约10mtorr到大约760torr之间。紫外线固化可通过任何紫外线源所提供，例如汞微波弧灯(mercury microwave arc)、脉冲式氙闪光灯(pulsed xenon flash lamps)或高效率uv发光二极管阵列(high-efficiency uv light emitting diode arrays)。紫外线源可具有一波长，是介于大约170nm到大约400nm之间。紫外线源可提供一光子能量(photon energy)，是介于大约0.5ev到大约10ev之间；尤其是，是介于大约1ev到大约6ev之间。紫外线固化制程的辅助可从硬遮罩层105移除氢。当氢可扩散进入半导体元件1a的其他区域以及可能降低半导体元件1a的可靠度时，氢通过紫外线固化制程的辅助的移除是可改善半导体元件1a的可靠度。此外，紫外线固化制程可增加硬遮罩层105的密度。
103.当该处理以热退火制程为辅助所执行时，在此状况下，处理制程的一基底温度可介于大约20℃到大约1000℃之间。处理制程的一制程压力可介于大约10mtorr到大约760torr之间。
104.请参考图2，第一遮罩层601可形成在硬遮罩层105上。举例来说，第一遮罩层601可为一光阻层。可图案化第一遮罩层601，以界定多个第一沟槽603的位置，而所述第一沟槽603是将于后说明。在第一遮罩层601的图案化期间，硬遮罩层105可当作一抗反射涂布使
用，以改善从一光罩(photomask)转变成为第一遮罩层601的影像的品质。
105.请参考图1及图3，在步骤s13，可执行一硬遮罩蚀刻制程以图案化硬遮罩层105。
106.请参考图3，可执行硬遮罩蚀刻制程以移除硬遮罩层105的一些部分，以及第一遮罩层601的图案化可转变成硬遮罩层105。硬遮罩蚀刻制程的硬遮罩层105的蚀刻率，可较快于硬遮罩蚀刻制程的垫氧化物层103的蚀刻率。举例来说，在硬遮罩蚀刻制程期间，硬遮罩层105对垫氧化物层103的蚀刻率的比率可介于大约100：1到大约1.05：1之间。举另一个例子，在硬遮罩蚀刻制程期间，硬遮罩层105对垫氧化物层103的蚀刻率的比率可介于大约100：1到大约10：1之间。
107.请参考图1及图4，在步骤s15，多个第一沟槽603可形成在基底101中。
108.请参考图4，可执行一沟槽蚀刻制程以移除垫氧化物层103的一些部分以及基底101的一些部分。在沟槽蚀刻制程之后，所述第一沟槽603可同时形成在基底101中。沟槽蚀刻制程可为一多步骤蚀刻制程，举例来说，是包括一第一蚀刻制程以及一第二蚀刻制程。
109.第一蚀刻制程的垫氧化物层103的蚀刻率可较快于第一蚀刻制程的基底101的蚀刻率。举例来说，在第一蚀刻制程期间，垫氧化物层103对基底101的一蚀刻率的比率可介于大约100：1到大约1.05：1之间。举另一个例子，在第一蚀刻制程期间，垫氧化物层103对基底101的一蚀刻率的比率可介于大约20：1到大约10：1之间。
110.第二蚀刻制程的基底101的蚀刻率可较快于第二蚀刻制程的硬遮罩层105的蚀刻率。举例来说，在第二蚀刻制程期间，基底101对硬遮罩层105的一蚀刻率的比率可介于大约100：1到大约1.05：1之间。举另一个例子，在第二蚀刻制程期间，基底101对硬遮罩层105的一蚀刻率的比率可介于大约100：1到大约20：1之间。
111.请参考图4，在一些实施例中，所述第一沟槽603可具有一深宽比(aspect ratio)，是介于大约1：6到大约1：12之间。在一些实施例中，所述第一沟槽603的各下表面可呈圆凸(rounded)。当所述第一沟槽603具有圆凸下表面时，可避免角落效应(corner effect)。在一些实施例中，所述第一沟槽603的各下表面可为平坦的。在一些实施例中，所述第一沟槽603的各侧壁可大致呈垂直。在一些实施例中，所述第一沟槽603的各侧壁可呈锥形。在所述第一沟槽603的各侧壁与基底101的上表面101ts之间的一角度α，可介于大约90度到大约100度之间。
112.应当理解，若是存在一个垂直平面，则一表面(或侧壁)是呈「垂直(vertical)」的话，则该表面与该垂直平面的偏离不会超过该表面的均方根粗糙度的三倍。
113.请参考图1及图5，在步骤s17，多个第一介电层201可共形形成在所述第一沟槽603中。
114.请参考图5，举例来说，所述第一介电层201可由氧化硅所制。所述第一介电层201可通过在一氧化物/氮氧化物空气(oxide/oxynitride atmosphere)下执行一快速热氧化在如图4所绘示的中间半导体元件所形成。快速热氧化的一温度可大约为1000℃。在快速热氧化期间，可氧化基底101经由所述第一沟槽603所暴露的一些部分，并可转变成所述第一介电层201。所述第一介电层201的各上表面201ts可大致与基底101的各上表面101ts为共面。所述第一介电层201的各上表面201ts可接触垫氧化物层103的下表面103bs。
115.请参考图4，所述第一沟槽603与所述第一介电层201可一起界定一主动区aa在基底101中。一装置元件可设置在主动区aa中或主动区aa上。装置元件可为双极接面晶体管
(bipolar junction transistor)、金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor)、二极管、系统大型集成(system large scale integration)、快闪存储器、动态随机存取存储器、静态随机存取存储器、电子抹除式可复写只读存储器(electrically erasable programmable read only memory)、影像感测器、微机电系统(micro-electro-mechanical system)、主动元件或被动元件，但并不以此为限。举例来说，装置元件可为动态随机存取存储器的一埋入字元线，并可设置在主动区aa中。举另一个例子，装置元件可为金属氧化物半导体场效晶体管的一栅极结构，并可设置在主动区aa上。
116.请参考图1及图6，在步骤s19，一衬垫层203可共形形成在所述第一沟槽603中。
117.请参考图6，衬垫层203可共形形成在所述第一沟槽603中以及在硬遮罩层105的上表面105ts上。在一些实施例中，衬垫层203可具有一厚度，是介于大约1nm到大约10nm之间。尤其是，衬垫层203的厚度可介于大约2nm到大约5nm之间。在一些实施例中，举例来说，衬垫层203可由氮化硼所制。在一些实施例中，举例来说，衬垫层203可由下列材料所制：氮化硼、硅硼氮化物、磷硼氮化物或硼碳硅氮化物。硬遮罩层105与形成在硬遮罩层105的上表面105ts上的衬垫层203是一起形成一氮化硼合成结构(boron-nitride-composite structure)。氮化硼合成结构的厚度可较大于形成在所述第一沟槽603中的衬垫层203。
118.衬垫层203可以类似于如图2所例示的硬遮罩层105的一程序所形成。尤其是，衬垫层203可通过一成膜制程以及一处理制程所形成。在成膜制程中，多个第一前驱物可引入到如图5所例示的中间半导体元件上，以形成一氮基层，而所述第一前驱物是可为硼基前驱物。接下来，在处理制程中，可引入多个第二前驱物以与硼基层进行反应，并转变硼基层成为衬垫层203，而所述第二前驱物可为氮基前驱物。
119.请参考图1及图7，在步骤s21，可形成多个绝缘层205以完全填满所述第一沟槽603。
120.请参考图7，可执行一高深宽比制程以沉积一层绝缘材料，进而完全填满所述第一沟槽603并覆盖衬垫层203的上表面203ts。举例来说，绝缘材料可为氧化硅、氮化硅、氮氧化硅、氧化氮化硅或掺氟硅酸盐(fluoride-doped silicate)。
121.应当理解，在本公开的描述中，氮氧化硅表示一物质(substance)，其是包含硅、氮以及氧，且在其中的氧的一比率是大于氮的一比率。氧化氮化硅是表示一物质，其是包含硅、氧以及氮，且在其中的氮的一比率是大于氧的一比率。
122.高深宽比制程可包括一第一阶段以及一第二阶段。第一阶段可具有一低沉积率，以确保更均匀的沟槽填充，并减少形成孔洞(voids)的机会。第二阶段可具有一快速沉积率，以通过减少沉积时间而提升整体生产效率。高深宽比制程可均包括当较慢的沉积率有益于减少缺陷时的一较慢沉积率阶段，以及当高沉积率导致较短沉积时间时的一较高沉积率阶段。
123.在一些实施例中，高深宽比制程的压力可介于大约200torr与大约760torr之间。在一些实施例中，高深宽比制程的温度可介于大约400℃到大约570℃之间。
124.在一些实施例中，在高深宽比制程之后，可执行一两阶段退火(two stage anneal)。两阶段退火的第一阶段可在一环境中的一较低温度下继续进行，而该环境是包括一或多个含氧种类，例如水、氧、一氧化氮或一氧化二氮。两阶段退火的第一阶段可重新安
排并加强氧化硅网路(silicon oxide network)，以避免在所述第一沟槽603中形成空洞(voids)与开口(opening)。此外，两阶段退火的第一阶段的较低温度可以防止氧气与多个沟槽壁(trench walls)和基底101的其他部分反应，以形成非期望(undesirable)的多个氧化物层。
125.两阶段退火的第二阶段可在一缺氧环境中的一较高温度中接着继续进行。两阶段退火的第二阶段可重新配置绝缘材料的结构并排除水分，其是均可增加绝缘材料的密度。举例来说，该环境可为大致纯氮、氮气和稀有气体(例如氦、氖、氩或氙)的混合物，或一大致纯稀有气体。该环境亦可具有还原气体，例如氢或氨水(ammonia)。两阶段退火的第二阶段可可促进高温稠密化(densification)而不会使基板101氧化。
126.在两阶段退火之后，可执行一平坦化制程，例如化学机械研磨，直到衬垫层203的上表面203ts暴露为止，以移除多余材料，提供一大致平坦表面给接下来的处理步骤，且同时形成多个绝缘层205。
127.图8为依据本公开另一实施例一种半导体元件1b的剖视示意图。
128.请参考图8，一中间半导体元件可以类似于如图2到图7所例示的一程序所制造。可执行在图7中所例示的平坦化制程，直到基底101的上表面101ts暴露为止，以移除垫氧化物层103、硬遮罩层105、形成在基底101的上表面101ts上的衬垫层203，以及形成在基底101的上表面101ts上的所述绝缘层205。
129.图9到图10为依据本公开一实施例一种半导体元件1c的制备方法的一流程的剖视示意图。
130.请参考图9，一中间半导体元件可以类似于如图2到图6所例示的一程序所制造。可形成多个覆盖层301以覆盖衬垫层203的上表面与所述第一沟槽603的各上部。所述覆盖层301的一宽度w1可从上到下沿着方向z而逐渐缩减。在一些实施例中，所述覆盖层301的最低点301bp可位在一垂直位面，是较低于基底101的上表面101ts的一垂直位面。在一些实施例中，所述覆盖层301的最低点301bp可位在一垂直位面，是等于或较高于基底101的上表面101ts的一垂直位面。
131.举例来说，所述覆盖层301可由下列材料所制：氧化铝、氧化铪、氧化锆、氧化钛、氮化钛、氮化钨、氮化硅或氧化硅。所述覆盖层301可通过一沉积制程所形成，例如一原子层沉积方法，是精确地控制原子层沉积方法的一第一前驱物的数量。
132.原子层沉积方法的第一前驱物可包括三甲基铝(trimethylaluminum)、四氯化铪(hafnium tetrachloride)、三级丁氧化铪(hafnium tert-butoxide)、二甲基酰胺铪(hafnium dimethylamide)、甲基乙基酰胺铪(hafnium ethylmethylamide)、二乙基酰胺铪(hafnium diethylamide)、甲氧基-三级丁氧化铪(hafniummethoxy-t-butoxide)、四氯化锆(zirconium tetrachloride)、四氯化钛(titanium tetrachloride)、钛酸四乙酯(tetraethyl titanate)、异丙醇钛(titanium isopropoxide)、六氟化钨(tungsten hexafluoride)、亚硅烷基(silylene)、氯(chlorine)、氨水(ammonia)、联氨(dinitrogen tetrahydride)、硅四异氰酸酯(silicon tetraisocyanate)、ch3osi(nco)3或其组合。原子层沉积方法的第二前驱物可包括水、臭氧、氢或其组合。
133.请参考图10，可执行类似于在图7中所例示的各程序。由于所述覆盖层301的存在，是可降低在所述第一沟槽603的各侧壁上的绝缘材料的沉积率。因此，在所述第一沟槽603
的各侧壁上的绝缘材料的沉积率以及在所述第一沟槽603的各下表面上的绝缘材料的沉积率，是可变得相互接近。所以，所述第一沟槽603可以被填充，而在所述第一沟槽603的各下表面附近没有任何孔洞形成。可改善半导体元件1c的良率。
134.图11为依据本公开另一实施例一种半导体元件1d的剖视示意图。
135.请参考图11，一中间半导体元件可以类似于如图9及图10所例示的一程序所制造。可执行如图10所例示的平坦化制程，直到基底101的上表面101ts暴露为止，以移除垫氧化物层103、硬遮罩层105，形成在基底101的上表面101ts上的衬垫层203、形成在基底101的上表面101ts上的所述绝缘层205，以及形成在基底101的上表面101ts上的所述覆盖层301。
136.图12及图13为依据本公开一种实施例一半导体元件1e的制备方法的一流程的剖视示意图。
137.请参考图12，一中间半导体元件可以类似于如图2到图5所例示的一程序所制造。一第一阻障层401可共形形成在所述第一沟槽603中以及在硬遮罩层105的上表面上。第一阻障层401可具有一厚度，是介于大约到大约之间。举例来说，第一阻障层401可由氮化硅所制。第一阻障层401可通过一沉积制程所形成，例如化学气相沉积或原子层沉积。接下来，衬垫层203可共形形成在第一阻障层401上。衬垫层203内的硼可能从衬垫层203中过滤出，例如扩散到基底101，并且可能有害地影响半导体元件1e的可靠度。第一阻障层401可当成一实体阻障(physical barrier)，以避免或抑制硼从衬垫层203扩散到基底101中。
138.请参考图13，第二阻障层403可共形形成在衬垫层203上。第二阻障层403可具有与第一阻障层4701相同的厚度，但并不以此为限。第二阻障层403可由与第一阻障层401相同的材料所制。可接着以类似于图7所例示的一程序，形成所述绝缘层205在第二阻障层403上，并充填所述第一沟槽603。第二阻障层403可当作一实体阻障，以避免或抑制硼从衬垫层203扩散进入所述绝缘层205中。可执行平坦化制程，直到第二阻障层403的上表面暴露为止。
139.图14为依据本公开另一实施例一种半导体元件1f的剖视示意图。
140.请参考图14，一中间半导体元件可以如图12及图13所例示的一程序所制造。可执行在图13中所例示的平坦化制程，直到基底101的上表面101ts暴露为止，以移除垫氧化物层103、硬遮罩层105、形成在基底101的上表面101ts上的衬垫层203、形成在基底101的上表面101ts上的所述绝缘层205、形成在基底101的上表面101ts上的第一阻障层401，以及形成在基底101的上表面101ts上的第二阻障层403。
141.图15到图18为依据本公开一实施例一种半导体元件1g的制备方法的一流程的剖视示意图。
142.请参考图15及图16，一中间半导体元件可以类似于如图2到图4所例示的一程序所制造。一流动层(flowable layer)501可共形形成在所述第一沟槽603中以及在如图15所示的硬遮罩层105的上表面上。接下来，流动层501可转变成为如图16所示的第一介电层201。
143.在一些实施例中，流动层501可包括具有不饱和键结(unsaturated bonding)的化合物，例如双键结以及三键结。流动层501可以软胶状层、具有液体流动特性的凝胶或是液体层为特征，但并不以此为限。流动层501可流进并充填多个小的基底间隙，而不会形成空洞(voids)。可接着执行一热制程，以通过固体化流动层501而转变流动层501成为第一介电
层201。热制程可能会将不饱和键结分解为自由基(radicals)，以及多个化合物可经由所述自由基而交联(cross-link)。因此，流动层501可被固体化。在一些实施例中，在热制程期间，可缩减流动层501的体积。因此，相较于流动层501，第一介电层201具有较大密度。第一介电层201可位在流动层501先前所占据的位置处。换言之，第一介电层201可共形设置在所述第一沟槽603中以及在硬遮罩层105的上表面上。
144.或者是，在一些实施例中，流动层501可为一可流动含硅与氮层(flowable silicon-and-nitrogen containing layer)。可流动含硅与氮层可通过混合一无碳含硅(carbon-free silicon-containing)前驱物与一氮自由基(radical-nitrogen)前驱物所形成。可流动含硅与氮层的流动性(flowable nature)可允许可流动含硅与氮层流进多个窄的基底间隙或窄的沟槽中。在可流动含硅与氮层的形成期间，基底101的温度可小于120℃、小于100℃、小于80℃或小于60℃。
145.举例来说，无碳含硅前驱物可为一硅与氮前驱物、一硅与氢前驱物或一含硅氮与氢前驱物。在一些实施例中，无碳含硅前驱物亦可为无氧(oxygen-free)。氧的缺乏是导致在流动含硅与氮层中的硅烷醇基(silanol(si—oh)group)的一较低浓度，而流动含硅与氮层是从无碳含硅前驱物所形成。在流动含硅与氮层中的多余硅烷醇部分可在接下来的制程期间，造成增加孔隙率(porosity)以及收缩(shrinkage)，该接下来的制程是为从流动含硅与氮层移除羟(hydroxyl(—oh))部分。
146.在一些实施例中，无碳含硅前驱物可包括硅烷基胺silyl-amines)，例如h2n(sih3)、hn(sih3)2以及n(sih3)3。一硅烷基胺的流量可较大于或大约为500sccm。这些硅烷基胺可与额外的气体混合，而该额外的气体可当作载体气体(carrier gases)、反应气体(reactive gases)或其两者。这些额外的气体可包括h2、n2、nh3、he以及ar。
147.在一些实施例中，无碳含硅前驱物可包括单独的硅烷(silane)或与其他含硅气体(例如n(sih3)3)、含氢气体(例如h2)及/或含氮气体(例如n2、nh3)混合。
148.在一些实施例中，无碳含硅前驱物可包括二硅烷(disilane)、三硅烷(trisilane)、更高阶硅烷以及氯化硅烷(chlorinated silanes)、单独或与硅烷基胺组合。
149.自由基的氮前驱物可通过将氨水传送到一等离子体区域所产生。可接着传送自由基的氮前驱物以与无碳含硅前驱物混合。传送氨水到等离子体区域的流量可较大于或大约300sccm、较大于或大约500sccm或者是较大于或大约700sccm。在一些实施例中，可使用例如氮或氢的气体，以调整氮：氢的原子流量比(atomic flow ratio)。在一些实施例中，可使用氦或氩的气体当作载体气体，以传送氨水到等离子体区域。
150.在一些实施例中，无须使用氨水即可产生自由基的氮前驱物。包括氢、氮以及联氨的其中一或多个所述气体可传送到等离子体区域，以产生自由基的氮前驱物。
151.接下来，在含氧的空气中，一固化(cure)制程以及一退火制程可依序施加在流动含硅与氮层(例如流动层501)，以转换流动含硅与氮层成为由氧化硅所制的第一介电层201。在一些实施例中，固化制程的基底温度可较低于或大约400℃。举例来说，固化制程的基底温度可介于大约100℃到大约200℃之间。在一些实施例中，退火制程的基底温度可介于大约500℃到大约1100℃之间。在一些实施例中，含氧空气可包括一或多个含氧气体，例如分子氧、臭氧、水蒸气(water vapor)、过氧化氢(hydrogen peroxide)以及氮氧化物(nitrogen-oxides)(例如一氧化氮、一氧化二氮等等)。
152.或者是，在一些实施例中，流动层501可通过多个气相前驱物与共反应物(co-reactants)进行反应所形成。流动层501可具有流动特性，其是可提供基底101的各基底间隙的一致性填充。接下来，可执行一后沉积处理(post-deposition treatment)，以及流动层501可实体地稠密及/或化学地转换，以降低其可流动性(flowability)。在后沉积处理之后，流动层501可转变成第一介电层201。在一些实施例中，稠密的流动层501可视为被固体化。在一些实施例中，实体地稠密流动层501可包括收缩流动层501。在一些实施例中，后沉积处理可包含取代在流动层501中的化学物质(chemicals)，其是可能导致更稠密、更大体积的第一介电层201。
153.在一些实施例中，流动层501可为流动氧化硅、氮化硅或氮氧化硅。在一些实施例中，流动层501可为碳化硅或碳氧化硅。在一些实施例中，用于形成流动层501的腔室压力可介于大约1到200torr之间、介于10到75torr之间，或是大约10torr。在一些实施例中，用于形成流动层501的的基底温度可介于大约-20℃到大约100℃之间、介于大约-20℃到30℃之间，或是介于-10℃到大约10℃之间。
154.在一些实施例中，所述气相前驱物可包括含硅前驱物或含碳前驱物。所述共反应物可包括氧化剂(oxidants)、催化剂(catalyst)、表面活性剂(surfactant)、惰性载体气体(inert carrier gases)。
155.所述含硅前驱物可包括硅烷(silane)、二硅烷(disilane)、三硅烷(trisilane)、六硅烷(hexasilane)、环六硅烷(cyclohexasilane)、烷氧基硅烷(alkoxysilanes)、胺基硅烷(aminosilanes)、烷基硅烷(alkylsilanes)、四异氰酸酯基硅烷(tetraisocyanatesilane，tics)、氢半硅氧烷(hydrogen silsesquioxane)、t8-氢化球面硅氧烷(t8-hydridospherosiloxane)或1,2-二甲氧基-1,1,2,2-四甲基二硅烷(1,2-dimethoxy-1,1,2,2-tetramethyldisilane)，但并不以此为限。
156.烷氧基硅烷可包括四氧甲基环四硅氧烷(tomcts，tetraoxymethylcyclotetrasiloxane)、八甲基环四硅氧烷(omcts，octamethylcyclotetrasiloxane)、四乙氧基硅烷(teos，tetraethoxysilane)、三乙氧基硅烷(tes，triethoxysilane)、三甲氧基硅烷(trimos，trimethoxysilane)、甲基三乙氧基正硅酸盐(mteos，methyltriethoxyorthosilicate)、四甲基正硅酸盐(tmos，tetramethylorthosilicate)、甲基三甲氧基硅烷(mtmos，methyltrimethoxysilane)、二甲基二甲氧基硅烷(dmdmos，dimethyldimethoxysilane)、二乙氧基硅烷(des，diethoxysilane)、二甲氧基硅烷(dmos，dimethoxysilane)、三苯基乙氧基硅烷(triphenylethoxysilane)、1-(三乙氧基硅烷基)-2-(二乙氧基甲基硅烷基)乙烷(1-(triethoxysilyl)-2-(diethoxymethylsilyl)ethane)、三第三丁氧基硅醇(tri-t-butoxylsilanol)、六甲氧基二硅烷(hmods，hexamethoxydisilane)、六乙氧基二硅烷(heods，hexaethoxydisilane)或是第三丁氧基二硅烷(tert-butoxydisilane)，但并不以此为限。胺基硅烷可包括双-第三丁胺硅烷(btbas，bis-tert-butylamino silane)或三(二甲基胺基)硅烷(tris(dimethylamino)silane)。
157.所述含碳前驱物可包括三甲基硅烷(3ms，trimethylsilane)、四甲基硅烷(4ms，tetramethylsilane)、二乙氧基甲基硅烷(dems，diethoxymethylsilane)、二甲基二甲氧基硅烷(dmdmos，dimethyldimethoxysilane)、甲基-三乙氧基硅烷(mtes，methyl-triethoxysilane)、甲基-三甲氧基硅烷(methyl-trimethoxysilane)、甲基-二乙氧基硅烷
(methyl-diethoxysilane)、甲基-二甲氧基硅烷(methyl-dimethoxysilane)、三甲氧基甲基硅烷(tmoms，trimethoxymethylsilane)、二甲氧基甲基硅烷(dimethoxymethylsilane)或是双(三甲基硅烷基)碳二酰亚胺(bis(trimethylsilyl)carbodiimide)，但并不以此为限。
158.所述氧化剂可包括臭氧、过氧化氢、氧、水、醇(alcohols)、一氧化氮、二氧化氮(nitrous dioxide)、一氧化二氮、一氧化碳(carbon monoxide)或二氧化碳，但并不以此为限。举例来说，醇可包括甲醇(methanol)、乙醇(ethanol)或异丙醇(isopropanol)。
159.催化剂可包括质子予体催化剂(proton donor catalyst)、含卤素化合物、无机酸(mineral acid)、碱(bases)、氯基二乙氧基硅烷(chloro-diethoxysilane)、甲磺酸(methanesulfonic acid)、三氟甲磺酸(trifluoromethanesulfonic acid)、氯基二甲氧基硅烷(chloro-dimethoxysilane)、砒啶(pyridine)、氯化乙酰(acetyl chloride)、氯代乙酸(chloroacetic acid)、二氯乙酸(dichloroacetic acid)、三氯乙酸(trichloroacetic acid)、草酸(oxalic acid)、苯甲酸(benzoic acid)或是三乙胺(triethylamine)，但并不以此为限。质子予体催化剂可包括硝酸(nitric acid)、氢氟酸(hydrofluoric acid)、磷酸(phosphoric acid)、硫酸(sulphuric acid)、盐酸(hydrochloric acid)、溴酸(bromic acid)、溴酸衍生物(carboxylic acid derivatives)、氨水(ammonia)、氢氧化铵(ammonium hydroxide)、联胺(hydrazine)或羟胺(hydroxylamine)。含卤素化合物可包括二氯硅烷(dichlorosilane)、三氯硅烷(trichlorosilane)、甲基氯硅烷(methylchlorosilane)、氯基三乙氧基硅烷(chlorotriethoxysilane)、氯基三甲氧基硅烷(chlorotrimethoxysilane)、氯甲基二乙氧基硅烷(chloromethyldiethoxysilane)、氯甲基二甲氧基硅烷(chloromethyldimethoxysilane)、乙烯基三氯硅烷(vinyltrichlorosilane)、二乙氧基二氯硅烷(diethoxydichlorosilane)或是六氯二硅氧烷(hexachlorodisiloxane)。无机酸可包括甲酸(formic acid)或是醋酸(acetic acid)。碱可包括次膦(phosphine)。
160.所述表面活化剂可包括溶剂(solvents)、醇、乙二醇(ethylene glycol)或是聚乙二醇(polyethylene glycol)。所述表面活化剂可用于减轻表面张力并增加反应物在基底表面上的润湿性(wetting)。所述表面活化剂亦可增加所述气相前驱物与其他反应物的混溶性(miscibility)。
161.所述溶剂可为非极性(non-polar)或极性(polar)以及质子(protic)或非质子(aprotic)。所述溶剂是可与所述气相前驱物的选择匹配，以改善在所述氧化剂中的混溶性。非极性溶剂可包括烷烃(alkanes)以及烯烃(alkenes)；所述极性非质子溶剂可包括丙酮(acetones)以及醋酸盐(acetate)；以及所述极性质子溶剂可包括醇与羧酸(carboxylic)的化合物。
162.所述溶剂的例子可包括甲醇(methanol)、乙醇(ethanol)、异丙醇(isopropanol)、丙酮(acetone)、二乙基乙醚(diethylether)、乙腈(acetonitrile)、二甲基甲酰胺(dimethylformamide)、甲基亚砜(dimethyl sulfoxide)、四氢呋喃(tetrahydrofuran)、二氯甲烷(dichloromethane)、己烷(hexane)、苯(benzene)、甲苯(toluene)、庚烷(isoheptane)以及二乙基乙醚(diethylether)，但并不以此为限。在一些实施例中，所述溶剂可在其他反应物之前引入。
163.在一些实施例中，所述惰性载体气体可包括氮、氦或氩。后沉积处理可交联并移除在流动层501中的多个端基(terminal groups)，例如—oh基以及—h基，因此增加流动层501的密度与硬度。后沉积处理可暴露在一下游或直接等离子体、暴露在紫外线或微波辐射、或是暴露在其他能量源而进行热固化。
164.当使用热固化当成后沉积处理的方法时，热固化的温度可介于大约200℃到大约600℃之间。后沉积处理可在一惰性环境中、在一氧化环境(oxidizing environment)中、在一氮化环境(nitridizing environment)中或是在一氧化与氮化混合环境中执行。惰性环境可包括氩或氦。氧化环境可包括氧、臭氧、水、过氧化氢、一氧化二氮、一氧化氮、二氧化氮(nitrogen dioxide)、一氧化碳、二氧化碳。氮化环境可包括氮、氨水、一氧化二氮、一氧化氮、二氧化氮。热固化的温度可介于大约0.1torr到大约10torr之间。
165.当使用暴露在一下游或直接等离子体当作后沉积处理的方法时，等离子体是可为惰性等离子体(inert plasma)或一反应等离子体(reactive plasma)。惰性等离子体可为氦与氩等离子体。反应等离子体可为包含氧与水蒸气(steam)的氧化等离子体，或是包含氢与一稀释剂(diluent)的含氢等离子体，而稀释剂是例如惰性气体。在一些实施例中，在等离子体暴露期间的温度可大约为25℃或更高。在一些实施例中，在等离子体暴露期间的温度可介于大约-15℃到大约25℃之间。
166.请参考图17，衬垫层203可以类似于如图2所例示的硬遮罩层105的一程序而共形形成在第一介电层201上。
167.请参考图18，所述绝缘层205可以类似于如图7所示的一程序而形成在衬垫层203上，并填满所述第一沟槽603。可执行一平坦化制程以移除多余材料，直到衬垫层203的上表面暴露为止。
168.图19为依据本公开另一实施例一种半导体元件1h的剖视示意图。
169.请参考图19，一中间半导体元件可以类似于如图15到图18所例示的一程序所制造。可执行如图18所例示的平坦化制程，直到基底101的上表面101ts暴露为止，以移除垫氧化物层103、硬遮罩层105、形成在基底101的上表面101ts上的衬垫层203、以及形成在基底101的上表面101ts上的所述绝缘层205。
170.本公开的一实施例提供一种半导体元件，具有一基底；一垫氧化物层，位在该基底上；一硬遮罩层，位在该垫氧化物层上；一绝缘层，位在沿着该硬遮罩层与该垫氧化物层处，并延伸到该基底；一第一介电层，位在该基底与该绝缘层之间；以及一衬垫层，位在该硬遮罩层的一上表面上，以及位在该第一介电层与该绝缘层之间、位在该垫氧化物层与该绝缘层之间以及位在该硬遮罩层与该绝缘层之间；其中该硬遮罩层与该衬垫层是包含氮化硼。
171.本公开的另一实施例提供一种半导体元件，具有一基底；一绝缘层，位在该基底中；一第一介电层，位在该基底与该绝缘层之间；以及一衬垫层，位在该第一介电层与该绝缘层之间；其中该绝缘层的一上表面是大致与该基底的一上表面为共面，以及该衬垫层是包含氮化硼。
172.本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一基底；形成一垫氧化物层在该基底上；形成一硬遮罩层在该垫氧化物层上；形成一第一沟槽沿着该硬遮罩层与该垫氧化物层，并延伸到该基底；共形形成一第一介电层在该第一沟槽中；共形形成一衬垫层在该第一介电层上；以及形成一绝缘层在该衬垫层上；其中该硬遮罩
层与该衬垫层是包含氮化硼。
173.由于本公开该半导体元件的设计，硬遮罩层105可当成一抗反射涂布使用，以改善图案化的品质。据此，可改善半导体元件1a的品质。此外，由于所述覆盖层205的存在，所以可形成没有任何孔洞(void)的所述绝缘层301。因此，可改善半导体元件1c的可靠度(reliability)。
174.虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
175.再者，本技术案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本技术案的权利要求内。