半导体装置的制作方法

1.本发明涉及于半导体装置，尤其涉及与多桥通道(mbc)晶体管一同制造，作为温度感测器的互补双极接面晶体管。


背景技术：

2.电子产业面临对于能够同时满足越小且越快的电子装置的需求逐渐增加，而这类的电子装置同时又需要支持大量且越来越复杂和尖端的功能。相应地，在半导体产业里的持续性的趋势是制造低成本、高效能以及低电力的集成电路(ics)。目前为止这些目标大部分皆由缩小半导体ic的尺寸(例如最小特征尺寸)来达成，而因此改善工艺效率和降低相关的成本。然而，这类的尺寸缩小亦提升了半导体工艺的复杂度。因此，实现半导体ic以及装置的持续进展需要的是与半导体工艺和技术的类似的进步。
3.为了改善栅极控制，通过增加栅极栅极-通道耦接、减少关闭(off)状态电流，以及减少短通道效应(sces)，多桥通道(multi-bridge-channel；mbc)晶体管已被引入。由于多桥通道晶体管的栅极结构环绕一个通道或者一个通道构件，且多桥通道晶体管的通道构件可能像纳米线或者纳米片，一个多桥通道晶体管亦可称为栅极全环(gate-all-around；gaa)晶体管，环绕闸晶体管(surrounding gate transistor；sgt)、纳米线晶体管、纳米片晶体管、或者纳米结构晶体管。
4.多桥通道晶体管或者其他多栅极晶体管所导致的高装置封装密度可引来热能，而该热度可造成效能恶化。为了监控以及控制热能的产生，可能对温度感测器有所需求。公知的温度感测器可能需要额外的工艺操作且不能放置在集成电路(ic)装置中足够靠近热点的位置。虽然这些公知的温度感测器大致上足够使用在所需的用途上，但并不在所有的面向上都能完全满足。


技术实现要素：

5.本公开实施例的目的在于提出一种半导体装置，以解决上述至少一个问题。
6.在一个范例中，本公开根据一些实施例提供一种半导体装置。半导体装置包含介电层以及设置在介电层上的鳍片状结构。鳍片状结构包含第一p型掺杂区、第二p型掺杂区以及第三p型掺杂区，以及第一n型掺杂区、第二n型掺杂区以及第三n型掺杂区，交错插在该第一p型掺杂区、第二p型掺杂区以及第三p型掺杂区之间。第一p型掺杂区、第三p型掺杂区以及第三n型掺杂区电性耦接至第一电位。第二p型掺杂区、第一n型掺杂区以及第二n型掺杂区电性耦接至与第一电位不同的第二电位。
7.本公开的另一范例有关于一种温度感测器。温度感测器包含pnp双极接面晶体管以及npn双极接面晶体管。pnp双极接面晶体管包含第一射极、第一基极以及第一集极。npn双极接面晶体管包含第二射极、第二基极以及第二集极。第一射极、第二基极以及第二集极耦接至第一电位，以及第一基极、第一集极以及第二射极耦接至与第一电位不同的第二电位。
8.本公开还有另一范例有关于一种互补双极接面晶体管的制造方法。制造互补双极接面晶体管的方法包含接收鳍片状结构，鳍片状结构设置在基版上，其中鳍片状结构包含多个第一半导体层，由多个第二半导体层交错插在多个第一半导体层之间；注入p型掺杂物至鳍片状结构的第一区、第二区以及第三区；注入n型掺杂物至鳍片状结构的第四区、第五区以及第六区；以及以介电层取代基板。
附图说明
9.本公开的各项层面在以下的实施方式搭配附带的图示一同阅读会有最好的理解。需要强调的是，依据产业的标准惯例，许多特征并没有按比例描绘。事实上，为了讨论的清晰度，许多特征的尺寸可为任意的增加或缩减。
10.图1根据本公开的各样态，为在一工件上制造半导体结构的一方法的一流程图。
11.图2根据本公开的各方面，描绘第一区以及一第二区的一工件的一局部俯视图。
12.图3根据本公开的各方面，描绘该第二区中的一半导体装置的一局部俯视图。
13.图4至图7根据本公开的各方面，描绘在第二区中的一半导体装置的局部剖面图。
14.图8根据本公开的各方面，描绘半导体装置的一等效电路图。
15.图9根据本公开的各方面，为半导体装置的特征电压-温度曲线图。
16.附图标记如下：
17.100：方法
18.102-116：方块
19.10：工件
20.12：第一区
21.14：第二区
22.200：半导体装置
23.204：第二鳍片状结构
24.206：第一半导体层(牺牲层)
25.208：第二半导体层(通道层)
26.210：第二栅极结构
27.212：隔离特征
28.214：背侧介电层
29.216：栅极间隔物
30.222：第一p型注入区
31.224：第二p型注入区
32.226：第三p型注入区
33.232：第一n型注入区
34.234：第二n型注入区
35.236：第三n型注入区
36.242：第一接点特征
37.244：第二接点特征
38.246：第三接点特征
39.250：接点蚀刻停止层(cesl)
40.252：层间介电(ild)层
41.262：第四接点特征
42.264：第五接点特征
43.266：第六接点特征
44.270：前侧互连结构
45.302：第一背侧接点
46.304：第二背侧接点
47.306：第三背侧接点
48.308：第四背侧接点
49.310：第五背侧接点
50.312：第六背侧接点
51.320：背侧电源导轨
52.500：等效电路(cbjt或者cbjt温度感测器)
53.1000：pnp bjt
54.2000：npn bjt
55.p1：第一电位
56.p2：第二电位
57.t1：第一温度
58.t2：第二温度
59.v1：第一电压差
60.v2：第二电压差
61.w1：第一宽度
62.w2：第二宽度
具体实施方式
63.以下公开内容提供了用于实施所提供标的的不同特征的许多不同实施例或实例。以下描述了部件以及布置等的特定实例以简化本公开内容。当然，多个仅仅是实例，而并不旨在为限制性的。例如，在以下描述中在第二特征上方或之上形成第一特征可以包括第一特征和第二特征形成为直接接触的实施例，并且亦可以包括可以在第一特征与第二特征之间形成额外特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各种实例中重复参考数字及/或字母。该重复是为了简单和清楚的目的，并且本身并不代表所论述的各种实施例及/或配置之间的关系。
64.在空间上相对的用语，例如“之下”，“下部”，“上部”，“上方”，“之上”，“下方”，“顶部”、“底部”等，如附图所描绘，可用以使本公开更容易地描述一个特征与另一特征之间的关系。空间相对术语意在除了涵盖装置在附图所描述的取向，亦涵盖在操作当中或使用当中的装置的不同取向。设备可以以其他方式取向(旋转90度或在其他方向上)，并且可以类似地相应解释在此使用的空间相对描述词。
65.更进一步，当一数字或一范围的数字用“大约”、“近似”以及类似方式形容时，该字
汇的目的是，考虑到工艺当中固有地产生的变化，如在此领域具通常技术的人员所能理解的，涵盖包括所述的数字的一定合理范围内的其他数字。例如，基于有关于制作一特征的已知工艺所能容忍的公差的相关数值，在所述的数字或一范围的数字为例如 /-10％的范围之内。举例来说，一材料层具“大约5nm”的厚度可涵盖从4.25纳米至5.75纳米的尺寸范围，其中，对此领域具通常技术的人员所知悉，有关于沉积一材料层所能容忍的公差为 /-15％。再进一步而言，本公开可在诸多范例中重复参考数字编号已极/或字母。该重复是为了简易性以及清晰度的目的而非表示所述的诸多实施例或者配置之间的关系。
66.高阶多栅极晶体管，例如多桥通道晶体管，所导致的高装置封装密度可引来热能，而该热度并不容易消散。在集成电路(ic)装置当中聚集热能可能造成效能恶化。虽然温度感测器可在后段工艺(back-end-of-the-line；beol)制造，或者与ic封装整合，多个温度感测器需要额外的工艺操作。另外，由于多个温度感测器并非在前端工艺(front-end-of-line；feol)与有源元件一同制造，多个温度感测器可能不足够靠近热源，且多个温度感测器的测量可能不足反应在ic装置中的热点的热负载。
67.本公开提供与mbc晶体管一同制造，利用类似的工艺操作的一革命性的温度感测器。本公开的温度感测器包含独特的互补双极接面晶体管(complementary bipolar junction transistor；cbjt)结构，cbjt结构包含一pnp bjt以及一npn bjt。pnp bjt的基极与集极，以及npn bjt的射极耦接至第一电位。pnp bjt的射极，以及npn bjt的基极与集极耦接至第二电位。cbjt的射极、基极、与集极由注入掺杂物形成为鳍片状结构。第一电位以及第二电位之间的电压差与温度的改变有关，而允许本公开的温度感测器得以感测温度。cbjt的互补性质抵销n形以及p型掺杂物的不均匀浓度分布，且允许本公开的温度感测器提供准确的温度测量。
68.本公开的许多样态将参考附图以做更详细的描述。在这方面，图1为在工件10的第一区以及第二区中形成半导体结构的方法100的流程图。方法100仅为一范例而不意图限制本公开于方法100中所明确地描述的内容。额外的操作可提供在方法100之前、之中、或者之后，且对于方法100的额外步骤，所描述的一些操作可被取代、移除、或者到处移动。为了简洁性，并非所有的操作皆在此作详细叙述。工件10在图2中作代表性的描述。图3-图7根据图1中所描述的方法100，为在工件10的图2中制造的半导体装置200的局部俯视图以及剖视图。图8描绘图3-图7所示的半导体装置200的典型等效电路。图9描绘图3-图7所示的半导体装置200的典型电压-温度特征曲线。
69.参考图1以及图2，方法100包含方块102，其中在方块102接收工件10。如图2所示，工件10包含第一区12以及第二区14。在一些实施例中，第一区12为mbc晶体管所位于的逻辑装置区，而第二区14为制造温度感测区的位置的温度感测区。因此可看到根据本公开的温度感测器为在工件10的相同表面同时地制造。如以下所将描述，本公开的温度感测器的工艺与形成第一区12中的mbc晶体管的工艺共享许多工艺操作。由于第二区14中的温度感测器配置以测量或感测第一区12的温度，第二区14的面积为小于第一区12的面积，如图2所代表性的展示。
70.参考图1，方法100包含方块104，其中在第一区12中形成第一鳍片状结构，以及在第二区14中形成第二鳍片状结构。工件10可包含基板，以及在基板上沉积的堆叠。基板可为硅(silicon；si)基板。在另一些实施例中，基板可包含锗(germanium；ge)，或其他合适的半
导体材料。堆叠包含两个不同半导体材料的交替层。在一些实施例中，堆叠可包含多个硅(si)层，多个锗化硅(亦可称为硅锗)(silicon germanium；sige)层交错插在该多个硅(si)层之间。不同的半导体成分允许选择性移除交替层的其中之一层以释放交替层的另一层成为通道构件。例如，当堆叠包含由锗化硅层交错插入的硅层，锗化硅层中的锗成分允许选择性移除锗化硅层。为此原因，硅层可称为通道层，而锗化硅层可称为牺牲层。利用光刻工艺以及蚀刻工艺，将基板以及沉积在基板上的堆叠在方块104图案化，以形成在第一区12中的第一鳍片状结构以及形成在第二区14中的第二鳍片状结构。
71.第二区14中的半导体装置200经放大并且在图3中展示。图4中描述半导体装置200的剖视图。在图3以及图4中展示的半导体装置200显示在方块104中的操作。半导体装置200包含第二鳍片状结构204。第二鳍片状结构204可为细长的形状并且沿着x方向或y方向其中之一延展。如图4所示，第二鳍片状结构204可由堆叠形成，而该堆叠包含由第一半导体层206交错插入的第二半导体层208。在一实施例中，第二半导体层208由硅(si)所形成，且第一半导体层206由锗化硅(sige)。在一些实施例中，在第一区12中的第一鳍片状结构与第二区14中的第二鳍片状结构204相似。在一些其他实施例中，第二区14中的第二鳍片状结构204可与第一区12中的第一鳍片状结构具不同尺寸。在一实施例中，在第二区14中的第二鳍片状结构204沿着y方向的宽度可大于在第一区12中的第一鳍片状结构沿着y方向的宽度。值得注意的是，基板并没有在图4中展示，因为基板在形成背侧接点结构以及背侧电源导轨的期间可由背侧介电层214所取代。在形成第一鳍片状结构以及第二鳍片状结构204之后，形成隔离特征212以从相邻鳍片状结构隔开第一鳍片状结构以及第二鳍片状结构204。隔离特征212亦可称为浅沟槽绝缘(shallow trench isolation；sti)特征212。在一些实施例中，隔离特征212可包含氧化硅(silicon oxide)、氮化硅(silicon nitride)、氧氮化硅(silicon oxynitride)、氟掺杂硅玻璃(fluorine-doped silicate glass；fsg)、低介电系数(low-k)电介质、前述的组合，以及/或其他合适的材料。
72.参考图1，方法100包含方块106，其中在第一区12中的第一鳍片状结构以及第二区14中的第二鳍片结构(例如，图4中的第二鳍片状结构204)之上形成虚设栅极堆叠。在所描述的实施例中，采用了后栅极(gate-last)工艺或置换栅极(gate replacement)工艺，并且形成虚设栅极堆叠，以在虚设栅极堆叠被高介电系数(high-k)金属栅极结构(例如图3以及图4中的第二栅极结构210)取代之前，承受源极/漏极的形成工艺。各个虚设栅极堆叠可包含虚设介电层以及虚设栅极电极。在一些实施例中，虚设介电层可包含氧化硅，且虚设栅极电极可包含多晶硅。当虚设栅极电极由多晶硅所形成时，虚设栅极电极亦可称为多晶硅栅极。接着，沿着虚设栅极堆叠的侧壁沉积栅极间隔物216。栅极间隔物216亦可称为顶部栅极间隔物，且在移除虚设栅极堆叠之后，可为栅极结构的形成(包含第一区12中的第一栅极结构以及第二区14中的第二栅极结构210，第二栅极结构210在图3以及图4中展示)定义出栅极沟槽。在形成mbc晶体管的第一区12中，虚设栅极堆叠在通道区上形成，且在该通道区中将选择性移除牺牲层206以释放作为垂直堆叠的通道构件的通道层208。在形成温度感测器的第二区14当中没有通道区。在第二区14中形成的虚设栅极堆叠帮助定义n型注入区以及p型注入区。甚至是取代在第二区14中的虚设堆叠的第二栅极结构210也并非真正具功能性。如以下将描述，没有通道构件将从第二鳍片状结构204释出，且在第二区14的第二栅极结构210为电性浮动。栅极间隔物216可包含氧化硅、氮化硅、氧氮化硅、碳化硅、氧碳氮化硅、或
者金属氧化物。
73.参考图1，方法100包含方块108，其中在第一区12的第一鳍片状结构中形成源极/漏极特征，以及在第二区14的第二鳍片状结构(例如，在图4中的第二鳍片状结构204)中形成注入区。在方块108的操作分别对于第一区12以及第二区14分岔(bifurcate)。在方块108，凹陷第一区中的第一鳍片状结构的源极/漏极区以形成源极/漏极沟槽。在源极/漏极沟槽中，第一鳍片状结构中的通道层208以及牺牲层206的侧壁暴露出来的。接着，局部以及选择性地凹陷牺牲层206的侧壁以形成第一区12中的内部间隔物凹槽。接着，在内部间隔物凹槽中形成内部间隔物特征。内部间隔物特征可包含氧化硅、氮化硅、氧氮化硅、碳化硅、或者氧碳氮化硅。接着，在源极/漏极沟槽上沉积一个或多个外延层以形成源极/漏极特征。当在第一区12中期望n型mbc晶体管时，源极/漏极特征可包含经n型掺杂物(例如磷(phosphorus；p)、或者砷(arsenic；as))所掺杂的硅。也就是说，当在第一区12中期望n型mbc晶体管时，源极/漏极特征可包含经磷所掺杂的硅(硅:磷；si:p)、经砷(arsenic；as)所掺杂的硅(硅:砷；si:as)、或者前述两者。当在第一区12中期望p型mbc晶体管时，源极/漏极特征可包含经p型掺杂物(例如硼(boron；b)、或者镓(gallium；ga))所掺杂的锗化硅。也就是说，当在第一区12中期望p型mbc晶体管时，源极/漏极特征可包含经硼所掺杂的锗化硅(锗化硅:硼；sige:b)、经镓所掺杂的锗化硅(锗化硅:镓；sige:ga)、或者前述两者。
74.值得注意的是，在第一区12中的第一鳍片状结构的源极/漏极区被凹陷，以形成源极/漏极沟槽，并且在源极/漏极沟槽中外延沉积/成长新的外延特征。当利用气相外延(vapor phase epitaxy；vpe)、或者分子束外延(molecular beam epitaxy；mbe)沉积源极/漏极特征时，源极/漏极特征可在原位受掺杂(in-situ doped)。然而，同样的形成方式不适用于在第二区14中的第二鳍片状结构204。在方块108中，在第二区14中的第二鳍片状结构204并未被凹陷以形成源极/漏极沟槽，且方块108也没有在第二区14中外延沉积/成长新的外延特征。在一些实施例中，当第一区12中的第一鳍片状结构经历源极/漏极沟槽的形成工艺、内部间隔物凹陷的形成工艺、内部间隔物特征的沉积工艺以及源极/漏极特征的外延沉积工艺时，第二区14可由一个或多个硬掩模层所覆盖。在方块108，在第二区14中的第二鳍片状结构204可经注入工艺以形成p型注入区，如p型注入区222、224以及226，以及n型注入区，如n型注入区232、234以及236。为了在第二区形成n型以及p型受掺杂区，可对第二鳍片状结构204执行离子注入工艺。在一范例工艺中，在第二区14上形成第一图案化的光掩膜以暴露n型注入区232、234以及236，并且执行第一离子注入工艺以注入n型掺杂物，如磷(p)、或砷as)。接着移除第一图案化的光掩膜，并且在第二区14上形成图2案化的光掩膜以暴露p型注入区222、224以及226。执行第二离子注入工艺以注入p型掺杂物，如硼(b)、或镓(ga)。
75.参考图3。在一些实施例中，n型注入区的宽度可大于p型注入区的宽度。在所述的实施例中，各个n型注入区(232、234以及236)沿着x方向可具第一宽度w1，且各个p型注入区(222、224以及226)沿着x方向可具第二宽度w2。第一宽度w1大于第二宽度w2。在一些实施例中，第一宽度w1可为大约180纳米至大约220纳米之间，且第二宽度w2可为大约20纳米至大约40纳米之间。在所述的实施例中，第一宽度w1大于第二宽度w2以达到第一区12中的mbc晶体管的设计需求。也就是说，选择第一宽度w1以及第二宽度w2以增进第一区12的工艺窗口以及缩减第二区14的接面阻抗。
76.参考图1，方法100包含方块110，其中选择性地释放第一区12中的通道构件，而相
同的操作不在第二区14中执行。在第一区12中形成源极/漏极特征且在第二区14中形成注入区之后，接着在工件10上沉积接点蚀刻停止层(contact etch stop layer；cesl)250(在图4展示)以及层间介电(interlayer dielectric；ild)层252(在图4展示)，包含在工件10的第一区12中的源极/漏极特征或者注入区(如p型注入区222、224以及226，以及n型注入区232、234以及236)之上。虽然没有明确地展示，但在cesl 250以及ild层252的沉积之后，工件10可经历平坦化工艺，如化学机械研磨(chemical mechanical polishing；cmp)工艺，以暴露第一区12以及第二区14中的虚设栅极堆叠。接着，执行选择性的蚀刻工艺以选择性移除虚设栅极堆叠，暴露横跨工件10的通道层208以及牺牲层206的侧壁。在移除虚设栅极堆叠之后，在工件10沉积光掩膜以覆盖第二区14，而第一区12仍保持暴露。当第二区14受覆盖，选择性移除第一区12中的牺牲层206以释放作为通道构件的通道层208。由于第二区14在释放通道工艺中受覆盖，第二区14中的第二鳍片状结构204保持实质上完整的，其中牺牲层206交错插在通道层208之间。释放作为通道构件的通道层208以及在通道构件周围形成栅极结构会增进bjt的故障率。这是为何在所述的实施例中没有对第二区执行通道释放操作的原因。在注入区为相互足够间隔开来的另外的实施例中(未图示)，可对第一区12以及第二区14两者执行释放通道操作。
77.参考图1，方法100包含方块112，其中在第一区12中形成第一栅极结构，且在第二区中形成第二栅极结构210。第一栅极结构以及第二栅极结构210的成分可为实质上相似。各个第一栅极结构以及第二栅极结构210包含界面层、在上述界面层上的栅极介电层以及在上述栅极介电层上的栅极电极。在一些实施例中，界面层可包含介电材料，如氧化硅层或者氧氮化硅。栅极电极层可包含氧化铪(hafnium oxide)、氧化钛(titanium oxide)、氧化铪锆(hafnium zirconium oxide)、氧化钽(tantalum oxide)、氧化硅铪(hafnium silicon oxide)、氧化锆(zirconium oxide)、氧化硅锆(zirconium silicon oxide)、前述的组合、或其他适合的材料。栅极电极可包含一个或多个功函数层以及金属填充层。上述一个或多个功函数层以及金属填充层可包含n型功函数层以及p型功函数层。n型功函数层的范例可由铝(aluminum)、钛化铝(titanium aluminide)、碳化铝钛(titanium aluminide carbide)、碳化硅钽(tantalum silicon carbide)、铝钽硅(tantalum silicon aluminum)、硅化钽(tantalum silicide)或者碳化铪(hafnium carbide)所组成。p型功函数层的例子可由氮化钛(titanium nitride)、氮化硅钛(titanium silicon nitride)、氮化钽(tantalum nitride)、碳氮化钨(tungsten carbonitride)或者钼(molybdenum)所组成。金属填充层可由金属所组成，例如钨(tungsten；w)、钌(ruthenium；ru)、钴(cobalt；co)、或者铜(copper；cu)所组成。
78.第一区12中的第一栅极结构以及第二区14中的第二栅极结构210可具不同结构。在所述的实施例中，第一区12中的第一鳍片状结构经历在方块110的释放通道操作，而第二区14中的第二鳍片状结构受覆盖。因此，各个第一鳍片结构环绕着通道层208所形成的各个释放的通道构件。有别于第一区12中的第一栅极结构，在第二区14中的各个第二栅极结构210沉积在第二鳍片状结构204上。由于并没有选择性移除第二鳍片状结构204中的牺牲层206，第二栅极结构210并没有在第二鳍片状结构204中的任何两个通道层208之间延伸。
79.参考图4，在半导体装置200中，第二栅极结构210环绕在两相邻的注入区之间的第二鳍片状结构204的部分之上。在图4中，第二栅极结构210环绕在第一p型注入区222以及第
一n型注入区232之间的第二鳍片状结构204的部分之上；另一第二栅极结构210环绕在第一n型注入区232以及第二p型注入区224之间的第二鳍片状结构204的部分之上；另一第二栅极结构210环绕在第二p型注入区224以及第二n型注入区234之间的第二鳍片状结构204的部分之上；另一第二栅极结构210环绕在第二n型注入区234以及第三p型注入区226之间的第二鳍片状结构204的部分之上；以及还有另一第二栅极结构210环绕在第三p型注入区226以及第三n型注入区236之间的第二鳍片状结构204的部分之上。沿着x方向，可以说第二栅极结构210沉积在第一p型注入区222以及第一n型注入区232之间；另一第二栅极结构210沉积在第一n型注入区232以及第二p型注入区224之间；另一第二栅极结构210沉积在第二p型注入区224以及第二n型注入区234之间；另一第二栅极结构210沉积在第二n型注入区234以及第三p型注入区226之间；以及还有另一第二栅极结构210沉积在第三p型注入区226以及第三n型注入区236之间。
80.为了更好描述本公开的诸多样态，在方块114以及116的操作将参考图5、图6以及图7在以下做描述，图5、图6以及图7描绘在工件10的第二区14中的半导体装置200。图5、图6以及图7描绘具不同布线安排的三个实施例。在图5、图6以及图7中的各实施例中，第一p型注入区222、第一n型注入区232以及第二p型注入区224经配置以具备pnp双极接面晶体管(bjt)1000的功用，而第二n型注入区234、第三p型注入区226以及第三n型注入区236经配置以具备npn双极接面晶体管(bjt)2000的功用。在pnp bjt 1000中，第一p型注入区222为第一射极(222)，第一n型注入区232为第一基极(232)，且第二p型注入区224为第一集极(224)。在npn bjt2000中，第二n型注入区234为第二射极(234)，第三p型注入区226为第二基极(226)，且第三n型注入区236第二集极(236)。在图5、图6以及图7中的各实施例中，第一基极(232)、第一集极(224)以及第二射极(234)耦接至第一电位p1；而第一射极(222)、第二基极(226)以及第二集极(236)耦接至第二电位p2。换句话说，形成在图5、图6以及图7中的前侧以及背侧接点以实现前述的连接形式。
81.参考图1、图5、图6以及图7，方法100包含方块114，在此操作形成前侧接点以及前侧互连结构270。在图5所代表的实施例中，与第一电位p1以及第二电位p2的连结全部都是通过前侧接点以及前侧互连结构。在图6所代表的实施例中，只有与第二电位p2的连结是通过前侧接点以及前侧互连结构，而与第一电位p1的连结是通过背侧接点以及背侧电源导轨。在图7所代表的实施例中，只有与第一电位p1的连结是通过前侧接点以及前侧互连结构，而与第二电位p2的连结是通过背侧接点以及背侧电源导轨。
82.在图5所描绘的实施例中，在方块114的操作中，在第一射极222上形成第一接点特征242，在第一基极232上形成第二接点特征244，在第一集极224上形成第三接点特征246，在第二射极234上形成第四接点特征262，在第二基极226上形成第五接点特征264，以及在第二集极236上形成第六接点特征266。为了形成多个前侧接点特征，通过ild层252以及cesl 250形成前侧接点开口以暴露第一射极222、第一基极232、第一集极224、第二射极234、第二基极226以及第二集极236。硅化物层可包含硅化钛(titanium silicide；tisi)、硅化镍(nickel silicide；nisi)、硅化钴(cobalt silicide；cosi)或者钛硅氮化物(titanium silicon nitride；tisin)。接着，在硅化物层上形成接点特征的金属填充层。金属填充层可包含钨(tungsten；w)、钌(ruthenium；ru)、钴(cobalt；co)、镍(nickel；ni)或者铜(copper；cu)。在一些实施例中，可在前侧接点开口的侧壁上形成屏障层或者衬垫层
(liner)。屏障层或者衬垫层可从ild层252分隔金属填充层。在一些实施例中，屏障层或者衬垫层可包含氮化钛(titanium nitride；tin)、氮化钽(tantalum nitride；tan)、钛(titanium；ti)、钼(molybdenum)、氮化钴(cobalt nitride；con)、氮化钨(tungsten nitride；wn)或者钛硅氮化物(titanium silicon nitride；tisin)。
83.在图6所描绘的实施例中，只有形成第一接点特征242、第五接点特征264以及第六接点特征266。第一接点特征242在第一射极222上形成，并且电性耦接至第一射极222。第五接点特征264在第二基极226上形成，并且电性耦接至第二基极226。第六接点特征266在第二集极236上形成，并且电性耦接至第二集极236。
84.在图7所描绘的实施例中，只有形成第二接点特征244、第三接点特征246以及第四接点特征262。第二接点特征244在第一基极232上形成，并且电性耦接至第一基极232。第三接点特征246在第一集极224上形成，并且电性耦接至第一集极224。第四接点特征262在第二射极234上形成，并且电性耦接至第二射极234。
85.在形成前侧接点特征之后，在前侧接点特征上形成前侧互连结构270使得前侧接点特征相互连接。前侧互连结构270可包含多个导电特征，如嵌在多个金属间介电层(intermetal dielectric layers；imds)之中的导电线以及导电孔。导电线以及导电孔可包含铝(aluminum；al)、铜(copper；cu)、钌(ruthenium；ru)、钨(tungsten；w)、钴(cobalt；co)、或者氮化钛(titanium nitride；tin)。在图5所代表的实施例中，前侧互连结构270将第二接点特征244(耦接至第一基极232)、第三接点特征246(耦接至第一集极224)以及第四接点特征262(耦接至第二射极234)连接至第一电位p1。图5中的前侧互连结构270亦将第一接点特征242(耦接至第一射极222)、第五接点特征264(耦接至第二基极226)以及第六接点特征266(耦接至第二集极236)连接至第二电位p2。在图6所代表的实施例中，前侧互连结构270将第一接点特征242(耦接至第一射极222)、第五接点特征264(耦接至第二基极226)以及第六接点特征266(耦接至第二集极236)连接至第二电位p2。在图7所代表的实施例中，前侧互连结构270将第二接点特征244(耦接至第一基极232)、第三接点特征246(耦接至第一集极224)以及第四接点特征262(耦接至第二射极234)连接至第一电位p1。
86.参考图1、图5、图6以及图7，方法100包含方块116，在此操作中形成背侧接点以及电源导轨。在图5所代表的实施例中，与第一电位p1以及第二电位p2的连结全部都是通过前侧接点以及前侧互连结构。在图6所代表的实施例中，只有与第一电位p1的连结是通过背侧接点以及背侧电源导轨，而与第二电位p2的连结是通过前侧接点以及前侧电源导轨(或前侧互连结构)。在图7所代表的实施例中，只有与第二电位p2的连结是通过背侧接点以及背侧电源导轨，而与第一电位p1的连结是通过前侧接点以及前侧互连结构。
87.在图5所描绘的实施例中，虽然在方块116的操作不形成任何背侧接点以耦接至第一射极222、第一基极232、第一集极224、第二射极234、第二基极226以及第二集极236，但在方块116的操作可形成背侧接点以耦接至第一区12中的源极特征。相对于第一区12中的半导体装置200，在方块116的操作将基板取代为背侧介电层214。在一些实施例中，方块116包含将工件10接合(bonding)至载体基板，将工件10上下颠倒翻转，减薄基板直到暴露隔离特征212，选择性地移除剩余的基板，以及沉积背侧介电层214。在一些实施例中，背侧介电层214可包含氧化硅(silicon oxide)以及氮化硅(silicon nitride)。在一些其他的实施例中，背侧介电层214可包含低介电系数(low-k)介电材料，如四乙氧基硅烷
junction transistor；cbjt)。如以下将描述，可利用cbjt以感测热能的变化。因此，本公开的cbjt为cbjt温度感测器。因前述的原因，等效电路500展示cbjt或者cbjt温度感测器且可被如此称呼。
92.将pnp bjt 1000以及npn bjt 2000的基极-射极电压(v
be
)拉至相同的位阶为cbjt提供一些优点，如减少温度感测的变异量。在一些实施例中，第二区14与在其中的cbjts，可有技巧地放置在工件10周遭的许多热点，使得温度感测器在最重要的位置测量温度。在多个实施例中，第二区14可设置在工件10的中心附近、在工件10的边缘附近、在密度高的地区、或者在隔离的地区。由于位置的不同，第二鳍片状结构204中的注入区中的掺杂物的注入可能并不均匀。可观察到在n型注入区以及p型注入区中的非均匀的掺杂物对bjt可能有相反的效果。例如，当第二区14中的非均匀的掺杂物将pnp bjt 1000的基极-射极电压(v
be
)偏移向一个方向，第二区14中相同的非均匀的掺杂物将使npn bjt 2000的基极-射极电压(v
be
)偏移向另一个方向。通过将pnp bjt 1000以及npn bjt 2000的基极-射极电压(v
be
)拉至相同的位阶，可抵销基于位置性注入的非均匀性所导致的电压偏移。这将允许cbjt或cbjt温度感测器得以更为稳定以及准确。
93.cbjt 500(或者cbjt温度感测器500)可运作如温度感测器。参考图9，图9将第二电位p2以及第一电位p1之间的电压差(意即，p2-p1)的变化对照于绝对温度(以kelvin(绝对温度单位)测量，或者k)作图。可观察到，当绝对温度上升时，p2以及p1之间的电压差可实质上线性地下降。至少可在第一温度t1测量一个第一电压差v1以及在第二温度t2测量一个第二电压差v2以校准cbjt 500。多个至少两个数值点可帮助建立cbjt 500的特征电压-温度(v-t)曲线。当在集成电路(ic)装置中实施时，cbjt 500的基极-射极电压(v
be
)利用该特征电压-温度(v-t)曲线可转换成温度数值或者温度的读取。这校准工艺亦解释为何第二区14中的第二鳍片状结构204的尺寸并不是永远与第一区12中的第二鳍片状结构204的尺寸一致。更改经校准的cbjt 500的第二鳍片状结构204的尺寸以吻合第一鳍片状结构的尺寸将会改变特征电压-温度(v-t)曲线。可能需要新的校准工艺或甚至于改变工艺以产生新的特征电压-温度(v-t)曲线。
94.虽然并非意图用于限制，但本公开的一个或多个实施例对半导体装置以及半导体装置的形成提供许多优点。例如，本公开的cbjt温度感测器与mbc晶体管利用相似的前端工艺(feol)工艺一同制造。因此，可设置cbjt温度感测器相邻于mbc晶体管，且可利用极少的额外工艺制造。cbjt构造抵销非均匀性的注入并且允许更稳定以及准确的温度感测能力。
95.在一个范例中，本公开根据一些实施例提供一种半导体装置。半导体装置包含介电层以及设置在介电层上的鳍片状结构。鳍片状结构包含第一p型掺杂区、第二p型掺杂区以及第三p型掺杂区，以及第一n型掺杂区、第二n型掺杂区以及第三n型掺杂区，交错插在该第一p型掺杂区、第二p型掺杂区以及第三p型掺杂区之间。第一p型掺杂区、第三p型掺杂区以及第三n型掺杂区电性耦接至第一电位。第二p型掺杂区、第一n型掺杂区以及第二n型掺杂区电性耦接至与第一电位不同的第二电位。
96.在一些实施例中，鳍片状结构包含多个第一半导体层，多个第二半导体层交错插在第一半导体层之间。在一些实施例中，第一半导体层包含硅(silicon)，以及第二半导体层包含锗化硅(silicon germanium)。在一些实施例中，互补双极接面晶体管进一步包含第一栅极结构，设置在第一p型掺杂区以及第一n型掺杂区之间，第二栅极结构，设置在第一n
型掺杂区以及第二p型掺杂区之间，第三栅极结构，设置在第二p型掺杂区以及第二n型掺杂区之间，第四栅极结构，设置在第二n型掺杂区以及第三p型掺杂区之间，以及第五栅极结构，设置在第三p型掺杂区以及第三n型掺杂区之间。在一些实施例中，各第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构以及第五栅极结构从上方包覆整个鳍片状结构，且并不延伸进鳍片状结构。在一些实施例中，各第一栅极结构、第二栅极结构、第三栅极结构、第四栅极结构以及第五栅极结构为电性浮接。在一些实施例中，互补双极接面晶体管进一步包含接点蚀刻停止层，设置在第一p型掺杂区、第二p型掺杂区、第三p型掺杂区、第一n型掺杂区、第二n型掺杂区以及第三n型掺杂区之上，以及层间介电层，在接点蚀刻停止层之上。第一p型掺杂区、第三p型掺杂区以及第三n型掺杂区经由延伸通过层间介电层以及接点蚀刻停止层的第一前侧接点导孔、第二前侧接点导孔以及第三前侧接点导孔而电性耦接至第一电位。第二p型掺杂区、第一n型掺杂区以及第二n型掺杂区经由延伸通过层间介电层以及接点蚀刻停止层的第四前侧接点导孔、第五前侧接点导孔以及第六前侧接点导孔电性耦接至第二电位。在一些实施例中，第一p型掺杂区、第三p型掺杂区以及第三n型掺杂区经由延伸通过介电层的第一背侧接点导孔、第二背侧接点导孔以及第三背侧接点导孔电性耦接至第一电位。在一些实施例中，第二p型掺杂区、第一n型掺杂区以及第二n型掺杂区经由延伸通过介电层的第一背侧接点导孔、第二背侧接点导孔以及第三背侧接点导孔电性耦接至第二电位。
97.本公开的另一范例有关于一种温度感测器。温度感测器包含pnp双极接面晶体管以及npn双极接面晶体管。pnp双极接面晶体管包含第一射极、第一基极以及第一集极。npn双极接面晶体管包含第二射极、第二基极以及第二集极。第一射极、第二基极以及第二集极耦接至第一电位，以及第一基极、第一集极以及第二射极耦接至与第一电位不同的第二电位。
98.在一些实施例中，第一射极、第一集极以及第二基极包含硅、锗化硅以及p型掺杂物，以及各第一基极、第二射极以及第二集极包含硅、锗化硅以及n型掺杂物。在一些实施例中，各第一射极、第一集极以及第二基极包含鳍片状结构的第一部分，且受p型掺杂物所掺杂，以及各第一基极、第二射极以及第二集极包含鳍片状结构的第二部分，且受n型掺杂物所掺杂。在一些实施例中，鳍片状结构设置在介电层上。在一些实施例中，鳍片状结构包含多个第一半导体层，由多个第二半导体层交错插在多个第一半导体层之间。在一些实施例中，第一半导体层包含硅，以及第二半导体层包含锗化硅。在一些实施例中，鳍片状结构沿着一方向纵向延伸，各第一射极、第一集极以及第二基极包含沿着该方向的第一宽度。各第一基极、第二射极以及第二集极包含沿着该方向的第二宽度。第二宽度大于第一宽度。
99.本公开还有另一范例有关于一种互补双极接面晶体管的制造方法。制造互补双极接面晶体管的方法包含接收鳍片状结构，鳍片状结构设置在基版上，其中鳍片状结构包含多个第一半导体层，由多个第二半导体层交错插在多个第一半导体层之间；注入p型掺杂物至鳍片状结构的第一区、第二区以及第三区；注入n型掺杂物至鳍片状结构的第四区、第五区以及第六区；以及以介电层取代基板。
100.在一些实施例中，第四区、第五区以及第六区交错插在第一区、第二区以及第三区之间。在一些实施例中，制造互补双极接面晶体管的方法进一步包含于第一区以及第四区之间形成第一栅极结构，于第四区以及第二区之间形成第二栅极结构，于第二区以及第五
区之间形成第三栅极结构，于第五区以及第三区之间形成第四栅极结构，以及于第三区以及第六区之间形成第五栅极结构。在一些实施例中，制造互补双极接面晶体管的方法进一步包含形成互连结构，以电性连接第四区、第二区以及第五区至第一电位，以及电性连接第一区、第三区以及第六区至第二电位。
101.前述内容概述了几个实施例的特征。本领域技术人员应该理解，他们可以容易地将本公开用作设计的基础或修改其他工艺和结构以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应该认知到，等效的构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，它们可以进行各种改变，替换和变更。