存储器装置随机选项反转的制作方法

存储器装置随机选项反转
1.交叉参考
2.本专利申请案主张对威亨(werhane)等人在2020年8月21日申请的标题为“存储器装置随机选项反转(memory device random option inversion)”的第17/000,202号美国专利申请案的优先权，所述申请案转让给其受让人，并且其全部内容以引用的方式明确并入本文中。
技术领域
3.技术领域涉及存储器装置随机选项反转。


背景技术：

4.下文大体上涉及用于存储器的一或多个系统，且更具体来说，涉及存储器装置随机选项反转。
5.存储器装置广泛用于将信息存储于各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可被编程为两个支持的状态中的一者，通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持两个以上状态，可存储其中的任一者。为存取所存储信息，组件可读取或感测存储器装置中的至少一种存储状态。为存储信息，组件可在存储器装置中写入或编程状态。
6.存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)、自选择存储器、硫族化物存储器技术及其它。存储器单元可为易失性或非易失性的。非易失性存储器(例如，feram)即使在不存在外部电源的情况下也可维持其存储的逻辑状态达延长时间段。易失性存储器装置(例如dram)可能在与外部电源断开连接时丢失其存储状态。


技术实现要素：

7.描述一种设备。所述设备可包含第一组熔丝，其经配置以输出与存储器装置的配置相关联的第一组逻辑状态；第一电路系统，其与所述第一组熔丝耦合并且经配置以在一组通路的多个相位上对所述第一组逻辑状态进行排序；第二组熔丝，其经配置以输出第二组逻辑状态；第二电路系统，其经配置以至少部分基于所述第二组逻辑状态对一或多个相位及一或多个通路进行解码；第三电路系统，其经配置以至少部分基于所述一或多个通路及所述一或多个相位针对所述一或多个通路的所述一或多个相位在相应逻辑状态与相应经反转逻辑状态之间进行选择；及一组锁存器，其经配置以至少部分基于所述选择来存储所述相应逻辑状态或所述相应经反转逻辑状态。
8.描述一种方法。所述方法可包含确定由第一组熔丝输出的第一组逻辑状态，所述第一组逻辑状态与存储器装置的配置相关联；在一组通路的多个相位上对所述第一组逻辑
状态进行排序；确定由第二组熔丝输出的第二组逻辑状态；至少部分基于所述第二组逻辑状态对一或多个相位及一或多个通路进行解码；至少部分基于所述一或多个通路及所述一或多个相位针对所述一或多个通路的所述多个相位在相应逻辑状态与相应经反转逻辑状态之间进行选择；及至少部分基于所述选择来存储所述相应逻辑状态或所述相应经反转逻辑状态。
9.描述另一种设备。所述设备可包含第一组熔丝；第二组熔丝；及控制器，其与所述第一组熔丝及所述第二组熔丝耦合。所述控制器可操作以致使所述设备确定由第一组熔丝输出的第一组逻辑状态，所述第一组逻辑状态与存储器装置的配置相关联；在一组通路的多个相位上对所述第一组逻辑状态进行排序；确定由第二组熔丝输出的第二组逻辑状态；至少部分基于所述第二组逻辑状态对一或多个相位及一或多个通路进行解码；至少部分基于所述一或多个通路及所述一或多个相位针对所述一或多个通路的所述多个相位在相应逻辑状态与相应经反转逻辑状态之间进行选择；及至少部分基于所述选择来存储所述相应逻辑状态或所述相应经反转逻辑状态。
附图说明
10.图1说明根据本文所公开的实例的支持存储器装置随机选项反转的系统的实例。
11.图2说明根据本文所公开的实例的支持存储器装置随机选项反转的存储器裸片的实例。
12.图3说明根据本文公开的实例的支持存储器装置随机选项反转的框图的实例。
13.图4说明根据本文公开的实例的支持存储器装置随机选项反转的逻辑图的实例。
14.图5说明根据本文公开的实例的支持存储器装置随机选项反转的流程图的实例。
15.图6展示根据本文所公开的实例的支持存储器装置随机选项反转的存储器装置的框图。
16.图7展示说明根据本文所公开的实例的支持存储器装置随机选项反转的方法的流程图。
具体实施方式
17.存储器装置可包含用于配置存储器装置的参数(例如，时序、电压电平等其它实例)的一组熔丝(例如，数百个或数千个熔丝)。在一些实例中，所述一组熔丝可用于实施针对测试模式的选项(例如，在生产存储器装置之后)。额外地或替代地，存储器装置的用户可使用所述一组熔丝来基于用户配置来实施选项，例如用于调试、实验、功能调整(例如，电压、时序或其它细微调整)等。
18.在一些情况下，熔丝(例如，熔丝或反熔丝)可经编程(例如，熔断)，其中用户可能无法反转、撤消或更改与熔断熔丝相关联的选项。存储器装置可使用撤销熔丝或异或(xor)熔丝来减轻熔断熔丝的影响，异或(xor)熔丝可包含与xor逻辑门耦合的额外一或多个熔丝。然而，随着所述一组熔丝中熔丝的数量增加，在存储器装置中包含撤消熔丝或xor熔丝可能变得低效或昂贵。举例来说，额外撤消熔丝或xor熔丝可导致存储器装置上的面积大幅度增加。
19.根据本文描述的技术，存储器装置可使用第二组熔丝(例如，备用熔丝、先前未使
用的熔丝等其它实例)来选择性地反转与第一组熔丝(例如，熔断熔丝)相关联的选项。第一组熔丝可输出第一组逻辑状态。存储器装置可包含逻辑排序电路系统(例如，用于相位及选通控制)，其可用于在存储器装置中的通路的相位上对第一组逻辑状态进行排序。在一些实例中，相位可在循环中分组。存储器装置可进一步包含经配置以对第一组逻辑状态的相位、通路及循环进行解码的选项反转逻辑电路系统。选项反转逻辑电路系统可基于由第二组熔丝输出的第二组逻辑状态来执行解码，以识别将用于反转第一组逻辑状态的第二组逻辑状态中的逻辑状态。基于识别逻辑状态，选项反转逻辑电路系统可选择第一组逻辑状态中的逻辑状态或反转逻辑状态，并且将所选择逻辑状态存储在存储器装置的锁存器中。通过与选项反转逻辑电路系统一起使用第二组熔丝，存储器装置可具有更大的灵活性以通过反转熔断熔丝的输出来重新配置参数，而不包含用于第一组熔丝中的每一者的额外熔丝(例如，撤销熔丝、xor熔丝及其它实例)。
20.首先，在如参考图1及2描述的系统及裸片的上下文中描述本公开的特征。在如参考图3到5描述的框图、逻辑图及流程图的上下文中描述本公开的特征。通过与如参考图6及7描述的存储器装置随机选项反转相关的设备图及流程图来进一步说明并对其进行参考来描述本公开的这些及其它特征。
21.图1说明根据本文所公开的实例的支持存储器装置随机选项反转的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个通路115。系统100可包含一或多个存储器装置110，但可在单个存储器装置(例如，存储器装置110)的上下文中描述一或多个存储器装置110的方面。
22.系统100可包含电子装置的部分，所述电子装置例如计算装置、移动计算装置、无线装置、图形处理装置、交通工具或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、交通工具控制器或类似者的方面。存储器装置110可为系统的组件，其可操作来存储用于系统100的一或多个其它组件的数据。
23.系统100的至少部分可为主机装置105的实例。主机装置105可为装置内的处理器或其它电路系统的实例，其使用存储器来例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、交通工具控制器、芯片上系统(soc)或某种其它固定或便携式电子装置等其它实例内执行过程。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。
24.存储器装置110可为独立装置或组件，其可操作以提供可由系统100使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可经配置以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多者：用以调制信号的调制方案，用于传达信号的各种引脚配置，用于主机装置105及存储器装置110的物理封装的各种形状因数，主机装置105与存储器装置110之间的时钟信令及同步，时序约定或其它因素。
25.存储器装置110可操作以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应于并执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操
作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
26.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或其它组件(例如一或多个外围组件或一或多个输入/输出控制器)中的一或多者。主机装置的组件可使用总线135彼此耦合。
27.处理器125可操作以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或可为处理器125的一部分。
28.bios组件130可为包含作为固件操作的bios的软件组件，其可初始化并运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储在只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
29.存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)，以支持用于数据存储的期望容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个图块、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
30.装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令，并且可操作以接收、发射或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文描述的存储器装置110的操作。
31.本地存储器控制器165(例如，在存储器裸片160本地)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或发射数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155及本地存储器控制器165，或外部存储器控制器120可执行本文描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155，与其它本地存储器控制器165，或直接与外部存储器控制器120，或处理器125或其组合进行通信。可包含在装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号的接收器(例如，从外部存储器控制器120)、用于发射信号的发射器(例如，到外部存储器控制器120)、用于解码或解调制接收信号的解码器、用于编码或调制待被发射的信号的编码器，或可操作用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
32.在一些实例中，存储器装置110可使用第二组熔丝(例如，备用熔丝、先前未使用的熔丝等其它实例)来选择性地反转与第一组熔丝(例如，熔断熔丝)相关联的选项。第一组熔丝可输出第一组逻辑状态。存储器装置110可包含逻辑排序电路系统(例如，在装置存储器控制器155或本地存储器控制器165或两者中)，其可用于在存储器装置110中的通路的相位上对第一组逻辑状态进行排序。在一些实例中，相位可在循环中分组。本地存储器控制器165(或装置存储器控制器155)可进一步包含经配置以对第一组逻辑状态的相位、通路及循环进行解码的选项反转逻辑电路系统。选项反转逻辑电路系统可基于由第二组熔丝输出的第二组逻辑状态来执行解码，以识别对应于第一组逻辑状态的第二组逻辑状态中的逻辑状态。基于识别逻辑状态，选项反转逻辑电路系统可经配置以选择第一组逻辑状态中的逻辑状态或对应于所述逻辑状态的经反转逻辑状态，并将所选择逻辑状态存储在存储器装置110的锁存器中。通过与选项反转逻辑电路系统一起使用第二组熔丝，存储器装置110可具有更大的灵活性以通过反转熔断熔丝的输出来重新配置参数，而不包含用于第一组熔丝中的每一者的额外熔丝(例如，撤销熔丝、xor熔丝及其它实例)。
33.外部存储器控制器120可操作以使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间进行信息、数据或命令中的一或多者的通信。外部存储器控制器120可转换或转译在主机装置105及存储器装置110的组件之间交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件，或本文描述的其功能可通过处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120被描述为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文描述的其功能可通过存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)来实施，反之亦然。
34.主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间携载信息的传输媒体的实例。每一通道115可在与系统100的组件相关联的端子之间包含一或多个信号路径或传输媒体(例如，导体)。信号路径可为可操作以携载信号的传导路径的实例。举例来说，通道115可包含第一端子，其包含在主机装置105处的一或多个引脚或垫以及在存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，并且引脚可操作以充当通道的部分。
35.通道115(及相关联信号路径及端子)可专用于传达一或多种类型的信息。举例来说，通道115可包含一或多个命令及地址(ca)通道186、一或多个时钟信号(ck)通道188、一或多个数据(dq)通道190、一或多个其它通道192或其组合。在一些实例中，可使用单数据速率(sdr)信令或双数据速率(ddr)信令通过通道115来传达信令。在sdr信令中，可针对每一时钟循环(例如，在时钟信号的上升或下降边缘上)配准信号的一个调制符号(例如，信号电平)。在ddr信令中，可针对每一时钟循环(例如，在时钟信号的上升沿及下降边缘两者)配准信号的两个调制符号(例如，信号电平)。
36.图2说明根据本文所公开的实例的支持存储器装置随机选项反转的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一
或多个存储器单元205，其各自可经编程以存储不同逻辑状态(例如，经编程为一组两个或更多个可能状态中的一者)。举例来说，存储器单元205可操作以一次存储一位信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多电平存储器单元)可操作以一次存储一个以上位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置在阵列中，例如参考图1描述的存储器阵列170。
37.存储器单元205可将表示可编程状态的电荷存储在电容器中。dram架构可包含电容器，其包含用以存储表示可编程状态的电荷的电介质材料。在其它存储器架构中，其它存储装置及组件是可能的。举例来说，可采用非线性电介质材料。存储器单元205可包含逻辑存储组件，例如电容器230及开关组件235。电容器230可为电介质电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，电压源240可为单元板参考电压，例如vpl，或可为接地，例如vss。
38.存储器裸片200可包含以例如网格状图案的图案布置的一或多个存取线(例如，一或多个字线210及一或多个数字线215)。存取线可为与存储器单元205耦合的导线，并且可用于对存储器单元205执行存取操作。在一些实例中，字线210可被称为行线。在一些实例中，数字线215可被称为列线或位线。在不失去理解或操作的情况下，对存取线、行线、列线、字线、数字线或位线或其类似物的参考可互换。存储器单元205可定位在字线210及数字线215的交叉点处。
39.通过激活或选择例如字线210或数字线215中的一或多者的存取线，可对存储器单元205执行例如读取及写入的操作。通过偏置字线210及数字线215(例如，向字线210或数字线215施加电压)，单个存储器单元205可在其交叉点处被存取。二维或三维配置中的字线210及数字线215的交叉点可被称为存储器单元205的地址。
40.可通过行解码器220或列解码器225来控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址并基于所接收行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址并基于所接收列地址激活数字线215。
41.选择或取消选择存储器单元205可通过使用字线210激活或解除激活开关组件235来实现。电容器230可使用开关组件235与数字线215耦合。举例来说，当开关组件235被解除激活时，电容器230可与数字线215隔离，并且当开关组件235被激活时，电容器230可与数字线215耦合。
42.感测组件245可操作以检测存储在存储器单元205的电容器230上的状态(例如，电荷)，并基于所存储状态确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或以其它方式转换源自存取存储器单元205的信号。感测组件245可将从存储器单元205检测到的信号与参考250(例如，参考电压)进行比较。存储器单元205的所检测到的逻辑状态可被提供为感测组件245的输出(例如，到输入/输出255)，并且可向包含存储器裸片200的存储器装置的另一组件指示所检测到的逻辑状态。
43.本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制存储器单元205的存取。本地存储器控制器260可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225及感测组件245中的一或多者可与本地存储器控制器260共同定位。本地存储器控制器260可操作以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联
的另一控制器)接收命令或数据中的一或多者，将命令或数据(或两者)转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，并且基于执行一或多个操作将数据从存储器裸片200传达到主机装置105。本地存储器控制器260可产生行信号及列地址信号以激活目标字线210及目标数字线215。本地存储器控制器260还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的所施加电压或电流的振幅、形状或持续时间可变化或可针对在操作存储器裸片200时论述的各种操作而有所不同。
44.本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等其它。在一些实例中，存取操作可由本地存储器控制器260响应于各种存取命令(例如，来自主机装置105)执行或以其它方式由其协调。本地存储器控制器260可操作以执行此处未列出的其它存取操作，或与同存取存储器单元205不直接相关的存储器裸片200的操作相关的其它操作。
45.存储器裸片200可包含用于配置存储器裸片200的参数(例如，时序、电压电平等其它实例)的一组熔丝(例如，数百或数千个熔丝)。在一些实例中，所述一组熔丝可用于实施针对测试模式的选项(例如，在生产存储器裸片200之后)。额外地或替代地，存储器裸片200的用户可使用所述一组熔丝以基于用户配置来实施选项，例如用于调试、实验、使用调整等。
46.在一些情况下，熔丝可经编程(例如，熔断)，其中用户可能无法反转、撤消或更改与熔断熔丝相关联的选项。存储器裸片200可使用撤销熔丝或xor熔丝而允许熔断熔丝的额外灵活性，其可包含与xor逻辑门耦合的一或多个额外熔丝。然而，随着所述一组熔丝中熔丝的数量增加，在存储器裸片200中包含撤消熔丝或xor熔丝可能变得低效或昂贵。举例来说，针对裸片上的大部分或全部熔丝的额外撤消熔丝或xor熔丝可导致存储器裸片200上的面积大幅度增加。
47.根据本文描述的技术，存储器裸片200可使用第二组熔丝(例如，备用熔丝、先前未使用的熔丝等其它实例)来选择性地反转与第一组熔丝(例如，熔断熔丝)相关联的选项。第一组熔丝可输出第一组逻辑状态。存储器裸片200可包含逻辑排序电路系统(例如，在本地存储器控制器260中)，其可用于在存储器裸片200中的通路的相位上对第一组逻辑状态进行排序。在一些实例中，相位可在循环中分组。本地存储器控制器260可进一步包含经配置以对第一组逻辑状态的相位、通路及循环进行解码的选项反转逻辑电路系统。选项反转逻辑电路系统可基于由第二组熔丝输出的第二组逻辑状态来执行解码，以识别将对应于第一组逻辑状态的第二组逻辑状态中的逻辑状态。基于识别逻辑状态，选项反转逻辑电路系统可经配置以选择第一组逻辑状态中的逻辑状态或反转逻辑状态，并且将所选择逻辑状态存储在存储器裸片200的锁存器中。通过与选项反转逻辑电路系统一起使用第二组熔丝，存储器裸片200可具有更大的灵活性以通过反转熔断熔丝的输出来重新配置参数，而不包含用于第一组熔丝中的大部分或全部的额外熔丝(例如，撤销熔丝、xor熔丝及其它实例)。
48.图3说明根据本文所公开的实例的支持存储器装置随机选项反转的框图300的实例。框图300可说明包含在如参考图1及2描述的存储器裸片或存储器装置或另一类型电子装置的一或多个方面中的组件。举例来说，框图300中所说明的一或多个组件可包含在参考
图1描述的存储器装置110的装置存储器控制器155或本地存储器控制器165或两者中，或包含在参考图2描述的存储器裸片200的本地存储器控制器260中。
49.框图300可包含逻辑排序电路系统305(例如，用于相位及选通控制)及熔丝310。熔丝组310-a可包含用于配置存储器装置的参数(例如，时序、电压电平等其它实例)的熔丝(例如，数百或数千个熔丝)。熔丝组310-a的熔丝可输出第一组逻辑状态，其可读出到锁存器组315中。锁存器组315可包含沿通路345(例如，数据通路)布置的锁存器335。在一些实例中，锁存器335可使用逻辑门330(例如，三态门、and门、or门)以菊花链配置沿通路345布置。逻辑排序电路系统305可经配置以在通路345的相位上对来自熔丝组310-a的第一组逻辑状态进行排序。在一些实例中，相位可在循环中分组。逻辑排序电路系统305可向锁存器组315输出信令340，其指示第一组逻辑状态在通路345的相位及循环上的排序。
50.通路345可输出到选项反转逻辑电路系统320，其可经配置以对通路345及第一组逻辑状态的对应相位及循环进行解码。选项反转逻辑电路系统320可基于由熔丝组310-b输出的第二组逻辑状态来执行解码，以识别对应于第一组逻辑状态的第二组逻辑状态中的逻辑状态。在一些实例中，熔丝组310-b可包含备用熔丝、先前未使用的熔丝等。基于识别逻辑状态，选项反转逻辑电路系统320可选择第一组逻辑状态中的逻辑状态或对应于逻辑状态的反转逻辑状态。举例来说，熔丝组310-b的一群组熔丝(其可被称为选项)可经配置以反转对应于通路345、相位、循环等的一或多个逻辑状态。在一些实例中，选项反转逻辑电路系统320可包含一或多个多路复用器以用于在逻辑状态与反转逻辑状态之间进行选择。
51.选项反转逻辑电路系统320可通过通路350(例如，具有经修改逻辑状态的通路)输出所选择逻辑状态(例如，第一组逻辑状态中的逻辑状态或对应反转逻辑状态)，所述逻辑状态可被广播到装置的其它电路，其可包含锁存器以在给定相位及循环上锁存所选择通路，以获得与第一熔丝组310-a的给定熔丝相关联的逻辑状态。在一些情况下，装置可包含测试模式锁存器组325，其可包含经配置以存储用于在测试模式中配置存储器装置的参数(例如，覆写熔丝)的逻辑状态的锁存器335。测试模式锁存器组325及逻辑排序电路系统305可经配置以将所选择逻辑状态输出到其它区域(例如，本地存储器控制器、存储器阵列等其它实例)，以实施所选择选项或参数。通过与选项反转逻辑电路系统320一起使用熔丝组310-b，存储器装置可具有更大的灵活性以通过反转熔断熔丝的输出来重新配置参数，而不包含用于许多或全部第一熔丝组310-a的额外熔丝(例如，撤销熔丝、xor熔丝等其它实例)。
52.图4说明根据本文所公开的实例的支持存储器装置随机选项反转的逻辑图400的实例。逻辑图400可说明包含在如参考图1及2描述的存储器裸片或存储器装置或另一类型的电子装置的一或多个方面中的组件。举例来说，逻辑图400中所说明的一或多个组件可包含在参考图1描述的存储器装置110的装置存储器控制器155或本地存储器控制器165或两者中，或包含在参考图2描述的存储器裸片200的本地存储器控制器260中。
53.逻辑图400可说明包含在选项反转逻辑电路系统中的电路。逻辑图400可包含通路区段解码器组405、相位解码器组410及循环解码器组415，其经配置以对与由第一组熔丝输出的第一组逻辑状态相关联的通路、相位及循环进行解码。每一解码器组可包含一或多个逻辑门(例如，and门、or门)以用于比较第一组逻辑状态中的逻辑状态。解码器可经配置以基于由第二组熔丝(例如，备用熔丝、先前未使用的熔丝等其它实例)输出的第二组逻辑状态来执行解码，以识别与第一组逻辑状态匹配的第二组逻辑状态中的逻辑状态。由第二组
熔丝输出的逻辑状态可经解码成个别信号，其在逻辑状态对应于特定循环、相位或通路的情况下被断言。循环、相位或通路接着可由与经解码逻辑状态进行比较的个别(例如，“独热”)信号来表示。举例来说，如果十六相位的四个循环用于广播第一组熔丝的逻辑状态，那么在第二组熔丝的每一子组或“选项”中可存在两个相位位及四个循环位，其可经解码及比较(例如，使用and门)来确定循环及相位是否匹配。通路可类似地经解码并与单个通路信号进行比较。
54.第一组逻辑状态可在数据通路的一组相位430上排序，所述相位可在循环435中分组。第二组熔丝可包含用于在解码器组处执行解码的一定数量的群组。举例来说，相位解码器组410可使用第二组熔丝的选项的第一群组的熔丝来基于对第一组逻辑状态进行排序从相位430识别相位匹配440。类似地，通路区段解码器组405可使用第二组熔丝的选项的第二群组的熔丝来识别通路区段匹配455，循环解码器组415可使用第二组熔丝的选项的第三群组的熔丝来从循环435识别循环匹配445。相位匹配440、循环匹配445及通路区段匹配455可与位选择熔丝460-b一起用作and门450-a及450-b的输入以输出反转选项470-a，其可选择性地反转通路420-a的逻辑状态。在一些实例中，选项反转逻辑电路系统可包含输出反转选项470-b到470-n的额外解码器(未展示)，其中每一反转选项470可用于选择性地反转通路420-a的逻辑状态。举例来说，第二组熔丝可分组成多个反转选项，并且每一反转选项可与选项反转逻辑电路系统相关联以匹配特定循环、相位及通路，并且可包含一或多个位选择熔丝460以针对匹配循环及相位选择性地反转特定通路。
55.对于每一通路，反转选项470可用作or门475的输入，并且or门的输出可配置多路复用器480的输出。通路420-a的逻辑状态可为多路复用器480的第一输入。逻辑状态可经由反相器425-b反转，且经反转逻辑状态可为多路复用器480的第二输入。多路复用器480可经配置以基于or门475的输出在逻辑状态与经反转逻辑状态之间进行选择。多路复用器480可将所选择逻辑状态输出到通路420-b，其可与锁存器耦合以存储所选择逻辑状态。可使用用于组合反转选项470及反转每一通路的逻辑状态的其它电路，举例来说，多路复用器480及反相器425-b可被用于基于反转选项470及对应位选择熔丝执行反转的其它类型的逻辑门(例如，and门、or门、xor门)替换。
56.在一些实例中，反转选项的每一组熔丝可包含第二组熔丝的额外熔丝来代替一或多个逻辑门。也就是说，反转选项的熔丝群组可基于存储器装置的使用案例增加熔丝计数以减少逻辑门计数，反之亦然。举例来说，熔丝的群组可具有用于循环、相位或通路的一个或所有位的位图代替对应于循环、相位或通路的索引值。因此，用于确定反转选项470的逻辑使用可经简化(例如，可仅包含针对位图的每一位的匹配，而不是对每一位的索引进行解码)。在一些实例中，通路区段解码器组405可经由反相器425-a与停用熔丝460-a选择性地耦合，停用熔丝460-a可被称为选项出。停用熔丝460-a可使存储器装置能够停用解码过程并将第一组逻辑状态输出到数据通路420-b而不反转。
57.图5说明根据本文所公开的实例的支持存储器装置随机选项反转的流程图500的实例。流程图500可说明由包含在如参考图1及2描述的存储器裸片或存储器装置或另一类型电子装置的一或多个方面中的组件执行的操作。举例来说，流程图500中说明的一或多个操作可在参考图1描述的存储器装置110的装置存储器控制器155或本地存储器控制器165或两者处执行，或者在参考图2描述的存储器裸片200的本地存储器控制器260处执行。在一
些实例中，流程图500中说明的操作可在参考图3描述的框图300的一或多个组件处执行。
58.在505处，可从第一组熔丝读出第一组逻辑状态，并且可从第二组熔丝读出第二组逻辑状态。第一组熔丝可用于配置存储器装置的参数(例如，时序、电压电平等其它实例)。在510处，第一组逻辑状态可输出到一组锁存器。锁存器可沿通路(例如，数据通路)布置。在一些实例中，锁存器可使用逻辑门(例如，三态门、and门、or门)以菊花链配置沿通路布置。第一组逻辑状态可在用于第一组逻辑状态的广播操作的通路的一组相位上排序。在一些实例中，相位可在一组循环中分组，并且第一组逻辑状态可在所述一组循环上排序。
59.在515处，可例如使用选项反转逻辑电路系统来对第一组逻辑状态的相位、通路及循环进行解码。相位、通路及循环可经解码用于与由第二组熔丝(例如，备用熔丝、先前未使用的熔丝等其它实例)输出的第二组逻辑状态比较以识别与第一组逻辑状态匹配的第二组逻辑状态的反转选项。在一些实例中，第二组熔丝的每一反转选项可包含用于解码以匹配循环、相位及通路的一定数量的群组。举例来说，反转选项的第一群组的熔丝可用于基于对第一组逻辑状态进行排序从相位识别匹配相位。类似地，反转选项的第二群组的熔丝可用于识别匹配通路区段，且反转选项的第三群组的熔丝可用于从循环识别匹配循环。在一些实例中，每一反转选项可与单独解码相关联以匹配经排序相位、循环或通路。
60.在520处，例如使用选项反转逻辑电路系统(例如，通路反转逻辑)，可产生对应于第一组逻辑状态的一组经反转逻辑状态。在525处，选项反转逻辑电路系统可确定是否输出经反转逻辑状态或第一组逻辑状态中的逻辑状态。举例来说，第一组熔丝的熔丝可能被熔断，并且对应于熔断熔丝的经反转逻辑状态可使用户能够反转、撤消或更改存储器装置的选项。如果选项反转逻辑电路系统确定不反转逻辑状态，那么在530处可例如使用多路复用器选择第一组逻辑状态中的逻辑状态。如果选项反转逻辑电路系统确定反转逻辑状态，那么在535处可例如使用多路复用器来选择对应于逻辑状态的经反转逻辑状态。
61.在540处，所选择逻辑状态(例如，逻辑状态或对应经反转逻辑状态)可被广播并存储在一组锁存器中。举例来说，所选择逻辑状态可广播到存储器装置的其它区域(例如，本地存储器控制器、存储器阵列等其它实例)中的锁存器以实施所选择选项或参数。锁存器中的每一者可具有来自通路的输入，并且基于经解码循环及相位锁存逻辑状态。通过与选项反转逻辑电路系统一起使用第二组熔丝，存储器装置可具有更大的灵活性以通过反转熔断熔丝的输出来重新配置参数，而不包含额外熔丝(例如，撤消熔丝，xor熔丝等其它实例)。
62.图6展示根据本文所公开的实例的支持存储器装置随机选项反转的存储器装置605的框图600。存储器装置605可为如参考图1及2描述的存储器装置的方面的实例。存储器装置605可包含排序管理器610、解码组件615、选择组件620、存储管理器625及熔丝管理器630。这些模块中的每一者可直接或间接地彼此通信(例如，经由一或多个总线)。
63.熔丝管理器630可确定由第一组熔丝输出的第一组逻辑状态，第一组逻辑状态与存储器装置的配置相关联。
64.排序管理器610可在一组通路的一组相位上对第一组逻辑状态进行排序。在一些实例中，排序管理器610可在所述一组通路的所述一组循环上对第一组逻辑状态进行排序。
65.熔丝管理器630可确定由第二组熔丝输出的第二组逻辑状态。在一些情况下，第二组熔丝包含一组熔丝群组，每一群组的熔丝包含与所述一组相位的相位相关联的第一子组的熔丝及与一或多个通路中的通路相关联的第二子组的熔丝。
66.解码组件615可基于第二组逻辑状态对一或多个相位及一或多个通路进行解码。在一些实例中，解码组件615可基于第二组逻辑状态对一或多个循环进行解码。在一些实例中，解码组件615可将一组经排序相位与第二组熔丝的每一群组的熔丝的相位进行比较。
67.选择组件620可基于一或多个通路及一或多个相位针对一或多个通路的所述一组相位在相应逻辑状态与相应经反转逻辑状态之间进行选择。在一些实例中，选择组件620可使用通路反转逻辑针对一或多个通路的一或多个相位产生相应经反转逻辑状态。在一些实例中，选择组件620可使用一或多个多路复用器基于选择将相应逻辑状态或所产生的相应经反转逻辑状态输出到一或多个锁存器，其中存储相应逻辑状态或相应经反转逻辑状态进一步基于所述输出。
68.存储管理器625可基于选择存储相应逻辑状态或相应经反转逻辑状态。
69.图7展示说明根据本公开的方面的支持存储器装置随机选项反转的方法700的流程图。方法700的操作可通过如本文描述的存储器装置或其组件来实施。举例来说，方法700的操作可由参考图6描述的存储器装置来执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件以执行所描述功能。额外地或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。
70.在705处，存储器装置可确定由第一组熔丝输出的第一组逻辑状态，第一组逻辑状态与存储器装置的配置相关联。705的操作可根据本文描述的方法来执行。在一些实例中，可由如参考图6描述的第一熔丝管理器执行705的操作的方面。
71.在710处，存储器装置可在一组通路的一组相位上对第一组逻辑状态进行排序。710的操作可根据本文描述的方法来执行。在一些实例中，可由如参考图6描述的排序管理器执行710的操作的方面。
72.在715处，存储器装置可确定由第二组熔丝输出的第二组逻辑状态。715的操作可根据本文描述的方法来执行。在一些实例中，可由如参考图6描述第二熔丝管理器执行715的操作的方面。
73.在720处，存储器装置可基于第二组逻辑状态对一或多个相位及一或多个通路进行解码。720的操作可根据本文描述的方法来执行。在一些实例中，可由如参考图6描述的解码组件来执行720的操作的方面。
74.在725处，存储器装置可基于一或多个通路及一或多个相位而针对一或多个通路的所述一组相位在相应逻辑状态与相应经反转逻辑状态之间进行选择。725的操作可根据本文描述的方法来执行。在一些实例中，可由如参考图6描述的选择组件来执行725的操作的方面。
75.在730处，存储器装置可基于选择存储相应逻辑状态或相应经反转逻辑状态。730的操作可根据本文描述的方法来执行。在一些实例中，可由如参考图6描述的存储管理器来执行730的操作的方面。
76.在一些实例中，如本文描述的设备可执行方法，例如方法700。所述设备可包含特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)，其用于确定由第一组熔丝输出的第一组逻辑状态、与存储器装置的配置相关联的第一组逻辑状态，在一组通路的一组相位上对第一组逻辑状态进行排序，确定由第二组熔丝输出的第二组逻辑状态，基于第二组逻辑状态对一或多个相位及一或多个通路进行解码，基于一或多个通
路及一或多个相位针对一或多个通路的所述一组相位在相应逻辑状态与相应经反转逻辑状态之间进行选择，及基于所述选择来存储相应逻辑状态或相应经反转逻辑状态。
77.在本文描述的方法700及设备的一些实例中，第二组熔丝包含一组熔丝群组，每一群组的熔丝包含与所述一组相位的相位相关联的第一子组的熔丝及与一或多个通路中的通路相关联的第二子组的熔丝。
78.本文描述的方法700及设备的一些实例可进一步包含用于在所述一组通路的所述一组循环上对第一组逻辑状态进行排序，以及基于第二组逻辑状态对一或多个循环进行解码的操作、特征、构件或指令。
79.在本文描述的方法700及设备的一些实例中，解码进一步可包含用于将一组经排序的相位与第二组熔丝的每一群组的熔丝的相位进行比较的操作、特征、构件或指令。
80.本文描述的方法700及设备的一些实例可进一步包含用于使用通路反转逻辑针对一或多个通路的一或多个相位产生相应经反转逻辑状态的操作、特征、装置或指令。
81.本文描述的方法700及设备的一些实例可进一步包含用于使用一或多个多路复用器基于所述选择将相应逻辑状态或所产生的相应经反转逻辑状态输出到一或多个锁存器的操作、特征、构件或指令，其中可进一步基于输出来存储相应逻辑状态或相应经反转逻辑状态。
82.应注意，上文描述的方法描述可能实施方案，并且可重新布置或以其它方式修改操作及步骤，并且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的部分。
83.描述一种设备。所述设备可包含第一组熔丝，其经配置以输出与存储器装置的配置相关联的第一组逻辑状态；第一电路系统，其与所述第一组熔丝耦合并且经配置以在一组通路的一组相位上对所述第一组逻辑状态进行排序；第二组熔丝，其经配置以输出第二组逻辑状态；第二电路系统，其经配置以基于所述第二组逻辑状态对一或多个相位及一或多个通路进行解码；第三电路系统，其经配置以基于所述一或多个通路及所述一或多个相位针对所述一或多个通路的所述一或多个相位在相应逻辑状态与相应经反转逻辑状态之间进行选择；及一组锁存器，其经配置以基于所述选择来存储所述相应逻辑状态或所述相应经反转逻辑状态。
84.在一些实例中，第二组熔丝包含一组熔丝群组，每一群组的熔丝包含与所述一组相位中的相位相关联的第一子组的熔丝及与一或多个通路中的通路相关联的第二子组的熔丝。
85.在一些实例中，所述一组相位可在所述一组通路的一组循环中分组，第二组熔丝的每一群组的熔丝进一步包含与所述一组循环中的循环相关联的第三子组的熔丝，第一电路系统可进一步经配置以在所述一组通路的所述一组循环上对第一组逻辑状态进行排序，并且第二电路系统可进一步经配置以基于第二组逻辑状态对一或多个循环进行解码。
86.在一些实例中，第二电路系统包含与第二组熔丝的所述一组熔丝群组中的每一群组相关联的一组第二电路系统块，所述一组第二电路系统块中的每一者经配置以将一组经排序的相位与每一群组的熔丝的相位进行比较。
87.在一些实例中，第二组熔丝的每一群组的熔丝的第二子组的熔丝包含针对一或多个通路中的通路的经编码值。
88.在一些实例中，第二组熔丝的每一群组的熔丝的第二子组的熔丝包含包含对应于所述一组通路的一组熔丝的位图。
89.在一些实例中，第三电路系统包含与一或多个通路耦合的通路反转逻辑，所述通路反转逻辑经配置以针对一或多个通路的一或多个相位产生相应经反转逻辑状态。
90.在一些实例中，通路反转逻辑包含与所述一组锁存器耦合的一或多个多路复用器，一或多个多路复用器经配置以基于选择输出相应逻辑状态或所产生的相应经反转逻辑状态。
91.描述一种设备。所述设备可包含第一组熔丝；第二组熔丝；及控制器，其与所述第一组熔丝及所述第二组熔丝耦合，其中所述控制器可操作以确定由第一组熔丝输出的第一组逻辑状态，所述第一组逻辑状态与存储器装置的配置相关联；在一组通路的一组相位上对所述第一组逻辑状态进行排序；确定由第二组熔丝输出的第二组逻辑状态；基于所述第二组逻辑状态对一或多个相位及一或多个通路进行解码；基于所述一或多个通路及所述一或多个相位针对所述一或多个通路的所述一组相位在相应逻辑状态与相应经反转逻辑状态之间进行选择；及基于所述选择来存储所述相应逻辑状态或所述相应经反转逻辑状态。
92.在一些实例中，第二组熔丝包含一组熔丝群组，每一群组的熔丝包含与所述一组相位中的相位相关联的第一子组的熔丝及与一或多个通路中的通路相关联的第二子组的熔丝。
93.在一些实例中，所述一组相位可在所述一组通路的一组循环中分组，且控制器可进一步操作以在所述一组通路的所述一组循环上对第一组逻辑状态进行排序，并基于第二组逻辑状态对一或多个循环进行解码。
94.在一些实例中，控制器可进一步操作以将一组经排序的相位与第二组熔丝的每一群组的熔丝的相位进行比较。
95.在一些实例中，控制器可进一步操作以针对一或多个通路的一或多个相位产生相应经反转逻辑状态。
96.在一些实例中，控制器可进一步操作以基于所述选择将相应逻辑状态或所产生的相应经反转逻辑状态输出到一或多个锁存器，其中存储相应逻辑状态或相应经反转逻辑状态可进一步基于所述输出。
97.本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有各种位宽度。
98.术语“电子通信”、“导电接触”、“连接”及“耦合”可指代支持组件之间的信号流动的组件之间的关系。如果组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，那么可认为组件彼此电子通信(或彼此导电接触、连接或耦合)。在任何给定时间，基于包含经连接组件的装置的操作，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，经连接组件之间的信号流动可例如使用一或多个中间组件
(例如开关或晶体管)来中断一段时间。
99.术语“耦合”指代从组件之间的开路关系(其中信号当前不能够通过导电路径在组件之间传送)转变为组件之间的闭路关系(其中信号能够通过导电路径在组件之间传送)的条件。当例如控制器的组件将其它组件耦合在一起时，组件引发允许信号通过先前不允许信号流动的导电路径在其它组件之间流动的改变。
100.术语“隔离”指代其中信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么其彼此隔离。举例来说，当定位于两个组件之间的开关断开时，由所述开关分离的组件彼此隔离。当控制器隔离两个组件时，控制器引起阻止信号使用先前允许信号流动的导电路径在组件之间流动的改变。
101.本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等其它实例)上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于：磷、硼或砷)的掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。
102.本文中论述的开关组件或晶体管可表示场效晶体管(fet)且包含三端子装置，其包含源极、漏极及栅极。端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包含重度掺杂(例如，退化)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是电子)，那么fet可被称为n型fet。如果沟道是p型(即，多数载子是空穴)，那么fet可被称为p型fet。沟道可通过绝缘栅极氧化物封盖。可通过将电压施加到栅极而控制沟道导电性。举例来说，将正电压或负电压分别施加到n型fet或p型fet可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可为“接通”或“激活”的。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可为“关断”或“解除激活”的。
103.结合附图在本文中阐述的描述对实例配置进行描述且不表示可实施或在权利要求书的范围内的全部实例。本文中使用的术语“示范性”意味着“充当实例、例子或说明”而非“优选”或“比其它实例有利”。然而，这些技术可在没有这些具体细节的情况下实践。然而，可在不具有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知结构及装置以免模糊所描述的实例的概念。
104.在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后加上破折号及在类似组件当中进行区分的第二标记而区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者而不考虑第二参考标记。
105.本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。
106.可使用经设计以执行本文中描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文的公开内容描述的各种说明性块及模块。通用处理器可为微处理器，但在替代例中，处理器
可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如dsp及微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器或任何其它此类配置)。
107.可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本公开及所附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任意者的组合来实施上文描述的功能。实施功能的特征还可在物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。此外，如本文中使用，包含权利要求书中，如在项目列表(例如，前面标有例如“中的至少一者”或“中的一或多者”的短语的项目列表)中使用的“或”指示包含列表使得(例如)a、b或c中的至少一者的列表意味着a或b或c或ab或ac或bc或abc(即，a及b及c)。此外，如本文中使用，短语“基于”不应理解为对一组封闭条件的引用。举例来说，描述为“基于条件a”的实例步骤可基于条件a及条件b两者而不脱离本公开的范围。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”的相同方式来理解。
108.提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且本文中定义的一般原理可应用到其它变型而不脱离本公开的范围。因此，本公开不限于本文中描述的实例及设计，而符合与本文中公开的原理及新颖特征一致的最广范围。