三维存储器及其制作方法与流程

三维存储器及其制作方法
1.【相关申请的交叉引用】
2.本技术要求享受于2020年11月25日递交的、标题为“三维存储器及其制作方法”的中国专利申请no.202011338956.4的优先权，在此以引用的方式将上述申请的内容明确地并入本文。
【技术领域】
3.本公开涉及一种三维存储器及其制作方法。


背景技术：

4.随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器装置中的每一存储器裸片具有更多数量的存储器单元。其中，3d nand(三维与非门)存储器由于其存储密度高、成本低等优点，已成为目前较为前沿、且极具发展潜力的三维存储器技术。


技术实现要素：

5.本公开的实施例提供了一种三维存储器，该三维存储器包括：栅极堆叠结构，栅极堆叠结构包括沿第一方向并列设置且直接接触的核心区和台阶区；虚拟分隔结构，在第一方向贯穿台阶区；栅极分隔结构，在第一方向贯穿核心区，栅极分隔结构具有在第一方向与虚拟分隔结构相接触的第一端部，虚拟分隔结构具有在第一方向与栅极分隔结构相接触的第二端部，且第一端部位于第二端部内。
6.例如，第二端部包括两个夹持子部，第一端部在垂直于第一方向的第二方向上位于两个夹持子部之间，且与两个夹持子部直接接触。
7.例如，夹持子部在垂直于第一方向的第二方向上的宽度，沿第一方向从台阶区向核心区的方向逐渐增大。
8.例如，第二端部还包括连接子部，连接子部与两个夹持子部相连接。
9.例如，连接子部与第一端部直接接触。
10.例如，虚拟分隔结构还包括与第二端部并列布置且直接接触的第二延伸部。
11.例如，第二延伸部沿第一方向延伸。
12.例如，第二端部在垂直于第一方向的第二方向上的宽度大于第二延伸部在第二方向上的宽度。
13.例如，第二端部在第二方向上的宽度，沿第一方向从台阶区向核心区的方向逐渐增大。
14.例如，第二端部在第二方向上的宽度，沿第一方向从台阶区向核心区的方向先逐渐增大再逐渐减小。
15.例如，虚拟分隔结构的材质为绝缘材料。
16.例如，栅极分隔结构还包括与第一端部并列布置且直接接触的第一延伸部，且第一端部的四周被第一延伸部和第二端部共同包围。
17.例如，第一延伸部沿第一方向延伸。
18.例如，第一端部至少有一部分在垂直于第一方向的第二方向上的宽度大于第一延伸部在第二方向上的宽度。
19.例如，第一端部在第二方向上的宽度，沿第一方向从核心区向台阶区的方向逐渐增大。
20.例如，第一端部在第二方向上的宽度，沿第一方向从核心区向台阶区的方向先逐渐增大再逐渐减小。
21.例如，第一端部沿第一方向延伸至台阶区内。
22.例如，第一端部在垂直于第一方向的第二方向上的最大宽度不大于第二端部在第二方向上的最小宽度。
23.例如，栅极分隔结构包括导电结构以及在垂直于第一方向的第二方向上位于导电结构与栅极堆叠结构之间的电绝缘层。
24.例如，第二端部包括两个夹持子部，第一端部在垂直于第一方向的第二方向上位于两个夹持子部之间，且与两个夹持子部直接接触，三维存储器还包括：位于核心区中的多个沟道结构，多个沟道结构在与第一方向和第二方向交叉的第三方向贯穿核心区；
25.位于台阶区中的多个虚拟沟道结构，多个虚拟沟道结构在第三方向贯穿台阶区。
26.例如，虚拟分隔结构和栅极分隔结构在第三方向贯穿栅极堆叠结构。
27.例如，三维存储器还包括衬底，栅极堆叠结构位于衬底上，第三方向垂直于第一方向和第二方向。
28.例如，虚拟分隔结构用以在垂直于第一方向的第二方向上将台阶区划分为多个块台阶区，栅极分隔结构用以在第二方向上将核心区划分为多个块核心区。
29.本公开的实施例还提供了一种三维存储器的制作方法，该三维存储器的制作方法包括：形成栅极堆叠结构，栅极堆叠结构包括沿第一方向并列设置并直接接触的核心区和台阶区；形成虚拟分隔结构和栅极分隔结构，虚拟分隔结构在第一方向贯穿台阶区，栅极分隔结构在第一方向贯穿核心区，栅极分隔结构具有在第一方向与虚拟分隔结构相接触的第一端部，虚拟分隔结构具有在第一方向与栅极分隔结构相接触的第二端部，且第一端部位于第二端部内。
30.例如，形成虚拟分隔结构和栅极分隔结构，包括：在台阶区中形成虚拟栅极隔槽，虚拟栅极隔槽在第一方向贯穿台阶区；在虚拟栅极隔槽中填充绝缘材料，以形成虚拟分隔结构；在核心区和虚拟分隔结构的第二端部中形成栅极隔槽，栅极隔槽在第一方向贯穿核心区和部分第二端部；在栅极隔槽中形成栅极分隔结构。
【附图说明】
31.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
32.图1是本公开实施例提供的三维存储器的俯视结构示意图；
33.图2是沿图1中的线o-o’截取的横截面结构示意图；
34.图3是沿图1中的线p-p’截取的横截面结构示意图；
35.图4是沿图1中的线q-q’截取的横截面结构示意图；
36.图5是本公开实施例提供的栅极分隔结构和虚拟分隔结构连接后的结构示意图；
37.图6是本公开实施例提供的四种虚拟分隔结构的结构示意图；
38.图7是本公开实施例提供的三维存储器的制作方法的流程示意图。
【具体实施方式】
39.下面结合附图和实施例，对本公开作进一步的详细描述。特别指出的是，以下实施例仅用于说明本公开，但不对本公开的范围进行限定。同样的，以下实施例仅为本公开的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
40.另外，本公开所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本公开，而非用以限制本公开。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。
[0041]
3d nand存储器通常会包括一个或多个片存储区。在片存储区的至少一侧通常会设置有用于引出栅极的台阶区。台阶区具有阶梯形状。片存储区和台阶区通常会分割成多个区块，以得到多个块存储区。
[0042]
但是，现有的3d nand存储器是利用栅线隔槽(或称栅极分隔结构)来分隔区块的，由于台阶区的应力作用，位于台阶区中的栅线隔槽易发生变形，甚者断裂，进而影响3d nand存储器的性能。
[0043]
例如，通过利用虚拟分隔结构和栅极分隔结构分别分隔栅极堆叠结构的台阶区和核心区，并使得栅极分隔结构具有在第一方向与虚拟分隔结构相接触的第一端部，虚拟分隔结构具有在第一方向与栅极分隔结构相接触的第二端部，且第一端部位于第二端部内，可以应对在利用栅极分隔结构分隔台阶区时由于台阶区的应力作用而导致栅极分隔结构易在台阶区发生变形甚至断裂的问题，进而提高三维存储器的性能。
[0044]
请参阅图1至图4，图1是本公开实施例提供的三维存储器的俯视结构示意图，图2是沿图1中的线o-o’截取的横截面结构示意图，图3是沿图1中的线p-p’截取的横截面结构示意图，图4是沿图1中的线q-q’截取的横截面结构示意图。该三维存储器包括栅极堆叠结构12、虚拟分隔结构13和栅极分隔结构14。例如，栅极堆叠结构12包括沿第一方向x并列设置且直接接触的核心区12a和台阶区12b。上述虚拟分隔结构13在第一方向x贯穿台阶区12b。上述栅极分隔结构14在第一方向x贯穿核心区12a。
[0045]
在本公开的一些实施例中，如图5所示，上述栅极分隔结构14具有在第一方向x与虚拟分隔结构13相接触的第一端部14a，上述虚拟分隔结构13具有在第一方向x与栅极分隔结构14相接触的第二端部13a，且上述第一端部14a位于上述第二端部13a内，以确保虚拟分隔结构13和栅极分隔结构14连接在一起后能够起到很好的隔断作用。并且，与相关技术中利用栅极分隔结构来分隔台阶区的方案相比较，本公开的一些实施例利用虚拟分隔结构13来分隔台阶区12b，该虚拟分隔结构13不仅能够支撑栅极堆叠结构12的台阶区12b，以使得
该台阶区12b不易坍塌，还能够隔开延伸至上述台阶区12b中的栅极分隔结构14的第一端部14a与上述栅极分隔结构12，进而使得该第一端部14a由下至上能够被同一膜层(也即，虚拟分隔结构13)所包围，避免了栅极分隔结构14由于由下至上受到的膜层应力不同而发生形变所导致的漏电问题。
[0046]
例如，如图2所示，栅极堆叠结构12可以包括在垂直于第一方向x的纵向z上多层交替层叠设置的栅极层121和栅绝缘层122。如图1所示，上述虚拟分隔结构13能够用以在垂直于第一方向x的第二方向y上将上述栅极堆叠结构12的台阶区12b划分为多个块台阶区k1/k2，上述栅极分隔结构14能够用以在第二方向y上将上述栅极堆叠结构12的核心区12a划分为多个块核心区k3/k4。
[0047]
例如，如图2所示，在上述栅极堆叠结构12中，栅极层121位于相邻两个栅绝缘层122之间，栅极层121的材质可以为钨、钴、铜、铝等导电材料，栅绝缘层122的材质可以为氧化硅、氮化硅、氮氧化硅和氮碳化硅中的任一种，且上述栅极层121的层数可以根据纵向z上所需要形成的存储单元的个数来确定。上述虚拟分隔结构13具体可以为绝缘层，且其材质可以为氧化硅、氮化硅、氮氧化硅和氮碳化硅等绝缘材料中的任一种。如图4所示，上述栅极分隔结构14具体可以包括导电结构142以及在垂直于第一方向x的第二方向y上位于导电结构142与栅极堆叠结构12之间的电绝缘层141。例如，导电结构142可以包括钛或氮化钛、多晶硅及/或金属钨等导电材料。上述电绝缘层141用于电隔离上述导电结构142和上述栅极堆叠结构12，且具体可以为氧化物层。并且，上述导电结构142可作为共源极，以提供三维存储器中源极连接的导电通道。
[0048]
在一个具体实施例中，如图1和图5所示，上述第二端部13a可以包括两个夹持子部13a-1/13a-2(也即，第一夹持子部13a-1和第二夹持子部13a-2)，上述第一端部14a可以在垂直于第一方向x的第二方向y上位于两个夹持子部13a-1/13a-2之间，且与两个夹持子部13a-1/13a-2直接接触，以确保虚拟分隔结构13的第二端部13a能够将栅极分隔结构14的第一端部14a与位于该第一端部14a的第二方向y两侧的栅极堆叠结构12隔离开。
[0049]
例如，如图1和图5所示，上述第一夹持子部13a-1和第二夹持子部13a-2在垂直于第二方向y上的宽度，可以沿第一方向x从台阶区12b向核心区12a的方向逐渐增大，以增大形成栅极分隔结构14时的工艺窗口，进而降低三维存储器的制作工艺难度。
[0050]
在一些实施例中，如图5所示，上述第二端部13a还可以包括连接子部13a-3，连接子部13a-3与上述第一夹持子部13a-1和第二夹持子部13a-2相连接。例如，连接子部13a-3可以与上述第一端部14a直接接触。
[0051]
在一个具体实施例中，如图5所示，上述虚拟分隔结构13还可以包括与第二端部13a并列布置且直接接触的第二延伸部13b。该第二延伸部13b可以沿第一方向x延伸。并且，上述第二端部13a在垂直于第一方向x的第二方向y上的宽度w1大于上述第二延伸部13b在第二方向y的宽度w2。如此，仅需对上述虚拟分隔结构13的局部进行宽度加宽，即可提高形成虚拟分隔结构13和栅极分隔结构14的制造偏差容忍度，有利于减小工艺难度。
[0052]
并且，具体实施时，如图1和图5所示，上述第二延伸部13b在第二方向y的宽度w2可以为固定值v1，而上述第二端部13a在第二方向y的宽度w1，可以沿第一方向x从上述台阶区12b向上述核心区12a的方向逐渐增大。例如，如图6中的(a)和(b)所示，上述第二端部13a在第二方向y的宽度w1可以以非线性递增规律(比如，折线或弧线)由中间往两边进行递增，或
者，如图6中的(c)所示，也可以以线性递增规律(比如，直线)由中间往两边进行递增。在一些替代实施例中，如图1、图5和图6中的(d)所示，上述第二端部13a在第二方向y的宽度w1还可以沿第一方向x从上述台阶区12b向上述核心区12a的方向先逐渐增大再逐渐减小，且该第二端部13a在第二方向y的最小宽度不小于上述固定值v1。如此，通过将虚拟分隔结构13的第二端部13a设计为大头结构，能够确保虚拟分隔结构13和栅极分隔结构14连接在一起后能够起到很好的隔断作用，以避免相邻两个块存储区出现漏电问题。
[0053]
需要说明的是，上述图6为本公开的一些实施例提供的第二端部13a未包围上述栅极分隔结构14的第一端部14a的虚拟分隔结构13的结构示意图。也即，上述图6中所示出的虚拟分隔结构13是在三维存储器的制作过程中于形成虚拟分隔结构13之后且形成栅极分隔结构14之前得到的中间结构中的虚拟分隔结构13。
[0054]
在上述实施例中，如图5所示，上述栅极分隔结构14还可以包括与第一端部14a并列布置且直接接触的第一延伸部14b，且第一端部14a的四周被第一延伸部14b和上述虚拟分隔结构13的第二端部13a共同包围。例如，第二延伸部13b可以沿第一方向x延伸。并且，第一端部14a至少有一部分在垂直于第一方向x的第二方向y上的宽度w3大于上述第一延伸部14b在第二方向y上的宽度w4。如此，仅需对上述栅极分隔结构14的局部进行宽度加宽，即可进一步提高形成虚拟分隔结构13和栅极分隔结构14的制造偏差容忍度，进而有利于进一步减小工艺难度。
[0055]
具体实施时，如图1和图5所示，上述第一延伸部14b在第二方向y的宽度w4也可以为一固定值v2，且该固定值v2可以小于上述固定值v1，也即，上述第一延伸部14b在第二方向y的宽度w4小于上述第二延伸部13b在第二方向y的宽度w2。进一步地，上述第一端部14a在第二方向y上的宽度w3，可以沿第一方向x从核心区12a向台阶区12b的方向逐渐增大。并且，与上述第二端部13a在第二方向y的宽度w3逐渐增大的具体实施方式类似，上述第一端部14a在第二方向y的宽度w3也可以以非线性递增规律(比如，折线或弧线)由中间往两边进行递增，或者，也可以以线性递增规律(直线)由中间往两边进行递增，又或者，还可以沿第一方向x从核心区12a向台阶区12b的方向先逐渐增大再逐渐减小。与此同时，还可以使上述第一端部14a在第二方向y的最小宽度不小于上述固定值v2。
[0056]
如此，通过将栅极分隔结构14的第一端部14a设计为大头结构，能够进一步确保上述虚拟分隔结构13和栅极分隔结构14连接在一起后能够起到很好的隔断作用，进而更好地避免相邻两个块存储区出现漏电问题。
[0057]
并且，为了使得上述第一端部14a能够更好地被上述第二端部13a所包裹，上述第二端部13a在第二方向y的宽度变化规律可以与上述第一端部14a在第二方向y的宽度变化规律相匹配，例如，上述第二端部13a和第一端部14a在第二方向y的宽度w1/w3可以均是以非线性递增规律(比如，折线)由中间往两边进行递增的。在一些具体实施例中，还可以将上述第一端部14a沿第二方向y的最大宽度设计为不大于上述第二端部13a沿第二方向y的最小宽度，以使得上述第一端部14a更易被上述第二端部13a所包裹。
[0058]
需要说明的是，本公开的一些实施例仅是增大了虚拟分隔结构13和/或栅极分隔结构14的侧端宽度，使得虚拟分隔结构13和栅极分隔结构14的主体宽度仍能维持在一个较小值，与增大分隔结构整体宽度的方案相比较，能够降低刻蚀步骤和填充步骤的工艺要求。
[0059]
并且，本公开的一些实施例中仅给出一个核心区12a和一个台阶区12b作为示例，
在一些实施例中，上述台阶区12b可以为两个，核心区12a位于这两个台阶区12b之间，在另一些实施例中，上述核心区12a可以为两个，台阶区12b位于这两个核心区12a之间。相应地，上述三维存储器在第一方向x上一侧的内部结构可以参考另一侧的内部结构。可以理解的是，本公开的一些实施例仅对三维存储器在第一方向x上一侧的内部结构进行了具体阐述。
[0060]
在上述实施例中，如图1和图5所示，上述栅极分隔结构14的第一端部14a可以沿第一方向x延伸至上述栅极堆叠结构12的台阶区12b内。从而，无需上述虚拟分隔结构13延伸至栅极堆叠结构12的核心区12a内，即可实现虚拟分隔结构13从三个方向将栅极分隔结构14的第一端部14a包围，避免了虚拟分隔结构13延伸至栅极堆叠结构12的核心区12a内而影响三维存储器的性能。
[0061]
在上述实施例中，如图1至图4所示，上述三维存储器还可以包括多个沟道结构16和多个虚拟沟道结构17。例如，上述多个沟道结构16位于核心区12a中，并可以在与上述第一方向x和第二方向y交叉的第三方向(比如，上述纵向z)上贯穿上述核心区12a。上述多个虚拟沟道结构17位于台阶区12b中，并可以在上述第三方向上贯穿上述台阶区12b。例如，上述沟道结构16具体可以包括介质柱、环绕介质柱的沟道层以及环绕沟道层的电荷存储层，上述电荷存储层可以包括环绕沟道层的隧穿氧化层、环绕隧穿氧化层的电荷捕获层以及环绕电荷捕获层的阻挡氧化层，例如，上述电荷捕获层的材质可以为氮化硅，上述沟道层的材质可以为多晶硅。上述虚拟分隔结构13和栅极分隔结构14可以在上述第三方向上贯穿上述栅极堆叠结构12。
[0062]
并且，可以理解的是，对于上述三维存储器来说，上述核心区12a中的一个沟道结构16为一存储串中的多个存储单元所共享。上述台阶区12b中的多个虚拟沟道结构不提供存储功能，而是用于提供机械支撑，以防止存储器件坍塌。并且，具体实施时，上述虚拟沟道结构与上述沟道结构可以具有相同的结构，故此处不再赘述。
[0063]
例如，如图1至图4所示，上述三维存储器还可以包括半导体层，例如，半导体层可以为衬底11。上述栅极堆叠结构12位于半导体层(例如，衬底11上)，例如，半导体层(例如，衬底11)的材质可以为单晶硅、单晶锗或绝缘体上硅(soi)等。在一些示例中，半导体层可以包括多晶硅。例如，半导体层的材质可以为多晶硅或其它适用的材料。例如，为方便描述，后续的半导体层均采用衬底进行描述。例如，栅极堆叠结构12可以在半导体层形成之后形成。又例如，栅极堆叠结构12可以在半导体层形成之前形成。
[0064]
例如，上述第三方向可以垂直于上述第一方向x和第二方向y，也即，上述第三方向可以为垂直于衬底11的纵向z。相应地，上述虚拟分隔结构13和栅极分隔结构14可以垂直于上述衬底11。
[0065]
在一些具体实施例中，如图1至图4所示，上述三维存储器还可以包括覆盖于台阶区12b上的介质层15，且上述虚拟分隔结构13在纵向z上依次贯穿该介质层15和台阶区12b，例如，介质层15的材质可以为氧化硅等绝缘材料。并且，具体实施时，上述虚拟分隔结构13的材质可以与介质层15的材质相同，比如，均为氧化硅，以使得虚拟分隔结构14能够不受介质层15的应力影响，进而防止虚拟分隔结构14出现侧向弯曲或扭曲变形。
[0066]
在一个具体实施例中，如图1所示，上述三维存储器还可以包括至少一个第一子栅极分隔结构18和至少一个第二子栅极分隔结构19。上述至少一个第一子栅极分隔结构18位于块核心区k3/k4中，且均向上述第一方向x延伸，并与上述第二子栅极分隔结构19不连接。
上述至少一个第二子栅极分隔结构19位于块台阶区k1/k2中，且均向上述第一方向x延伸，并与上述第一子栅极分隔结构18不连接。在上述三维存储器中，在第一方向x上相连接的块核心区k3和块台阶区k1构成一个块存储区，在第一方向x上相连接的块核心区k4和块台阶区k2构成另一个块存储区，并且，在上述块存储区中设置上述第一子栅极分隔结构18和第二子栅极分隔结构19的目的是为了降低工艺难度。因为台阶数目越多，工艺难度越大。为了降低工艺难度，当栅极数目较多时，可以通过设置上述第一子栅极分隔结构18和第二子栅极分隔结构19，以将上述块存储区分为几部分，且每部分暴露出各层台阶。例如，当上述栅极层121的数目为32层时，若将块存储区分为四部分，则第一部分可以分别暴露出第1、5、9、13、17、21、25、29层栅极层，第二部分可以分别暴露出第2、6、10、14、18、22、26、30层栅极层，第三部分可以分别暴露出第3、7、11、15、19、23、27、31层台阶，第四部分可以分别暴露出第4、8、12、16、20、24、28、32层台阶，这样每一部分均只有八级台阶，至少有一级台阶包括四层栅极层121。相对于直接形成连续的32层台阶的方案，工艺更为简单。而且上述第一子栅线分隔结构18与上述第二子栅线分隔结构19相互错开互不连接，可以使得位于同一层上的栅极层121是互相电连接的。并且，上述第一子栅线分隔结构18和上述第二子栅线分隔结构19与上述栅极分隔结构14的具体结构大致相同，故此处不再赘述。
[0067]
区别于相关技术，本公开的一些实施例中的三维存储器，通过利用虚拟分隔结构和栅极分隔结构来分别分隔栅极堆叠结构的台阶区和核心区，并使得栅极分隔结构具有在第一方向与虚拟分隔结构相接触的第一端部，虚拟分隔结构具有在第一方向与栅极分隔结构相接触的第二端部，且第一端部位于第二端部内，从而，避免了在利用栅极分隔结构分隔台阶区时由于台阶区的应力作用而导致栅极分隔结构易在台阶区发生变形甚至断裂的问题，进而提高三维存储器的性能。
[0068]
请参阅图7以及图1至图6，图7是本公开实施例提供的三维存储器的制作方法的流程示意图，图1至图6为本技术实施例提供的三维存储器或三维存储器中部分结构的结构示意图，该三维存储器的制作方法具体流程可以如下：
[0069]
步骤s11：形成栅极堆叠结构12，栅极堆叠结构12包括沿第一方向x并列设置并直接接触的核心区12a和台阶区12b。
[0070]
例如，上述栅极堆叠结构12包括在垂直于第一方向x的纵向z上多层交替层叠设置的栅极牺牲层和栅绝缘层122，上述栅极牺牲层的材质可以为氮化硅，上述栅绝缘层122的材质可以为氧化硅，且上述栅极牺牲层的层数可以根据上述纵向上所需要形成的存储单元的个数来确定。具体实施时，可以在衬底11上形成栅极堆叠结构12，然后对该栅极堆叠结构12进行刻蚀，以使得栅极堆叠结构12在第一方向x的其中一端呈台阶状。例如，衬底11的材质可以为单晶硅、单晶锗或绝缘体上硅(soi)等。
[0071]
步骤s12：形成虚拟分隔结构13和栅极分隔结构14，虚拟分隔结构13在第一方向x贯穿台阶区12b，栅极分隔结构14在第一方向x贯穿核心区12a，栅极分隔结构14具有在第一方向x与虚拟分隔结构13相接触的第一端部14a，虚拟分隔结构13具有在第一方向x与栅极分隔结构14相接触的第二端部13a，且第一端部14a位于第二端部13a内。
[0072]
例如，虚拟分隔结构13能够用以在垂直于第一方向x的第二方向y上将上述栅极堆叠结构12的台阶区12b划分为多个块台阶区k1/k2。上述栅极分隔结构14能够用以在第二方向y上将上述栅极堆叠结构12的核心区12a划分为多个块核心区k3/k4。
[0073]
例如，上述步骤s12可以包括：
[0074]
步骤s121：在台阶区12b中形成虚拟栅极隔槽13，虚拟栅极隔槽13在第一方向x贯穿台阶区12b。
[0075]
例如，在上述步骤s121之前，还可以包括：形成覆盖于台阶区12b上的介质层15，且上述虚拟栅极隔槽在纵向z上依次贯穿该介质层15和台阶区12b，例如，介质层15的材质可以为氧化硅等绝缘材料。
[0076]
步骤s122：在虚拟栅极隔槽中填充绝缘材料(比如，氧化硅、氮化硅、氮氧化硅或氮碳化硅)，以得到虚拟分隔结构13。
[0077]
步骤s123：在核心区12a和虚拟分隔结构13的第二端部13a中形成栅极隔槽，栅极隔槽在第一方向x贯穿核心区12a和部分第二端部13a。
[0078]
步骤s124：在栅极隔槽中形成栅极分隔结构14。
[0079]
例如，可以在上述栅极隔槽的侧壁上依次形成电绝缘层141(比如，氧化层)和作为共源极的导电结构142，以得到上述栅极分隔结构14。例如，导电结构142可以包括钛或氮化钛、多晶硅及/或金属钨等导电材料。
[0080]
在一个实施例中，如图5所示，上述第二端部13a可以包括两个夹持子部13a-1/13a-2(也即，第一夹持子部13a-1和第二夹持子部13a-2)，上述第一端部14a可以在垂直于第一方向x的第二方向y上位于第一夹持子部13a-1和第二夹持子部13a-2之间，且与第一夹持子部13a-1和第二夹持子部13a-2直接接触。
[0081]
例如，如图1和图5所示，上述第一夹持子部13a-1和第二夹持子部13a-2在垂直于第二方向y上的宽度，可以沿第一方向x从台阶区12b向核心区12a的方向逐渐增大。
[0082]
在一个具体实施例中，如图5所示，上述第二端部13a还可以包括连接子部13a-3，连接子部13a-3与上述第一夹持子部13a-1和第二夹持子部13a-2相连接。例如，连接子部13a-3可以与上述第一端部14a直接接触。
[0083]
在一个实施例中，如图5所示，上述虚拟分隔结构13还可以包括与第二端部13a并列布置且直接接触的第二延伸部13b。该第二延伸部13b可以沿第一方向x延伸。并且，上述第二端部13a在垂直于第一方向x的第二方向y上的宽度w1大于上述第二延伸部13b在第二方向y的宽度w2。
[0084]
例如，上述第二端部13a在第二方向y的宽度w1，可以沿第一方向x从上述台阶区12b向上述核心区12a的方向逐渐增大。在一些替代实施例中，上述第二端部13a在第二方向y的宽度w1还可以沿第一方向x从上述台阶区12b向上述核心区12a的方向先逐渐增大再逐渐减小。
[0085]
在上述实施例中，上述栅极分隔结构14还可以包括与第一端部14a并列布置且直接接触的第一延伸部14b，且第一端部14a的四周被第一延伸部14b和上述虚拟分隔结构13的第二端部13a共同包围。例如，第二延伸部13b可以沿第一方向x延伸。并且，第一端部14a至少有一部分在垂直于第一方向x的第二方向y上的宽度w3大于上述第一延伸部14b在第二方向y上的宽度w4。
[0086]
例如，上述第一端部14a在第二方向y上的宽度w3，可以沿第一方向x从核心区12a向台阶区12b的方向逐渐增大。在一些替代实施例中，上述第一端部14a在第二方向y上的宽度w3，可以沿第一方向x从核心区12a向台阶区12b的方向先逐渐增大再逐渐减小。
[0087]
在一些实施例中，上述第一端部14a可以沿第一方向x延伸至台阶区12b内。
[0088]
在一些实施例中，上述第一端部14a在垂直于第一方向x的第二方向y上的最大宽度不大于第二端部13a在第二方向y上的最小宽度。
[0089]
在一些实施例中，上述三维存储器还可以包括位于核心区12a中的多个沟道结构16以及位于台阶区12b中的多个虚拟沟道结构17。例如，上述多个沟道结构16可以在与上述第一方向x和第二方向y交叉的第三方向(比如，上述纵向z)上贯穿上述核心区12a。上述多个虚拟沟道结构17可以在上述第三方向上贯穿上述台阶区12b。
[0090]
例如，上述虚拟分隔结构13和栅极分隔结构14可以在上述第三方向贯穿上述栅极堆叠结构12。
[0091]
在一些具体实施例中，上述三维存储器还可以包括衬底11，上述栅极堆叠结构12位于衬底11上。例如，上述第三方向可以垂直于上述第一方向x和第二方向y，也即，上述第三方向可以为垂直于衬底11的纵向z。
[0092]
在一些实施例中，在上述步骤s124之前，还可以包括：
[0093]
步骤s125：在核心区12a中形成栅线狭缝，栅线狭缝垂直于衬底11并在第一方向x贯穿核心区12b。
[0094]
例如，上述栅线狭缝和上述栅极隔槽可以通过同一道刻蚀工艺形成，并且该栅线狭缝与上述虚拟分隔结构不连接。
[0095]
步骤s126：通过栅线缝隙和栅极隔槽将栅极堆叠结构12中的栅极牺牲层置换成栅极层121。
[0096]
例如，可以采用置换工艺换掉上述栅极堆叠结构12中的栅极牺牲层，并在相同位置填充导电材料(比如，钨)，以形成对应的栅极层121。
[0097]
步骤s127：在栅线缝隙中形成共源极结构。
[0098]
具体实施例时，上述步骤s127和上述步骤s124可以同时执行，也即，可以同时在上述栅线缝隙和上述栅极隔槽的侧壁上依次形成电绝缘层141和作为共源极的导电结构142，以对应得到上述共源极结构和栅极分隔结构14。
[0099]
需要说明的是，本公开的一些实施例中三维存储器的具体结构可以参考上述三维存储器的实施例中的具体实施方式，故此处不再赘述。
[0100]
区别于相关技术，本公开的一些实施例中的三维存储器的制作方法，通过形成栅极堆叠结构，栅极堆叠结构包括沿第一方向并列设置并直接接触的核心区和台阶区；形成虚拟分隔结构和栅极分隔结构，虚拟分隔结构在第一方向贯穿台阶区，栅极分隔结构在第一方向贯穿核心区，栅极分隔结构具有在第一方向与虚拟分隔结构相接触的第一端部，虚拟分隔结构具有在第一方向与栅极分隔结构相接触的第二端部，且第一端部位于第二端部内，从而，避免了在利用栅极分隔结构分隔台阶区时由于台阶区的应力作用而导致栅极分隔结构易在台阶区发生变形甚至断裂的问题，进而提高三维存储器的性能。
[0101]
以上所述仅为本公开的较佳实施例而已，并不用以限制本公开，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。