快闪式模拟数字转换器的制作方法

1.本发明涉及快闪式模拟数字转换器，尤其涉及具有不同电路结构的多个比较器电路的快闪式模拟数字转换器。


背景技术：

2.在现有技术中，快闪式模拟数字转换器中的所有比较器电路皆具有相同电路结构。然而，在一些较严格的偏压条件下，或是在输入信号的摆幅较大的情况下，部分的比较器电路可能无法正确地操作在默认的工作区域，而使得快闪式模拟数字转换器的操作失效。


技术实现要素：

3.在一些实施例中，快闪式模拟数字转换器包括参考电压产生电路、编码器电路、第一双差动(double-differential)放大器电路以及第二双差动放大器电路。参考电压产生电路用以根据第一电压与第二电压产生第一组参考电压。编码器电路用以根据多个第一信号产生对应于输入信号的数字信号。第一双差动放大器电路用以比较输入信号与第一组参考电压中的第一参考电压以产生这些第一信号中的对应第一信号。第二双差动放大器电路用以比较输入信号与第一组参考电压中的第二参考电压以产生这些第一信号中的对应第一信号。第一电压与第一参考电压之间的差值小于第一电压与第二参考电压之间的差值，且第一双差动放大器电路与第二双差动放大器电路具有不同电路结构。
4.有关本发明的特征、实施方式与技术效果，现在配合附图作为优选实施例详细说明如下。
附图说明
5.图1为根据本发明一些实施例绘制的一种快闪式模拟数字转换器的示意图；
6.图2为根据本发明一些实施例绘制的图1的比较器电路系统的示意图；
7.图3a为根据本发明一些实施例绘制的图1中的双差动放大器电路的示意图；
8.图3b为根据本发明一些实施例绘制的图1中另一双差动放大器电路的示意图；以及
9.图4为根据本发明一些实施例绘制的图1中另一双差动放大器电路的示意图。
具体实施方式
10.本技术所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用的字典中的定义，在本发明的内容中包含任一在此讨论的词汇的使用例子仅为示例，不应限制本发明的范围与含义。同样地，本发明也不仅局限于本说明书所示出的各种实施例。
11.关于本技术中所使用的“耦合”或“连接”，均可指二个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可以指二个或多个元件相互操作或作用。
如本技术所使用的，用语“电路系统(circuitry)”可为由至少一电路(circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理信号的装置。
12.如本技术所使用的，用语“与/或”包括了列出的关联项目中的一个或多个的任何组合。在本技术中，使用第一、第二与第三等词汇，是用于描述并辨别各个元件。因此，在本技术中的第一元件也可被称为第二元件，而不脱离本发明的本意。为了易于理解，在各附图中的类似元件将被指定为相同附图标记。
13.图1为根据本发明一些实施例绘制的一种快闪式(flash)模拟数字转换器100的示意图。快闪式模拟数字转换器100可转换输入信号s
in
为对应的数字信号sd，其中输入信号s
in
为输入信号s
in
与输入信号s
in-之间的差值。
14.快闪式模拟数字转换器100包括参考电压产生电路120、编码器电路140以及比较器电路系统160。参考电压产生电路120用以根据电压v
rp
以及电压v
rn
产生第一组参考电压v
x1
～v
xm
以及第二组参考电压v
y1
～v
ym
。例如，参考电压产生电路120包括多个电阻rx以及多个电阻ry。多个电阻rx操作为电压分压器电路，以根据电压v
rp
以及电压v
rn
产生第一组参考电压v
x1
～v
xm
。参考电压v
x1
为在第一组参考电压v
x1
～v
xm
中最接近电压v
rp
的电压，且参考电压v
xm
为在第一组参考电压v
x1
～v
xm
中最接近电压v
rn
的电压。换句话说，电压v
rp
与参考电压v
x1
之间的差值小于电压v
rp
与多个参考电压v
x2
～v
xm
中的一个之间的差值，且电压v
rn
与参考电压v
xm
之间的差值小于电压v
rn
与多个参考电压v
x1
～v
xm-1
中的一个之间的差值。
15.类似地，多个电阻ry操作为电压分压器电路，以根据电压v
rn
以及电压v
rp
产生第二组参考电压v
y1
～v
ym
。参考电压v
y1
为在第二组参考电压v
y1
～v
ym
中最接近电压v
rn
的电压，且参考电压v
ym
为在第二组参考电压v
y1
～v
ym
中最接近电压v
rp
的电压。换句话说，电压v
rn
与参考电压v
y1
之间的差值小于电压v
rn
与多个参考电压v
y2
～v
ym
中的一个之间的差值，且电压v
rp
与参考电压v
ym
之间的差值小于电压v
rp
与多个参考电压v
y1
～v
ym-1
中的一个之间的差值。
16.上述关于参考电压产生电路120的实施方式用于示例，且本发明并不以此为限。各种类型的参考电压产生电路120都在本发明所覆盖的范围。
17.编码器电路140用以根据多个信号s1产生数字信号sd。例如，比较器电路系统160根据输入信号s
in
、第一组参考电压v
x1
～v
xm
与第二组参考电压v
y1
～v
ym
产生多个信号s1，并根据多个信号s1产生多个信号s2。编码器电路140可编码多个信号s2以产生数字信号sd。在一些实施例中，多个信号s2为温度计码，且数字信号sd为二进制码。在一些实施例中，编码器电路140可由一或多个逻辑电路实施。
18.比较器电路系统160用以将输入信号s
in
与第一组参考电压v
x1
～v
xm
以及第二组参考电压v
y1
～v
ym
进行比较，以产生多个信号s2。在此实施例中，比较器电路系统160包括多个双差动(double-differential)放大器电路162以及多个锁存器(latch)电路164，其中每一组对应的双差动放大器电路162以及锁存器电路164操作为单一比较器电路。换言之，双差动放大器电路162-1(或162-2)为一个比较器电路中的一部分，且一个双差动放大器电路162-n为另一个比较器电路中的一部分。
19.多个双差动放大器电路162中每一个用以比较输入信号s
in
与第一组参考电压v
x1
～v
xm
中的一对应参考电压，并比较输入信号s
in-与第二组参考电压v
y1
～v
ym
中的一对应参考电压，以产生多个信号s1中的一对应信号。信号s1可为双差动放大器电路162的两个输出端
之间的电压差。以第一个双差动放大器电路162(标示为162-1)为例，双差动放大器电路162-1比较输入信号s
in
与参考电压v
x1
，并比较输入信号s
in-与参考电压v
y1
，以产生多个信号s1中的第一个。以此类推，最后一个双差动放大器电路162(标示为162-2)比较s
in
与参考电压v
xm
，并比较输入信号s
in-与参考电压v
ym
，以产生多个信号s1中的最后一个。
20.多个锁存器(latch)电路164用以根据多个信号s1产生多个信号s2。在一些实施例中，锁存器电路164为具有正反馈的电路，其用以将对应的信号s1拉升至轨对轨(rail-to-rail)的位准，以产生对应的信号s2。
21.在一些相关的技术中，快闪式模拟数字转换器中的所有比较器电路都具有相同结构。然而，在这些技术中，部分的比较器电路可能会因为极端的偏压条件所造成的系统不匹配(systematic mismatch)以及随机不匹配(random mismatch)导致操作失效。相较于上述相关技术，在本发明的一些实施例中，比较器电路系统160中的多个比较器电路设置以具有不同结构。例如，双差动放大器电路162-1(与/或双差动放大器电路162-2)与剩余的双差动放大器电路162(标示为162-n)具有不同的电路结构。参考电压v
x1
与参考电压v
y1
两者之间具有较大的差异。同样地，参考电压v
xm
与参考电压v
ym
两者之间具有较大的差异。在此情形下，双差动放大器电路162-1(与/或双差动放大器电路162-2)的偏压条件与剩余的双差动放大器电路162-n的偏压条件具有相当大的差异。因此，通过使用不同电路结构，可确保双差动放大器电路162-1(与/或双差动放大器电路162-2)在极端偏压条件下能够稳定操作(例如，电路维持默认范围内的增益及带宽并操作在预设工作区)，以避免操作失效。关于此处的详细说明将在后文参照图3a与图3b说明。换句话说，差动放大器电路162-1(与/或双差动放大器电路162-2)对于极端偏压条件较为鲁棒(robust)。
22.在一些实施例中，依据实际应用需求(例如为偏压条件、输入信号s
in
的振幅等等)，多个双差动放大器电路162中具有不同电路结构的放大器电路的个数可相应调整。举例来说，在一些实施例中，接收多个参考电压v
x1
～v
x2
与多个参考电压v
y1
～v
y2
(或是多个参考电压v
xm-1
～v
xm
与多个参考电压v
ym-1
～v
ym
)的多个双差动放大器电路162可与剩余的双差动放大器电路162-n设定为具有不同电路结构。因此，本发明并不以图1所示的例子为限。
23.图2为根据本发明一些实施例绘制的图1的比较器电路系统160的示意图。在此实施例中，比较器电路系统160还包括内插(interpolation)网络266。内插网络266用以根据多个信号s1来执行内插运算，以产生多个信号s
11
。如图2所示，内插网络266可共享来自前级电路(例如为多个双差动放大器电路162)两个输出信号(即信号s1)来进行内插运算。因此，相较于图1，比较器电路系统160所使用的双差动放大器电路162的数量可以被减少。
24.在一些实施例中，内插网络266可为主动电路，其包括多个放大器电路266a。多个放大器电路266a用以放大多个信号s1并产生多个信号s
11
。多个放大器电路266a中每一个根据对应的一或两个信号s1执行内插运算，以产生对应的信号s11。多个锁存器电路164中每一个可依据对应的信号s
11
产生多个信号s2中的一对应信号。
25.上述关于内插网络266的实施方式用于示例，且本发明并不以此为限。在一些实施例中，内插网络266还可以包括多个放大器电路(未示出)，其耦合在放大器电路266a与锁存器电路164之间，且用以放大信号s
11
并将放大后的信号s
11
输出给锁存器电路164。在一些实施例中，内插运算可由多个锁存器电路164执行。例如，多个放大器电路266a与多个双差动放大器电路162具有相同数量，且多个放大器电路266a分别自多个双差动放大器电路162接
n具有相同电路结构，晶体管m3的控制端将改为接收参考电压v
x1
且晶体管m9的控制端将改为接收参考电压v
y1
。在此条件下，由于参考电压v
x1
较接近电压v
rp
而参考电压v
y1
较接近电压v
rn
(举例来说，参考电压v
x1
约为0.75伏特，而参考电压v
y1
约为0.25伏特)，所以第一输入对电路(即多个晶体管m2～m3)的偏压条件与第二输入对电路(即多个晶体管m9～m10)的偏压条件之间具有相对较大的差异。在此情形下，多个晶体管m2～m3的第一端的电压将受限于多个晶体管m4～m5，而造成多个晶体管m2～m3的转导值变低。在一些极端情形下，多个晶体管m2～m3会因上述限制而误操作在非默认的工作区域(例如为线性区)。如此一来，将使得双差动放大器电路162-1(或162-2)的操作失效。
35.图3b为根据本发明一些实施例绘制的图1中双差动放大器电路162-1或162-2的示意图。应当理解，如果图3b的电路为双差动放大器电路162-1，晶体管m3的控制端接收参考电压v
x1
，且晶体管m9的控制端接收参考电压v
y1
。或者，如果图3b的电路为双差动放大器电路162-2，晶体管m3的控制端接收参考电压v
xm
，且晶体管m9的控制端接收参考电压v
ym
。
36.相较于图3a的双差动放大器电路162-n，双差动放大器电路162-1(或162-2)不包括多个晶体管m4～m5以及多个晶体管m11～m12。换言之，在此例中，晶体管m2与晶体管m9两者的第一端耦合至晶体管m6的第二端以产生信号s
1-，且晶体管m3与晶体管m10两者的第一端耦合至晶体管m7的第二端以产生信号s1 。如此一来，相较于图3a，多个晶体管m2～m3(或晶体管m9～m10)的第二端可具有较宽的电压余量(voltage headroom)，以容忍极端的偏压条件。如此，可避免多个晶体管m2～m3(或晶体管m9～m10)误操作在非默认的工作区域，以提高双差动放大器电路162-1(或162-2)的可靠度。
37.换个方式解释，如图3b所示，双差动放大器电路162-1(或162-2)在电源轨301以及电源轨302之间包括电流路径cp1，其包括多个堆栈式(stacked)晶体管(例如为多个晶体管m1～m2与m6)。如图3a所示，双差动放大器电路162-n在电源轨301以及电源轨302之间包括电流路径cp2，其包括多个堆栈式晶体管(例如为多个晶体管m1～m2以及m4～m6)。上述多个堆栈式晶体管为在电源轨301以及电源轨302之间形成单一电流路径的多个晶体管。电流路径cp1所包括的晶体管个数少于电流路径cp2所包括的晶体管个数。因此，相较于电流路径cp2中的多个堆栈式晶体管，电流路径cp1中的多个堆栈式晶体管可具有较大的电压余量，以足以在极端偏压条件下操作在默认工作区域(例如为饱和区)。
38.上述关于双差动放大器电路162-1(或162-2)以及双差动放大器电路162-n的多个实施方式用于示例，且本发明并不以此为限。例如，图3a中的多个晶体管m4～m5可替换为二极管接法(diode-connected)的晶体管或是其他类型的电阻性元件。
39.图4为根据本发明一些实施例绘制的图1中双差动放大器电路162-1(或162-2)的示意图。在此实施例中，双差动放大器电路162-1(或162-2)为折叠式共源共栅(folded cascode)放大器电路。双差动放大器电路162-1(或162-2)包括多个晶体管q1～q10、电阻r1以及电阻r2。多个晶体管q1～q8之间的连接关系类似于图3b中的多个晶体管m1～m3以及m6～m10，所以在此不再重复赘述。应当理解，如果图4的电路为双差动放大器电路162-1，晶体管q3的控制端接收参考电压v
x1
，且晶体管q7的控制端接收参考电压v
y1
。或者，如果图4的电路为双差动放大器电路162-2，晶体管q3的控制端接收参考电压v
xm
，且晶体管q7的控制端接收参考电压v
ym
。
40.在此例中，晶体管q4的第二端还耦合至晶体管q9的第一端，晶体管q9的第二端耦
合至电阻r1的第一端以输出信号s
1-，且晶体管q9的控制端用于接收偏压信号v
b3
。晶体管q5的第二端还耦合至晶体管q10的第一端，晶体管q10的第二端耦合至电阻r2的第一端以输出信号s1 ，且晶体管q10的控制端用于接收偏压信号v
b3
。电阻r1的第二端以及电阻r2的第二端耦合至电源轨301以接收地电压gnd。通过折叠式共源共栅的设置方式，双差动放大器电路162-1(或162-2)可容忍较大的电压摆幅，以足以在极端偏压条件下操作在默认工作区域。
41.上述关于双差动放大器电路162-1(或162-2)的实施方式用于示例，且本发明并不以此为限。各种适合实施双差动放大器电路162-1(或162-2)的折叠式共源共栅放大器电路均为本发明所覆盖的范围。
42.在前述的一个或多个实施例中，部分晶体管为n型晶体管，且部分晶体管为p型晶体管。上述各个晶体管可由金属氧化物场效晶体管(mosfet)实施，但本发明并不以此为限。可实施类似操作的各种类型或导电型式的晶体管皆为本发明所覆盖的范围。
43.综上所述，本发明一些实施例中的快闪式模拟数字转换器通过使用具有不同电路结构的比较器电路，比较器电路中的放大器电路可在极端偏压条件或是输入信号的摆幅较大的情形下操作在默认的工作区域，以提升整体操作的可靠度。
44.虽然本发明的实施例如上所述，然而这些实施例并非用来限制本发明。本领域普通技术人员可以依据本发明的明示或隐含的内容对本发明的技术特征实施变化。这些变化均可能属于本发明所要求的专利保护范围。换言之，本专利的保护范围须以本技术的权利要求界定的范围为准。
45.[附图标记说明]
[0046]
100：快闪式模拟数字转换器
[0047]
120：参考电压产生电路
[0048]
140：编码器电路
[0049]
160：比较器电路系统
[0050]
162,162-1,162-2,162-n：双差动放大器电路
[0051]
164：锁存器电路
[0052]
rx,ry：电阻
[0053]
s1,s2,s
11
：信号
[0054]
sd：数字信号
[0055]sin
,s
in
,s
in-：输入信号
[0056]vrp
,v
rn
：电压
[0057]vx1
～v
xm
,v
y1
～v
ym
：参考电压
[0058]
266：内插网络
[0059]
266a：放大器电路
[0060]
301,302：电源轨
[0061]
m1～m12,q1～q10：晶体管
[0062]
gnd：地电压
[0063]vb1
,v
b2
,v
b3
：偏压信号
[0064]
vdd：电源电压
[0065]
r1,r2：电阻