半导体器件中的场板的对称布置的制作方法

1.所公开的主题大体上涉及半导体器件中的结构及其形成方法。更具体地，本公开涉及具有围绕栅极对称地布置的场板的半导体器件。


背景技术：

2.诸如双向开关的高功率晶体管开关可用于无线通信和雷达系统中的功率转换电路。对高频和高功率传输的需求对在那些应用中使用的晶体管提出了巨大需求。例如，在高功率应用中，期望晶体管在源电极与漏电极之间具有更高的击穿电压，以便承受大的电压(例如，600-1200v)。在射频应用中，需要晶体管来在较高工作频率下实现高线性度(即，系统的功率输入与功率输出之间的比例度)和低信号失真。
3.随着半导体工业对更高密度、更高性能和更低成本器件的追求，需要提供能够满足上述需求的改善的半导体器件。


技术实现要素：

4.在本公开的方面，提供了一种半导体器件，其包括：位于衬底上方的有源区域；与有源区域接触的源电极和漏电极；位于有源区域上方并且横向地位于源电极与漏电极之间的栅极；位于源电极与栅极之间的第一场板；位于漏电极与栅极之间的第二场板，其中，栅极与第一场板和第二场板横向地并且基本上等距地间隔开。
5.在本公开的另一方面，提供了一种半导体器件，其包括：位于衬底上方的有源区域；与有源区域接触的源电极和漏电极；位于有源区域上方并且横向地位于源电极与漏电极之间的栅极；位于源电极与栅极之间的第一组场板，第一组中的每个场板彼此间隔开；位于漏电极与栅极之间的第二组场板，第二组中的每个场板彼此间隔开。栅极与第一组场板和第二组场板横向地并且基本上等距地间隔开。第一组中的场板和第二组中的场板具有与栅极的上表面基本上共面的上表面。
6.在本公开的又一方面，提供了一种通过以下方式形成半导体器件的方法：在衬底上方提供有源区域；在有源区域上方形成金属层；图案化金属层以形成栅极、第一场板和第二场板，栅极与第一场板和第二场板横向地并且基本上等距地间隔开，其中，第一场板和第二场板具有与栅极的上表面基本上共面的上表面。方法还包括：形成源电极和漏电极以接触有源区域，其中，第一场板位于源电极与栅极之间，以及第二场板定位在漏电极与栅极之间。
附图说明
7.本公开可通过参考以下结合附图进行的描述来理解。
8.为了说明的简洁和清楚，附图示出了构造的一般方式，并且可以省略对公知的特征和技术的某些描述和细节以避免不必要地模糊对本公开中所描述的实施例的讨论。另外，附图中的元件不一定按比例绘制。例如，附图中的一些元件的尺寸可以相对于其他元件
被夸大以帮助改善对本公开的实施例的理解。在不同附图中的相同的附图标记表示相同的元件，而类似的附图标记可以但不一定表示类似的元件。
9.图1a至图1f是根据本公开的半导体器件的各种实施例的截面图。
10.图2至图5是描绘根据本公开的实施例的形成半导体器件的各个阶段的截面图。
具体实施方式
11.下面描述本公开的各种示例性实施例。本文公开的实施例是示例性的并且不旨在穷举或限制本公开。
12.参考图1a，半导体器件的实施例包括衬底102、位于衬底102上方的有源区域110、以及与有源区域110接触的源电极114和漏电极116。如本文所使用的，术语“有源区域”可指提供用于电荷在源电极114与漏电极116之间的漂移的路径的区域。栅极112位于有源区域110上方并且横向地位于源电极114与漏电极116之间。第一场板118位于源电极114与栅极112之间，以及第二场板120位于漏电极116与栅极112之间。栅极112与第一场板118和第二场板120横向地并且基本上等距地间隔开。
13.衬底102可以包括任何半导体材料，诸如硅、锗、硅锗(sige)、碳化硅和基本上由诸如砷化镓(gaas)、氮化镓(gan)的iii-v族化合物半导体或诸如硒化锌(znse)的ii-vi族化合物半导体构成的那些。替代地，衬底102可以包括蓝宝石、尖晶石、氧化锌(zno)、氮化铝(aln)或能够支持iii族氮化物材料生长的任何其他材料。
14.衬底102可以是如附图中所示的体衬底。在替代实施例(未示出)中，衬底102可以是被构造成具有如上文所描述的材料的多个层的复合衬底。复合衬底的示例可包括(但不限于)陶瓷体上硅(silicon-on-ceramic)衬底、si/sige分层衬底、绝缘体上硅(soi)衬底、绝缘体上锗(goi)衬底或绝缘体上sige衬底。
15.栅极112可被电压偏置以在有源区域内感应出导电路径，以使能电荷在源电极114与漏电极116之间的漂移。在一些实施例中，栅极112可以包括金属材料，诸如但不限于钨、钴、镍、铜和铝。
16.有源区域110的电导(conductance)可以被施加到栅极112的电压的量来控制。有源区域110可具有依赖于所需类型的晶体管的各种结构配置。在代表性实施例中，有源区域110可以包括具有多个材料层的异质结构。替代地，在其他实施例(未示出)中，有源区域110可以被构造为单个掺杂层，以使能电荷的跨源电极114和漏电极116的漂移。
17.如图1a所示，有源区域110可以包括被设置在沟道层106上的势垒层108。沟道层106可以包括具有期望带隙的一个或多个子层。子层可以是被掺杂的或未被掺杂的。沟道层106可以包括iii-v族化合物，诸如但不限于gaas、砷化铟镓(ingaas)或gan。在一些实施例中，沟道层106可以包括与衬底102相同的材料。替代地，在其他实施例中，沟道层106可以包括与衬底102中的材料不同的材料。
18.势垒层108具有与沟道层106的带隙不同的带隙。势垒层108可以包括一个或多个子层并且可以是被掺杂的或未被掺杂的。势垒层108可以包括iii-v族化合物，诸如但不限于砷化铝镓(algaas)或氮化铝镓(algan))。
19.异质结可以形成在势垒层108与沟道层106之间的界面处，从而导致在沟道层106中的二维电子气(2deg)138的形成，这可能提供用于电荷在源电极114与漏电极116之间的
漂移的导电路径。例如，势垒层108和沟道层106可以是基本上未被掺杂的，以及2deg 138可以由势垒层108与沟道层106之间的极化失配感应出。在该示例中，势垒层108和沟道层106都可以是iii族氮化物，诸如但不限于gan和algan。在另一示例中，势垒层108可以比形成2deg层138的沟道层106更高度地被掺杂。
20.栅极112可以设置在沟道层106上方，以使得栅极112的下表面与沟道层106的上表面间隔开距离t，其中距离t可以在零到势垒层108的厚度之间。例如，栅极112可以设置在势垒层108上，其中距离t等于势垒层108的厚度。在另一示例中，势垒层108可以部分地凹陷并且栅极112的下部可以设置在势垒层108的凹陷部分内。在又一示例中，栅极112可以通过被限定在势垒层108中的开口而设置在沟道层106上，以使得距离t等于零。
21.源电极114和漏电极116可以在各种配置中接触有源区域110。如图1a所示，源电极114和漏电极116可以穿过势垒层108来接触沟道层106，以使得当栅极112被电压偏置时，电流可以在源电极114与漏电极116之间流动。在其他实施例(未示出)中，源电极114和漏电极116可以直接接触势垒层108，并且通过基于扩散的热工艺与沟道层106形成电连接。
22.过渡层104可以形成在沟道层106与衬底102之间。过渡层104可以用于调节(accommodate)沟道层106与衬底102之间的晶格失配，从而改善在调节衬底102的弯曲、翘曲、破损或裂纹的情况下的器件的“开启”状态和“关断”状态电特性。过渡层104可以是具有多个子层的超晶格结构，或者替代地，可以被构造为单层。在一些实施例中，过渡层104可以包括aln、algan、或gan。
23.电介质层124、126可以设置在有源区域110上方。电介质层124、126可以是嵌入各种互连特征的金属间电介质(imd)层或“金属化层级”。电介质层124、126可包括氮化硅、二氧化硅、原硅酸四乙酯(teos)或具有sic
xoyhz
的化学组成的材料，其中x、y和z为化学计量比。
24.帽盖层122可以设置在势垒层108与电介质层124之间。帽盖层122可以减小从有源区域110到栅极112的反向电流泄漏，并且当器件处于“关断”状态时增加势垒层108中的电场强度。在一些实施例中，帽盖层122可以包括aln、algan、或gan。
25.再次参考图1a，第一场板118和第二场板120围绕栅极112对称地布置。具体地，栅极112可以与第一场板118和第二场板120等距地并且横向地间隔开距离d。距离d可以根据设计要求而变化。第一场板118和第二场板120可以形成在相同的电介质层(例如，电介质层126)中并且可以具有与栅极112的上表面基本上共面的上表面。第一场板118和第二场板120可以包括与栅极112相同的材料。替代地，第一场板118和第二场板120可以包括与源电极114和漏电极116相同的材料。在其他实施例中，第一场板118和第二场板120可包括其他金属材料，诸如但不限于金(au)、钛(ti)、镍-金(ni-au)或钛-铂-金(ti/pt/au)。
26.不希望的电容可能存在于栅极112与漏电极116之间(即，栅极至漏极电容)以及存在于栅极112与源电极114之间(即，栅极至源极电容)。第一场板118的在源电极114与栅极112之间的定位可减小栅极至源极电容，而第二场板120的在漏电极116与栅极112之间的定位可减小栅极至漏极电容。通过相应的第一场板118和第二场板120而导致的栅极至源极电容和栅极至漏极电容的减小以及栅极112与第一场板118和第二场板120等距的布置可以实现器件的更大线性度和有效功耗。例如，对于射频应用，第一场板118和第二场板120围绕栅极112的对称布置可以有利地减少不期望的谐波生成和互调失真以及减小的“关断”状态电
容。当器件处于“关断”状态时，减小的“关断”状态电容可以提供改善的信号阻挡能力。
27.在一些实施例中，该器件可以被配置为双向开关。对于高功率应用，双向开关可能需要高击穿电压以维持至晶体管的源电极/漏电极的高电压。有利地，第一场板118和第二场板120围绕栅极112的对称布置可以减小位于栅极112与源电极114之间的区域以及位于栅极112与漏电极116之间的区域中的表面电场。因此，该器件可以在源极114和漏极116之间实现更高的击穿电压，而不经历大的栅极至源极电容和栅极至漏极电容，并且因此使能器件处理大功率负载。
28.此外，在减小的栅极至源极电容和栅极至漏极电容的情况下，器件可以实现在“开启”与“关断”状态之间的较短的切换时间。较短的切换时间能够导致在器件的切换期间较低的功率损耗，并且能够进一步增加切换频率。
29.虽然所示的实施例被对称地配置以使得其能够实现双向切换，但是应当理解，单向切换也可以应用于本公开。
30.第一场板118可以与源电极114横向地间隔开，以及第二场板120可以与漏电极116横向地间隔开。如代表性实施例中所示，第一场板118和第二场板120两者可以导电地隔离(即，未被电压偏置并且被配置为浮动)。替代地，在其他实施例(未示出)中，第一场板118和第二场板120可以单独地被电压偏置。电压可以是恒定电压或可变电压。具体地，第一场板118和第二场板120可以被配置为被相同的电压偏置，或者替代地，第一场板118和第二场板120可以被不同的电压配置。
31.在一些实施例中，第一场板118可电耦合到源电极114以及第二场板120可电耦合到漏电极116。电阻器可用于将第一场板118与源电极114耦合以及将第二场板120与漏电极116耦合。
32.参考图1b，其中相同的参考标号表示图1a中的相同特征，半导体器件的另一实施例被示出。图1b中所示的实施例类似于图1a中所示的实施例，除了在图1b中，栅极112设置在帽盖层122上。在该实施例中，帽盖层122可以被配置作为用于栅极112的电绝缘体以调制有源区域110的电导。此外，帽盖层122还可以减小从有源区域110到栅极112的反向电流泄漏，并且当器件处于“关断”状态时增加势垒层108中的电场强度。
33.参考图1c，其中相同的参考标号表示图1a中的相同特征，半导体器件的另一实施例被示出。栅极112可以具有场板延伸部113a、113b，场板延伸部113a、113b从栅极112朝向源电极114和漏电极116电极横向地延伸。场板延伸部113a、113b可以具有与第一场板118和第二场板120的上表面基本上共面的上表面。场板延伸部113a、113b可以与栅极112一体地形成，并且可以被称为“t形”栅极。包括场板延伸部113a、113b可以增大器件的击穿电压。
34.如图所示，场板延伸部113a、113b围绕栅极112对称地构造。具体地，场板延伸部113a、113b可具有距栅极112的横向侧相同的延伸长度。栅极112及其场板延伸部113a、113b与源电极114和漏电极116等距地定位。例如，场板延伸部113a、113b可分别与源电极114和漏电极116横向地间隔开距离d。
35.参考图1d，其中相同的参考标号表示图1a中的相同特征，半导体器件的另一实施例被示出。附加场板可以形成在第一场板118和第二场板120上方。例如，第三场板130和第四场板132可以形成在电介质层128内。电介质层128可以是在电介质层126上方竖直沉积的附加金属间电介质(imd)层或“金属化层级”。第三场板130和第四场板132可以围绕栅极112
对称地(即，与栅极112等距地)定位。将附加场板定位在第一场板118和第二场板120上方可以提供进一步减小栅极112与源电极114之间以及栅极112与漏电极116之间的电容和在栅极112与源电极114之间以及在栅极112与漏电极116之间的区域中的表面电场的优点，这可以导致线性度的进一步增加和更有效的功耗。
36.参考图1e，其中相同的参考标号表示图1a中的相同特征，半导体器件的另一实施例被示出。图1e中的实施例可以包括第一组场板134和第二组场板136。第一组场板134可以定位在源电极114与栅极112之间，而第二组场板136可以定位在漏电极116与栅极112之间。第一组场板134和第二组场板136可以围绕栅极112对称地布置。例如，栅极112可以与第一组场板134和第二组场板136等距地并且横向地间隔开距离d。
37.第一组场板134和第二组场板136可包括多个场板。第一组134中的场板118a、118b和第二组136中的场板120a、120b可具有与栅极112的上表面基本上共面的上表面。具体地，第一组134中的场板的数量可以与第二组136中的场板的数量相同。第一组134中的每个场板118a、118b和第二组136中的每个场板120a、120b可以彼此间隔开间距s。具体地，第一组134中的每个场板之间的间距可以与第二组136中的每个场板之间的间距相同。
38.多个场板围绕栅极112的对称布置可进一步减小栅极112与源电极114之间以及栅极112与漏电极116之间的电容和在栅极112与源电极114之间以及在栅极112与漏电极116之间的区域中的表面电场，这可导致线性度的进一步增加和更有效的功耗。
39.虽然未示出，但应理解，本公开的范围还涵盖图1e中的实施例的变型，其具有如图1b中所描述的“t形”栅极。
40.图1f示出了半导体器件的另一实施例。图1f中所示的实施例类似于图1a中所示的实施例，除了在图1f中，栅极112可以被配置为位于栅极电介质层142之上。如图1f所示，栅极112和栅极电介质层142可以设置在沟道层106上方，以使得栅极电介质层142与沟道层106的上表面间隔开距离t，其中距离t可以在零至势垒层108的厚度之间。例如，栅极电介质层142可设置在沟道层106的上表面上，以使得距离t为零。在另一示例中，栅极电介质层142可设置在势垒层108的上表面上，以使得距离t等于势垒层108的厚度。
41.还如图1f所示，栅极电介质层142可以在电介质层124之上延伸。第一场板118和第二场板120可以设置在栅极电介质层142上。
42.栅极电介质层142可包括二氧化硅(sio2)、高k电介质材料、氮氧化硅、其他合适的材料或其组合。高k电介质材料可具有大于5，优选地在20至30之间的电介质常数(即，k值)。高k电介质材料的示例可包括(但不限于)金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氮氧化物、金属铝酸盐、氧化铪(hfo2)、氧化锆(zro2)、氧化镧(la2o3)、氧化铝(al2o3)、氧化钛(tio2)、氧化锶钛(srtio3)、氧化铝镧(laalo3)、氧化钇(y2o3)、硅酸锆、铝酸锆或其组合。
43.图2至图5示出了可以用于创建如在本公开的实施例中提供的半导体器件的一组步骤。
44.如本文中所使用，“沉积技术”指的是在材料(或衬底)之上施加材料的工艺。用于沉积的示例性技术包括但不限于旋涂、溅射、化学气相沉积(cvd)、物理气相沉积(pvd)、分子束沉积(mbd)、脉冲激光沉积(pld)、液态源雾化化学沉积(lsmcd)、或原子层沉积(ald)。
45.另外，“图案化技术”包括在形成所描述的图案、结构或开口时所需要的沉积材料
或光致抗蚀剂、图案化、曝光、显影、蚀刻、清洁和/或去除材料或光致抗蚀剂。用于图案化的技术的示例包括但不限于湿蚀刻光刻工艺、干蚀刻光刻工艺或直接图案化工艺。这样的技术可以使用掩模组和掩模层。
46.参考图2，示出了用于在制造本公开的半导体器件中使用的器件结构。有源区域110设置在衬底102上方。帽盖层122可以设置在有源区域110上。有源区域110可以包括设置在沟道层106上的势垒层108。帽盖层122可以设置在势垒层108上。可以使用如本文所述的沉积技术在帽盖层122上沉积第一电介质层124。可以使用如本文所描述的图案化技术来图案化第一电介质层124和帽盖层122以限定开口148。具体地，可以停止用来形成开口148的蚀刻工艺，以使得开口148的下表面与沟道层106的上表面间隔开距离t，其中距离t可以在零至势垒层108的厚度之间。在实施例中，开口148可以暴露势垒层108。在另一实施例(未示出)中，开口148可通过蚀刻穿过势垒层108来暴露沟道层106。
47.图3示出了在有源区域110上方形成金属层150。可以使用本文所述的沉积技术在第一电介质层124上沉积金属层150。沉积的金属层150还填充开口148。为了形成图1e所示的实施例，在沉积金属层150之前，可在开口148中并且在第一电介质层124上沉积栅极电介质层。
48.图4示出了形成栅极112、第一场板118、以及第二场板120。例如，可使用本文所描述的图案化技术来图案化金属层150以形成栅极112、第一场板118和第二场板120。在一些实施例中，栅极112可以与有源区域110形成肖特基接触。在图案化金属层150之后，第一场板118和第二场板120可具有与栅极112的上表面基本上共面的上表面。金属层150的图案化还确保第一场板118和第二场板120与栅极112间隔距离d。如图1b所述，金属层150也可被图案化以形成“t形”栅极。另外，如图1d所述，金属层150的图案化还可以形成第一组场板和第二组场板。
49.有利地，通过使第一场板118和第二场板120的上表面与栅极112的上表面基本上共面，第一场板118和第二场板120的制造不需要额外的掩模(mask)(或掩模版(reticle))和/或额外的工艺，诸如材料的沉积和蚀刻，这降低了制造成本。例如，第一场板118和第二场板120可以使用与用于形成栅极112的相同掩模来形成。
50.参考图5，可使用本文所描述的沉积技术在第一电介质层124上沉积第二电介质层126。所沉积的电介质层126可以填充第一场板118与栅极112之间以及第二场板120与栅极112之间的距离d。之后，通过蚀刻穿过电介质层124、126、帽盖层122和势垒层108来形成源极/漏极开口152。随后通过用诸如但不限于钨、钴、镍、铜和铝的金属材料填充源极/漏极开口152来形成源电极和漏电极。在一些实施例中，源电极和漏电极可以与有源区域110形成欧姆接触。
51.本公开的半导体器件可以包括适用于微波或毫米波功率放大应用以及射频应用的晶体管。本公开的半导体器件还能够处理1-100千兆赫兹的量级的频率以及1.2-600伏特的量级的电压。这样的晶体管的示例可以包括但不限于高电子迁移率晶体管(hemt)(例如，氮化铝镓(algan)/氮化镓(gan)hemt)、赝(pseudomorphic)hemt(phemt)(例如，砷化镓(gaas)phemt)、变质(metamorphic)hemt(mhemt)(例如，gaas mhemt)、横向扩散金属氧化物半导体晶体管(ldmos)、金属氧化物半导体场效应晶体管(mosfet)、金属绝缘体半导体高电子迁移率晶体管(misheet)或金属外延半导体场效应晶体管(mesfet)。
52.在本公开中，应当理解，如果在本文中将方法描述为涉及一系列步骤，则如本文所呈现的这些步骤的顺序不一定是这样的步骤可以被执行的唯一顺序，并且所陈述的步骤中的某些步骤可以被省略和/或本文未描述的某些其他步骤可能被添加到该方法。此外，术语“包括”、“包含”、“具有”及其任何变型旨在涵盖非排他性的包括，以使得包括元件列表的过程、方法、物品或器件不一定限于那些元件，而是可以包括未被明确列出的或者对这样的过程、方法、物品或器件而言是固有的其他元素。本文中的短语“在实施例中”的出现不一定都指相同的实施例。
53.本公开的各种实施例的描述已为了示例的目的而给出，但并非旨在是穷举性的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语的被选择以旨在最好地解释实施例的原理、实际应用或对市场中发现的技术的技术改善，或者使本技术领域的其他普通技术人员能理解本文公开的实施例。此外，不意图受前述背景或后面的详细描述中呈现的任何理论的约束。
54.另外，本文所描述的各种任务和过程可被结合到具有本文未详细描述的附加功能的更全面的程序或过程中。特别地，集成电路的制造中的各种过程是公知的，因此为了简洁起见，在本文中仅简要地提及或者完全省略许多过程，而不提供公知的过程细节。
55.如本领域技术人员在完整阅读本技术后将容易明白的，所公开的半导体器件及其形成方法可以用于制造各种不同的集成电路产品，包括但不限于高功率电子器件、通信器件、高电子迁移率晶体管等。