半导体装置的制作方法

技术特征：
1.一种半导体装置，包含：半导体芯片，具有第1主面，所述第1主面包含工作区域及所述工作区域周围的周边区域；第1沟槽，形成于所述工作区域中；第1绝缘膜，形成于所述第1沟槽的内表面；第1电极，介隔所述第1绝缘膜而形成于所述第1沟槽内，且在隔着所述第1绝缘膜对向的所述半导体芯片的部分形成通道；第2沟槽，以大于所述第1沟槽的宽度形成于所述周边区域中，沿着第1方向及与所述第1方向交叉的第2方向延伸，且具有从所述第1方向朝向所述第2方向弯曲的转角部；第2绝缘膜，形成于所述第2沟槽的内表面；及第2电极，介隔所述第2绝缘膜而形成于所述第2沟槽内，且与所述第1电极电连接；所述第1绝缘膜具有第1薄壁部，所述第1薄壁部形成于所述第1沟槽的底部，且选择性地比所述第1绝缘膜的其它部分薄，所述第2绝缘膜具有第2薄壁部，所述第2薄壁部形成于所述第2沟槽的所述转角部的底部，比所述第2绝缘膜的其它部分薄，且比所述第1薄壁部厚。2.根据权利要求1所述的半导体装置，其中所述第1绝缘膜具有第1薄壁凹部，所述第1薄壁凹部在所述第1沟槽的底部处选择性地向靠近所述第1沟槽的内表面的方向凹陷，所述第1薄壁部夹在所述第1薄壁凹部与所述第1沟槽的内表面之间。3.根据权利要求1或2所述的半导体装置，其中所述第2绝缘膜具有第2薄壁凹部，所述第2薄壁凹部在所述第2沟槽的所述转角部的底部处选择性地向靠近所述第2沟槽的内表面的方向凹陷，所述第2薄壁部夹在所述第2薄壁凹部与所述第2沟槽的内表面之间。4.根据权利要求1至3中任一项所述的半导体装置，其包含：连接沟槽，跨及所述工作区域与所述周边区域之间而形成，且连接所述第1沟槽与所述第2沟槽；及连接电极，形成于所述连接沟槽内，且连接所述第1电极与所述第2电极。5.根据权利要求4所述的半导体装置，其包含：层间绝缘膜，形成于所述半导体芯片上，且覆盖所述第1沟槽及所述第2沟槽；表面电极，形成于所述层间绝缘膜上；及接触部，形成于所述层间绝缘膜内，且连接所述表面电极与所述第2电极。6.根据权利要求5所述的半导体装置，其中所述连接沟槽包含：第1连接沟槽，在第1连接部位处与所述第2沟槽连接；及第2连接沟槽，在与所述第1连接部位分离的第2连接部位处与所述第2沟槽连接；所述接触部在所述第1连接部位与所述第2连接部位之间的所述第2沟槽的部分处与所述第2电极连接。7.根据权利要求5或6所述的半导体装置，其中所述第2电极包含嵌入至所述第2沟槽内的嵌入电极，所述半导体装置包含接触孔，所述接触孔贯通所述层间绝缘膜，且在所述第2沟槽的深度方向上到达所述第2电极的中间部，所述接触部包含嵌入至所述接触孔内的接触插塞。8.根据权利要求7所述的半导体装置，其还包含阻障膜，所述阻障膜形成于所述接触插
塞与所述接触孔的内表面之间，防止所述接触插塞与所述层间绝缘膜及所述第2电极的接触。9.根据权利要求5至8中任一项所述的半导体装置，其中所述表面电极包含：焊垫电极部，覆盖所述工作区域，且可与所述通道电连接；及指状电极部，以包围所述焊垫电极部的方式形成，且经由所述接触部而与所述第2电极电连接。10.根据权利要求1至9中任一项所述的半导体装置，其还包含：第3沟槽，与所述第2沟槽分离而形成于比所述周边区域的所述第2沟槽更靠外侧，具有大于所述第1沟槽的宽度且小于所述第2沟槽的宽度；第3绝缘膜，形成于所述第3沟槽的内表面；及第3电极，介隔所述第3绝缘膜而形成于所述第3沟槽内，且电浮动。11.根据权利要求1至10中任一项所述的半导体装置，其中所述第1沟槽具有0.17μm以上0.22μm以下的第1宽度，所述第2沟槽具有0.5μm以上1.0μm以下的第2宽度。12.根据权利要求1至11中任一项所述的半导体装置，其中所述第2沟槽具有大于所述第1沟槽的深度。13.根据权利要求1至12中任一项所述的半导体装置，其中所述第2沟槽包含具有彼此不同的宽度的多个沟槽。14.根据权利要求1至13中任一项所述的半导体装置，其中所述第2薄壁部所相接的所述第2沟槽的内表面的部分具有与所述第1薄壁部所相接的所述第1沟槽的内表面的部分不同的面方位。15.根据权利要求1至14中任一项所述的半导体装置，其包含从所述半导体芯片的所述第1主面向所述第1沟槽的深度方向依序形成的第1导电型源极区域、第2导电型主体区域及第1导电型漂移区域，所述第1电极包含在所述主体区域中形成所述通道的栅极电极。16.根据权利要求1至15中任一项所述的半导体装置，其中所述半导体芯片包含硅芯片。

技术总结
本发明的半导体装置包含：第1沟槽，形成于半导体芯片的工作区域中；第1电极，介隔形成于所述第1沟槽内表面的第1绝缘膜而形成于所述第1沟槽内；第2沟槽，以大于所述第1沟槽的宽度形成于半导体芯片的周边区域内，沿着第1方向及与所述第1方向交叉的第2方向延伸，且具有从所述第1方向朝向所述第2方向弯曲的转角部；第2绝缘膜，形成于所述第2沟槽的内表面；及第2电极，介隔所述第2绝缘膜而形成于所述第2沟槽内，且与所述第1电极电连接；所述第1绝缘膜具有第1薄壁部，所述第1薄壁部形成于所述第1沟槽的底部，且选择性地比所述第1绝缘膜的其它部分薄，所述第2绝缘膜具有第2薄壁部，所述第2薄壁部形成于所述第2沟槽的所述转角部的底部，比所述第2绝缘膜的其它部分薄，且比所述第1薄壁部厚。1薄壁部厚。1薄壁部厚。


技术研发人员：油谷匡胤 白石雄起
受保护的技术使用者：罗姆股份有限公司
技术研发日：2021.06.03
技术公布日：2022/2/18