半导体装置及其制造方法与流程

1.本发明涉及一种半导体装置及其制造方法，尤其涉及一种动态随机存取存储(dram)装置及其制造方法。


背景技术：

2.随着动态随机存取存储(dram)单元的特征尺寸渐趋小型化，相邻字线之间的间隔缩短。因此，相邻字线与上覆电容器接触窗之间的有源区之间的接触面积变得更小，从而导致写入恢复时间(write recovery time，twr)失效。已使用数种解决方式来解决这样的问题，但没有哪个方式在使用上不引起非预期的副作用。例如，这些解决方式的其中之一包括减少相邻字线之间的隔离宽度，却可能导致相邻动态随机存取存储单元之间的干扰。如另一例子，减少字线的宽度/直径以获得有源区的额外接触面积，但字线的导电性可能受到损害。


技术实现要素：

3.本发明提供一个半导体装置，包括：半导体衬底具有彼此分离且沿第一方向延伸的有源区。字线形成于半导体衬底中，其中有源区分别地与一个或多个字线相交，字线分别地具有宽部以及沿第二方向连续地延伸于宽部上的窄部，且宽部位于字线与有源区相交处。位线形成于半导体衬底之上且沿与第一方向以及第二方向相交的第三方向延伸。
4.本发明提供一种半导体装置的制造方法。方法包括：提供具有有源区与沟槽隔离结构的半导体衬底，其中有源区沿第一方向延伸，且沟槽隔离结构延伸于所述有源区之间。形成初始栅极沟槽于半导体衬底的顶表面处，其中初始栅极沟槽沿与所述第一方向相交的第二方向延伸穿过有源区与沟槽隔离结构。形成绝缘衬层于初始栅极沟槽的侧壁上。使用绝缘衬层作为掩模通过蚀刻制程将初始栅极沟槽更向下延伸于半导体衬底中以形成栅极沟槽。执行第一氧化制程以氧化有源区内的栅极沟槽的部分的暴露表面以形成牺牲层。移除绝缘衬层与牺牲层。于栅极沟槽中填充导电材料以形成字线。
5.如上所述，有源区内的字线的部分分别地具有宽底部与窄顶部。另一方面，在有源区之间延伸的沟槽隔离结构内的字线的其他部分仅具有窄部。因此，字线的顶端具有窄尺寸，因此有源区的顶区较少被字线与从字线顶端延伸到衬底的顶表面的上覆绝缘材料占据。因此，可增加在有源区与在其上形成的电容器接触窗之间的接触面积。另外，通过使用这样架构来增加有源区的接触面积可防止损害有源区与有源区之间延伸的相邻字线的隔离。此外，由于字线具有宽底部，所以仍可保证字线具有低电阻率。
附图说明
6.图1a是依照本发明一些实施例示出的半导体装置的平面示意图；
7.图1b是图1a中所示沿a-a’切线的剖面示意图；
8.图1c是图1a中所示沿b-b’切线的剖面示意图；
9.图2是图1a中所示的半导体装置的制造流程图；
10.图3a至图3j是图2中所示沿第一方向截取的制造过程期间的各阶段的结构的剖面示意图；
11.图4a至图4j是图2中所示沿第二方向截取的制造过程期间的各阶段的结构的剖面示意图；
12.图5a与图5b是依照本发明替代实施例示出的半导体装置的剖面示意图。
13.附图标号说明
14.10、10a：半导体装置；
15.aa：有源区；
16.a-a’、b-b’：切线；
17.ag：气隙；
18.aw：有源字线；
19.bc：位线接触窗；
20.bl：位线；
21.br、br’：阻挡层；
22.cc：电容器接触窗；
23.cm：导电材料；
24.cm1：附加导电材料；
25.dt：深沟槽隔离；
26.d1：第一方向、方向；
27.d2：第二方向、方向；
28.d3：第三方向、方向；
29.gd：栅极介电层；
30.hm：硬掩模图案；
31.h1、h2：高度；
32.il：绝缘层；
33.is：绝缘材料；
34.ll：绝缘衬层；
35.np、np1、np2：窄部；
36.pw：无源字线；
37.sb：半导体衬底；
38.scc：间距；
39.sl：牺牲层；
40.st：浅沟槽隔离；
41.s1、s2：横向间隔；
42.s100、s102、s104、s106、s108、s110、s112、s114、s116、s118、s120：步骤；
43.t：晶体管；
44.ti：沟槽隔离结构；
45.tp：宽部；
46.tr1：初始栅极沟槽；
47.tr2：栅极沟槽；
48.wl：字线；
49.w1、w2、w3：宽度。
具体实施方式
50.图1a是依照本发明一些实施例示出的半导体装置10的平面示意图。图1b是图1a中所示沿a-a’切线的剖面示意图。图1c是图1a中所示沿b-b’切线的剖面示意图。应当注意的是，为了简洁起见，在图1b中与图1c中省略一些在图1a中示出的构件。
51.请参照图1a，半导体装置10包括字线wl、位线bl以及晶体管t。字线wl沿方向d1延伸，而位线bl沿与方向d1相交的方向d2延伸。每个晶体管t电性连接于字线wl之一与位线bl之一，且更电接触于储存电容器(未示出)。每个储存电容器(未示出)与其连接的晶体管t共同地形成存储单元。每个晶体管t的栅极端点是对应字线wl的一部分。另外，每个晶体管t的源极端点与漏极端点之一通过位线接触窗bc电性连接于对应位线bl，且每个晶体管t的另一个源极端点与漏极端点通过电容器接触窗cc电性连接于储存电容器(未示出)。在一些实施例中，每个晶体管t的源极端点与漏极端点是有源区aa中的浅部，在半导体衬底sb中形成掺杂区(如图1b中与图1c中所示)。有源区aa沿与方向d1以及方向d2相交的方向d3延伸。每个有源区aa由两个晶体管t所共享，且与两个字线wl与一个位线bl相交。在对应字线wl之间的每个有源区aa的一部分可用于共享源极端点或共享漏极端点的功能，且通过它们之间的位线接触窗bc电性连接于位线bl之一。另一方面，在位于对应位线接触窗bc的相对侧的每个有源区aa的部分通过它们之间的电容器接触窗cc电性连接于两个储存电容器(未示出)。在一些实施例中，形成位线接触窗bc为具有圆形的顶视形状，且形成电容器接触窗cc为具有矩形的顶视形状。另外，每个位线接触窗bc所具有的占用区域可大于每个电容器接触窗cc的占用区域。每个字线wl具有窄部np与复数个宽部tp。宽部tp彼此相间隔。窄部np沿方向d1连续地延伸，且宽部tp被连续地延伸的窄部np所覆盖。宽部tp设置于字线wl与相应有源区aa相交的位置。在一个字线wl的宽部tp与相邻一个字线wl的窄部np之间的横向间隔s1短于在一个字线wl的窄部np与相邻一个字线wl的窄部np之间的横向间隔s2。每个宽部tp沿对应有源区aa的延伸方向(即方向d3)可从对应字线wl的中心轴向外延伸。每个宽部tp的一些侧面(例如，每个宽部tp的长侧面)可与对应有源区aa的轮廓实质上共面。此外，在有源区aa之间延伸的每个字线wl的窄部np的区段具有两个不同的长度，且这些区段具有沿方向d1交替排列的两个不同的长度。
52.请参照图1a与图1b，字线wl埋入于半导体衬底sb中，且可通过绝缘材料is与半导体衬底sb的顶表面间隔开。与宽部tp重叠的每个字线wl的窄部np的区段所具有的高度h1远小于与宽部tp不重叠的窄部np的区段的高度h2。换句话说，窄部np的较短区段(在图1b中也标示为窄部np1)位于宽部tp上，而窄部np的较高区段(在图1b中也标示为窄部np2)在宽部tp之间延伸(如图1a中所示)。窄部np的较高区段(即窄部np2)以及上面的绝缘材料is在形成于半导体衬底sb中的沟槽隔离结构ti中延伸。如图1a中所示，沟槽隔离结构ti延伸于有源区aa之间。另一方面，宽部tp、窄部np的较短区段(即窄部np1)以及上面的绝缘材料is于有源区aa内延伸。由于形成于有源区aa内且成为晶体管t的一部分，每个宽部tp与窄部np的
较短区段(即窄部np1)可被认为是有源字线aw。另一方面，由于形成在沟槽隔离结构ti内，每个窄部np的较高区段(即窄部np2)可被认为是无源字线pw。有源字线aw通过栅极介电层gd与有源区aa接触。栅极介电层gd更覆盖位于有源字线aw上的绝缘材料is的侧壁。在用于形成半导体装置10的制造过程，气隙ag可形成在有源字线aw中，且将参照图3i做进一步描述。另外，有源字线aw的顶表面与无源字线pw实质上彼此共平面，而有源字线aw的底端可高于无源字线pw的底端。
53.如图1b中所示，每个位线接触窗bc形成于两个有源字线aw之间与之上延伸的对应有源区aa的顶部上，且更延伸到对应有源区aa的顶部与位于这些有源字线aw上的绝缘材料is中。另外，每个电容器接触窗cc形成于一个有源字线aw与一个无源字线pw之间与之上延伸的对应有源区aa的顶部上，且更延伸到对应有源区aa的顶部与无源字线pw位于其中的沟槽隔离结构ti的顶部中。位线接触窗bc与电容器接触窗cc通过在半导体衬底sb之上形成的一个或多个绝缘层il以彼此横向隔离。通过位于有源字线aw的顶部上的绝缘材料is与无源字线pw设置其中的沟槽隔离结构ti的相邻部分之间的间距scc来确定对应电容器接触窗cc所在的有源区aa的顶部的占用面积。绝缘材料is具有实质上等于或略大于有源字线aw的顶部的宽度(即沿方向d3的字线wl的窄部np的宽度)的宽度w1，而不是有源字线aw的底部的宽度(即沿方向d3的字线wl的宽部tp的宽度)。因此，与形成只包括宽部tp的有源字线aw相比，根据本发明的实施例位于有源字线aw的窄部np上的绝缘材料is通过更大的间距(即间距scc)可与沟槽隔离结构ti的相邻部分横向分隔开。因此，对应电容器接触窗cc所位于的有源区aa的顶部可具有较大的占用面积，且可以增加有源区aa的顶部与对应电容器接触窗cc之间的接触面积。可以减少有源区aa与对应电容器接触窗cc之间的接触电阻。此外，与通过减小沟槽隔离结构ti的占用面积来增加有源区aa的顶部与对应电容器接触窗cc之间的接触面积相比，根据本发明的实施例形成具有顶窄部np与底宽部tp的有源字线aw可增加有源区aa的顶部与对应电容器接触窗cc之间的接触面积，而不会损害无源字线pw(位于沟槽隔离结构ti内)与相邻有源区aa之间的隔离。此外，与通过形成只具有窄部np(类似于无源字线pw)的有源字线aw来增加有源区aa的顶部与对应电容器接触窗cc之间的接触面积相比，根据本发明的实施例形成具有顶窄部np与底宽部tp的有源字线aw可增加有源区aa的顶部与对应电容器接触窗cc之间的接触面积，同时保证有源字线aw的低电阻率。
54.请参照图1a与图1c，有源字线aw与无源字线pw沿字线的延伸方向(即方向d1)交替排列。分别在紧密地相邻有源字线aw之间的一些无源字线pw所具有的宽度w2远小于在松散地相邻有源字线aw之间的另一些无源字线pw的宽度w3。类似地，分别在紧密地相邻有源字线aw之间的沟槽隔离结构ti的部分所具有的宽度远小于在松散地相邻有源字线aw之间的沟槽隔离结构ti的另一部分的宽度。在一些实施例中，具有较小宽度的沟槽隔离结构ti的那些部分所具有的深度可小于具有较大宽度的沟槽隔离结构ti的那些部分的深度。另外，具有较大宽度的沟槽隔离结构ti的那些部分包括深沟槽隔离dt与形成在深沟槽隔离dt中的浅沟槽隔离st。浅沟槽隔离st的底表面与侧壁被深沟槽隔离dt所覆盖，且深沟槽隔离dt与浅沟槽隔离st是由不同绝缘材料所制成，例如是氧化硅与氮化硅。
55.图2是图1a中所示的半导体装置的制造流程图。图3a至图3j是图2中所示沿a-a’切线截取的制造过程期间的各阶段的结构的剖面示意图。图4a至图4j是图2中所示沿b-b’切线截取的制造过程期间的各阶段的结构的剖面示意图。
56.请参照图2、图3a与图4a，执行步骤s100，初始栅极沟槽tr1形成于半导体衬底sb的顶表面处。半导体衬底sb设置有源区aa与围绕每个有源区aa的沟槽隔离结构ti。如图4a所示，每个初始栅极沟槽tr1沿方向d1穿过有源区aa与沟槽隔离结构ti。另外，每个初始栅极沟槽tr1的深度沿其延伸方向(即方向d1)实质上不变。如图3a所示，每个初始栅极沟槽tr1的一些部分形成于分别包括深沟槽隔离dt与浅沟槽隔离st的沟槽隔离结构ti的那些部分中。在形成初始栅极沟槽tr1期间，移除每个浅沟槽隔离st的顶部以及对应深沟槽隔离dt的周围部分。另一方面，每个初始栅极沟槽tr1的其他部分形成于有源区aa中，且从有源区aa的顶表面延伸于有源区aa中。在执行用于形成初始栅极沟槽tr1的蚀刻制程之前，在半导体衬底sb上形成用于定义初始栅极沟槽tr1的具有开口的硬掩模图案hm。
57.请参照图2、图3b与图4b，执行步骤s102，绝缘衬层ll共形地形成于当前结构上。绝缘衬层ll总体上覆盖当前结构。硬掩模图案hm的顶表面与侧壁以及初始栅极沟槽tr1被绝缘衬层ll所覆盖。绝缘衬层ll的材料可包括氧化硅、氮化硅、氮氧化硅、其类似者或其组合。
58.请参照图2、图3c与图4c，执行步骤s104，移除覆盖初始栅极沟槽tr1的底表面的绝缘衬层ll的部分。在一些实施例中，覆盖硬掩模图案hm的顶表面的绝缘衬层ll的部分随着覆盖初始栅极沟槽tr1的底表面的绝缘衬层ll的部分一起被移除。另一方面，覆盖初始栅极沟槽tr1的侧壁的绝缘衬层ll的部分与硬掩模图案hm被保留。用以移除绝缘衬层ll的这些部分的方法包括各向异性蚀刻制程。
59.请参照图2、图3d与图4d，执行步骤s106，初始栅极沟槽tr1更向下延伸于半导体衬底sb中，以形成栅极沟槽tr2。用以形成栅极沟槽tr2的方法包括通过使用绝缘衬层ll的剩余部分以及硬掩模图案hm作为遮蔽掩模来蚀刻位于初始栅极沟槽tr1之下的结构。沟槽绝缘结构ti内的一些栅极沟槽tr2所具有的深度可大于有源区aa中的其他栅极沟槽tr2的深度，且这可能是由于沟槽隔离结构ti的材料与半导体衬底sb的材料之间的蚀刻选择性所导致。换句话说，在形成栅极沟槽tr2期间，沟槽隔离结构ti的蚀刻速率可大于有源区aa的蚀刻速率。如图3d所示，覆盖栅极沟槽tr2的顶侧壁的绝缘衬层ll的剩余部分以及栅极沟槽tr2的底表面与底侧壁被暴露。如图4d所示，有源区aa内的每个栅极沟槽tr2的底表面的部分高于沟槽隔离结构ti中的每个栅极沟槽tr2的底表面的部分。即，每个栅极沟槽tr2具有不平坦的底表面。
60.请参照图2、图3e与图4e，执行步骤s108，执行第一氧化制程。在氧化制程期间，栅极沟槽tr2中的半导体衬底sb的暴露部分被氧化以形成牺牲层sl，而沟槽隔离结构ti的暴露部分与栅极沟槽tr2中的绝缘衬层ll以及硬掩模图案hm的顶表面可以不被氧化。以此方式，在有源区aa内形成从栅极沟槽tr2的部分的底侧壁延伸到半导体衬底sb中的牺牲层sl。牺牲层sl的厚度大于绝缘衬层ll的厚度，因此在移除牺牲层sl与绝缘衬层ll之后，有源区aa内的栅极沟槽tr2的这些部分的底部可宽于栅极沟槽tr2的这些部分的顶部。在一些实施例中，氧化制程可以是等离子体(plasma)氧化制程，且等离子体氧化制程的制程温度可在450℃至700℃的范围。
61.请参照图2、图3f与图4f，执行步骤s110，移除牺牲层sl与绝缘衬层ll的剩余部分。在移除绝缘衬层ll之后，沟槽隔离结构ti内的栅极沟槽tr2的部分分别地具有底部与较底部稍宽的顶部。另一方面，移除绝缘衬层ll与牺牲层sl之后，有源区aa内的栅极沟槽tr2的部分具有顶部与宽于顶部的底部。在一些实施例中，通过各向异性蚀刻制程来移除牺牲层
sl与绝缘衬层ll的剩余部分。在这样各向异性蚀刻制程期间，由于沟槽隔离结构ti的材料相对于牺牲层sl与绝缘衬层ll的材料的蚀刻选择性，沟槽隔离结构ti的先前暴露部分可以不被移除。
62.请参照图2、图3g与图4g，执行步骤s112，在有源区aa内的栅极沟槽tr2的部分中形成栅极介电层gd。在一些实施例中，在有源区aa内暴露于栅极沟槽tr2中的半导体衬底sb的部分被氧化，且氧化半导体衬底sb的暴露部分的浅区以形成栅极介电层gd。另一方面，由于材料的不同，沟槽隔离结构ti的暴露部分以及硬掩模图案hm可以不被氧化，且可以保持不变。例如，氧化制程可包括原位蒸气产生(in situ steam generation，issg)制程。
63.请参照图2、图3h与图4h，执行步骤s114，阻挡层br共形地形成于当前结构上，阻挡层br整体地覆盖当前结构，栅极介电层gd的暴露表面、沟槽隔离结构ti以及硬掩模图案hm被阻挡层br所覆盖。阻挡层br由导电材料(例如，氮化钛)所制成。
64.请参照图2、图3i与图4i，执行步骤s116，在当前结构上形成导电材料cm。导电材料cm填充栅极沟槽tr2，且更延伸到阻挡层br的最顶表面上。在一些实施例中，在形成导电材料cm期间，气隙ag可形成于有源区aa内的栅极沟槽tr2的部分中。在这些实施例中，气隙ag可位于栅极沟槽tr2的下部(即较宽部)中。在替代实施例中，可以形成没有气隙的导电材料cm。导电材料cm的材料可以包括例如是钨。
65.请参照图2、图3j与图4j，执行步骤s118，移除阻挡层br的顶部与导电材料cm的顶部。在移除阻挡层br的顶部与导电材料cm的顶部之后，硬掩模图案hm的顶表面与侧壁、沟槽隔离结构ti的顶侧壁以及栅极介电层gd的顶侧壁被暴露，且阻挡层br的剩余部分与导电材料cm共同形成字线wl。字线wl的顶表面可以实质上彼此共平面，并在有源区aa内的栅极沟槽tr2的下部(即较宽部)以上，且低于半导体衬底sb的顶表面。如参考图1a与图1b所描述，在有源区aa内形成的字线wl的部分被视为有源字线aw，而在沟槽隔离结构ti中形成的字线wl的部分被视为无源字线pw。在一些实施例中，移除阻挡层br的顶部以及导电材料cm的方法包括回蚀制程。
66.请参照图2、图1b与图1c，执行步骤s120，形成绝缘材料is、位线接触窗bc以及电容器接触窗cc。绝缘材料is填充栅极沟槽tr，且字线wl被绝缘材料is所覆盖。位线接触窗bc从半导体衬底sb之上分别地延伸到相邻有源字线aw之间与上方的一个有源区aa的一部分中。在一些实施例中，每个位线接触窗bc通过栅极介电层gd的部分横向地延伸到相邻绝缘材料is的部分。另一方面，电容器接触窗cc从半导体衬底sb之上分别地延伸于有源字线aw与无源字线pw之间与上方的一个有源区aa的一部分中。绝缘材料is可以包括例如是氮化硅，而位线接触窗bc与电容器接触窗cc的材料可以包括例如是多晶硅。
67.在一些实施例中，移除硬掩模图案hm，且在半导体衬底sb上形成至少一个绝缘层il以隔离位线接触窗bc与电容器接触窗cc。之后，可以在当前结构上更形成位线bl(如图1a中所示)以及储存电容器(未示出)。至此，根据本发明的一些实施例的半导体装置10已形成。
68.图5a是根据本发明的替代实施例的半导体装置10a的剖面示意图(沿a-a’切线)。图5b是半导体装置10a的剖面示意图(沿b-b’切线)。图5a与图5b中所示的半导体装置10a类似于参照图1b与图1c所描述的半导体装置10。以下将描述两者之间的差异，相同或相似的部分则不再赘述。
69.请参照图5a与图5b，每个字线wl是双重功函数(dual work function)字线，每个字线wl还包括在窄部np上连续地延伸的附加导电材料cm1。附加导电材料cm1所具有的功函数不同于形成字线wl的剩余部分的材料的功函数(例如，参考图3h、图3i、图4h与图4i所描述的导电材料cm与阻挡层br)。例如，附加导电材料cm1的功函数可低于导电材料cm的功函数与阻挡层br的功函数，且附加导电材料cm1可以由n型掺杂的多晶硅(例如，磷掺杂的多晶硅)所制成，而导电材料cm可以由钨制成。为了形成更具有附加导电材料cm1的字线wl，参考图3j与图4j所描述的在步骤s118期间移除更多的导电材料cm与阻挡层br，且通过沉积制程在导电材料cm与阻挡层br的剩余部分上随后形成附加导电材料cm1。在沉积附加导电材料cm1之后，可以执行或不执行回蚀制程。在一些实施例中，在形成附加导电材料cm1之前，在阻挡层br与导电材料cm的顶表面上形成额外的阻挡层br’，阻挡层br’位于附加导电材料cm1与下面的导电材料cm以及阻挡层br之间。另外，阻挡层br与阻挡层br’可由相同或不同材料制成，且可以通过不同方法形成。例如，阻挡层br可由氮化钛制成且通过化学气相沉积(cvd)制程形成，而阻挡层br’可由氮化钛、钛或其组合制成且通过物理气相沉积(pvd)制程形成。
70.如上所述，在有源区内的字线的部分分别地具有宽底部与窄顶部。另一方面，在有源区之间延伸的沟槽隔离结构内的字线的其他部分仅具有窄部。因此，字线的顶端具有窄尺寸，因此有源区的顶区较少被字线与从字线的顶端延伸到衬底的顶表面的覆盖绝缘材料所占据。据此，可以增加有源区与其上形成的电容器接触窗之间的接触面积。另外，通过使用这种配置来增加有源区的接触面积可防止损害有源区与在有源区之间延伸的相邻字线的隔离。此外，由于字线具有宽底部，仍可保证字线具有低电阻率。
71.虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视后附的权利要求所界定的为准。