基于多个芯片的上电方法及相关产品与流程

1.本技术涉及超算设备领域，具体涉及一种基于多个芯片的上电方法及相关产品。


背景技术：

2.通常情况下，超算设备中会设置多个芯片，在超算设备需要进行工作的时候，需要对所有芯片进行上电。
3.现有技术中，电源与各个芯片进行连接；可以控制电源同时为芯片进行上电。
4.但是现有技术中，在为芯片进行同时上电的时候，会产生输出功率，输出功率的波动会传导给电源，进而会对电源造成较大的脉冲波动，会影响到电源的稳定性，从而影响到超算设备的稳定性。


技术实现要素：

5.基于此，有必要针对上述技术问题，提供一种基于多个芯片的上电方法及相关产品。
6.第一方面，本技术提供了一种基于多个芯片的上电方法，所述方法应用于主控器，所述方法包括：
7.依次向与线性稳压器连接的未启动的芯片发送启动信号，其中，所述启动信号用于指示启动芯片；每一所述线性稳压器与n个芯片连接，n为大于等于1的正整数；线性稳压器的个数为至少两个，每一所述线性稳压器分别与用于给所述芯片供电的电源连接；
8.在监测到各芯片均启动时，停止发送所述启动信号。
9.在一些实施例中，所述依次向与线性稳压器连接的未启动的芯片发送启动信号，包括：
10.向与每一所述线性稳压器连接的m个未启动的芯片同时发送启动信号；其中，m为大于等于1、且小于n的正整数。
11.在一些实施例中，依次向与线性稳压器连接的未启动的芯片发送启动信号，包括：
12.依据线性稳压器的预设次序，依次向与所述每一线性稳压器连接的一个未启动的芯片发送启动信号。
13.在一些实施例中，所述线性稳压器的个数为两个；依据线性稳压器的预设次序，依次向与所述每一线性稳压器连接的一个未启动的芯片发送启动信号，包括：
14.向与一个线性稳压器连接的一个未启动的芯片发送启动信号；
15.向与另一个线性稳压器连接的一个未启动的芯片发送启动信号；其中，与一个线性稳压器连接的一个未启动的芯片、与另一个线性稳压器连接的一个未启动的芯片两者之间对称设置或者间隔设置。
16.在一些实施例中，所述方法，还包括：
17.获取并存储线性稳压器与芯片之间的配对关系参数，所述配对关系参数用于指示线性稳压器与芯片之间的连接关系。
18.在一些实施例中，所述方法，还包括：
19.每隔预设时间，获取所述电源的电源信息，并根据所述电源信息，更新与启动信号对应的芯片标识。
20.在一些实施例中，所述方法，还包括：
21.每隔预设时间，获取所述电源的电源信息，并根据所述电源信息，更新上电时间间隔，其中，所述上电时间间隔用于指示依次发送所述启动信号的时间间隔；
22.依次向与线性稳压器连接的未启动的芯片发送启动信号，包括：根据所述上电时间间隔，依次向与线性稳压器连接的未启动的芯片发送启动信号。
23.在一些实施例中，所述方法，还包括：
24.获取各芯片所在的超算设备的工作状态，并根据所述工作状态确定上电启动时间，其中，所述上电启动时间用于指示依次向与线性稳压器连接的未启动的芯片发送启动信号的执行时间。
25.第二方面，本技术实施例提供了一种基于多个芯片的上电装置，所述装置应用于主控器，所述装置包括：
26.发送模块，用于依次向与线性稳压器连接的未启动的芯片发送启动信号，其中，所述启动信号用于指示启动芯片；每一所述线性稳压器与n个芯片连接，n为大于等于1的正整数；线性稳压器的个数为至少两个，每一所述线性稳压器分别与用于给所述芯片供电的电源连接；
27.监测模块，用于在监测到各芯片均启动时，停止发送所述启动信号。
28.在一些实施例中，所述发送模块具体用于：
29.向与每一所述线性稳压器连接的m个未启动的芯片同时发送启动信号；其中，m为大于等于1、且小于n的正整数。
30.在一些实施例中，所述发送模块具体用于：
31.依据线性稳压器的预设次序，依次向与所述每一线性稳压器连接的一个未启动的芯片发送启动信号。
32.在一些实施例中，所述线性稳压器的个数为两个；所述发送模块在依据线性稳压器的预设次序，依次向与所述每一线性稳压器连接的一个未启动的芯片发送启动信号时，具体用于：
33.向与一个线性稳压器连接的一个未启动的芯片发送启动信号；
34.向与另一个线性稳压器连接的一个未启动的芯片发送启动信号；其中，与一个线性稳压器连接的一个未启动的芯片、与另一个线性稳压器连接的一个未启动的芯片两者之间对称设置或者间隔设置。
35.在一些实施例中，所述装置，还包括：
36.第一获取单元，用于获取并存储线性稳压器与芯片之间的配对关系参数，所述配对关系参数用于指示线性稳压器与芯片之间的连接关系。
37.在一些实施例中，所述装置，还包括：
38.第二获取单元，用于每隔预设时间，获取所述电源的电源信息，并根据所述电源信息，更新与启动信号对应的芯片标识。
39.在一些实施例中，所述装置，还包括：
40.第三获取单元，用于每隔预设时间，获取所述电源的电源信息，并根据所述电源信息，更新上电时间间隔，其中，所述上电时间间隔用于指示依次发送所述启动信号的时间间隔；
41.所述发送模块在依次向与线性稳压器连接的未启动的芯片发送启动信号时，具体用于：根据所述上电时间间隔，依次向与线性稳压器连接的未启动的芯片发送启动信号。
42.在一些实施例中，所述装置，还包括：
43.第四获取单元，用于获取各芯片所在的超算设备的工作状态，并根据所述工作状态确定上电启动时间，其中，所述上电启动时间用于指示依次向与线性稳压器连接的未启动的芯片发送启动信号的执行时间。
44.本技术的第三方面是提供一种计算机，包含第二方面任一实现方式提供的装置。
45.本技术的第四方面是提供一种超算设备，包括：主控器、至少两个线性稳压器；
46.其中，每一所述线性稳压器与n个芯片连接，n为大于等于1的正整数；每一所述线性稳压器分别与用于给所述芯片供电的电源连接；
47.所述主控器存储有可被所述主控器执行的指令，所述指令被所述主控器执行时，使所述主控器执行第一方面任一实现方式提供的方法。
48.本技术的第五方面是提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为执行第一方面任一实现方式提供的方法。
49.本技术的第六方面是提供一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行第一方面任一实现方式提供的方法。
50.以上，本技术实施例的方案中，电源与至少两个线性稳压器分别连接，每一线性稳压器与n个芯片连接；主控器依次向未启动的芯片发送启动信号，进而各芯片依次与对应的线性稳压器连通；从而，线性稳压根据电源的供电对芯片进行依次上电，即，各芯片依次完成上电。由于各芯片依次完成上电，即，芯片进行阶梯式的上电，从而芯片的每次启动，会使得与芯片连接的线性稳压器的负载较小；进而，线性稳压器的输出功率的波动减小，该输出功率的波动传导至电源的时候，使得电源的脉冲波动较小，从而降低了对电源的压力，保证了电源的稳定性；进一步的保证了超算设备的稳定性。
附图说明
51.图1为本技术实施例提供的应用场景示意图；
52.图2为本技术实施例提供的一种基于多个芯片的上电方法的示意图；
53.图3为本技术实施例提供的芯片的电路示意图一；
54.图4为本技术实施例提供的芯片的电路示意图二；
55.图5为本技术实施例提供的另一种基于多个芯片的上电方法的示意图；
56.图6为本技术实施例提供芯片的布局示意图一；
57.图7为本技术实施例提供芯片的布局示意图二；
58.图8为本技术实施例提供的又一种基于多个芯片的上电方法的示意图；
59.图9为本技术实施例提供的一种基于多个芯片的上电装置的示意图；
60.图10为本技术实施例提供的另一种基于多个芯片的上电装置的示意图；
61.图11为本技术实施例提供的一种超算设备的结构示意图。
具体实施方式
62.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
63.应当理解，本技术的权利要求、说明书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。本技术的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
64.还应当理解，在此本技术说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本技术。如在本技术说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本技术说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
65.如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
[0066]
下面以具体地实施例对本技术的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
[0067]
图1为本技术实施例提供的应用场景示意图，如图1所示，在超算设备中会设置多个芯片，在超算设备需要进行工作的时候，需要对所有芯片进行上电。
[0068]
一个示例中，电源与多个芯片进行连接；从供电安全的角度，可以按照最大功耗加上瞬时电流脉冲，为芯片进行同时上电，进而使得芯片开始进行工作。
[0069]
但是，同时为芯片进行上电的方式，会产生输出功率，输出功率的波动会传导给电源；该输出功率是瞬时功率，瞬时功率会对电源造成较大的脉冲波动，会影响到电源的稳定性，从而影响到超算设备的稳定性。
[0070]
为了解决上述现有技术中存在的问题，本技术提供了一种基于多个芯片的上电方法及相关产品，以在对芯片进行上电时减少对电源的脉冲波动，保证电源的稳定性，进而保证超算设备的稳定性。
[0071]
在一些实施例中，图2为本技术实施例提供的一种基于多个芯片的上电方法的示意图，如图2所示，该方法，包括：
[0072]
101、依次向与线性稳压器连接的未启动的芯片发送启动信号，其中，启动信号用于指示启动芯片；每一线性稳压器与n个芯片连接，n为大于等于1的正整数；线性稳压器的个数为至少两个，每一线性稳压器分别与用于给芯片供电的电源连接。
[0073]
一个示例中，步骤101具体包括：向与每一线性稳压器连接的m个未启动的芯片同时发送启动信号；其中，m为大于等于1、且小于n的正整数。
[0074]
示例性地，本实施例的执行主体可以是主控器，此时主控器是一个硬件单元、硬件器件。或者，本实施例的执行主体可以是基于多个芯片的上电装置，此时基于多个芯片的上电装置是一个独立的硬件单元或者硬件器件，基于多个芯片的上电装置也可以是设置在主控器中的逻辑单元。
[0075]
本实施例中以执行主体为主控器进行介绍。
[0076]
图3为本技术实施例提供的芯片的电路示意图一，如图3所示，电源与至少两个线性稳压器连接，每一个线性稳压器与n个芯片连接；其中，电源用于向芯片供电；线性稳压器，例如是，低压差线性稳压器(low dropout regulator，简称ldo)；电源是被隔离设置的。
[0077]
如图3所示，若主控器控制各芯片同时启动，则各芯片同时与各自对应的线性稳压器连通，进而电源通过线性稳压器为各芯片同时上电；此时，线性稳压器的瞬间供电压力增大，线性稳压器的会产生输出功率的波动；线性稳压器的输出功率的波动会传导到电源，进而对电源造成很大的脉冲波动，会影响到电源和超算设备的稳定性。
[0078]
举例来说，图4为本技术实施例提供的芯片的电路示意图二，如图4所示，电源与两个线性稳压器分别连接，提供了16个芯片；每一个线性稳压器与8个芯片连接；其中，电源为48伏特(v)的电源，线性稳压器为12v的ldo；若主控器控制16个芯片同时启动，则芯片0至芯片7与一个12v的ldo的连通，芯片8至芯片15与另一个12v的ldo的连通；进而，两个ldo通过48v的电源供电，每一ldo为8个芯片上电。从而，16个芯片同时上电，此时，两个ldo的瞬间供电压力增大，ldo的会产生输出功率的波动；ldo的输出功率的波动会传导到48v的电源，进而对48v的电源造成很大的脉冲波动，会影响到电源和超算设备的稳定性。
[0079]
在本实施例中，主控器依次的向未启动的芯片发送启动信号，启动信号用于指示启动芯片；未启动的芯片接收到启动信号之后，开始启动。从而，各个芯片依次进行启动，芯片依次的与各自对应的线性稳压器进行连通，进而，线性稳压根据电源的供电对芯片进行依次上电。
[0080]
一个示例中，提供了p个线性稳压器，p为大于等于2的正整数；每一个线性稳压器与n个芯片连接；可知，一共有p*n个芯片。主控器可以依据一个预设次序，依次向p*n个芯片中的每一芯片发送启动信号，进而p*n个芯片中的每一芯片，依次的与线性稳压器进行连通，进而依次进行上电。其中，上述预设次序，可以是芯片的优先级次序，或者线性稳压器的优先级次序。
[0081]
举例来说，如图4所示，提供了2个线性稳压器，每一个线性稳压器与8个芯片连接。一共有16个芯片，分别为芯片0、芯片1、芯片2、芯片3、芯片4、芯片5、芯片6、芯片7、芯片8、芯片9、芯片10、芯片11、芯片12、芯片13、芯片14、芯片15。主控器依次向上述16个芯片发送启动信号，使得芯片0至芯片7，依次与一个线性稳压器连通，然后芯片8至芯片15，依次与另一个线性稳压器连通。从而，芯片0至芯片7依次上电，然后芯片8至芯片15依次上电。
[0082]
一个示例中，提供了p个线性稳压器，p为大于等于2的正整数；每一个线性稳压器与n个芯片连接；可知，一共有p*n个芯片。每次发出启动信号时，主控器可以依据一个预设次序，向m个未启动的芯片发送启动信号；进而，每次启动m个未启动的芯片。进而p*n个芯片中的每m个芯片，依次的与线性稳压器进行连通，进而依次进行上电。其中，上述预设次序，可以是芯片的优先级次序，或者线性稳压器的优先级次序。
[0083]
举例来说，如图4所示，提供了2个线性稳压器，每一个线性稳压器与8个芯片连接。
一共有16个芯片。主控器向芯片0至芯片3发送启动信号，使得芯片0至芯片3同时与对应的线性稳压器连通；然后，主控器向芯片4至芯片7发送启动信号，使得芯片4至芯片7同时与对应的线性稳压器连通；接着，主控器向芯片8至芯片11发送启动信号，使得芯片8至芯片11同时与对应的线性稳压器连通；然后，主控器向芯片12至芯片15发送启动信号，使得芯片12至芯片15同时与对应的线性稳压器连通。从而，每4个芯片同时上电，并且16个芯片依次完成上电。
[0084]
再一个示例中，提供了p个线性稳压器，p为大于等于2的正整数；每一个线性稳压器与n个芯片连接；可知，一共有p*n个芯片。主控器向p个线性稳压器中每一个线性稳压器对应的m个未启动的芯片，同时的发送启动信号；进而，每次启动p*m个未启动的芯片；其中，m为大于等于1、且小于n的正整数。进而p*n个芯片中的每p*m个芯片，依次的与线性稳压器进行连通，进而依次进行上电。其中，上述预设次序，可以是芯片的优先级次序，或者线性稳压器的优先级次序。
[0085]
举例来说，如图4所示，提供了2个线性稳压器，每一个线性稳压器与8个芯片连接。一共有16个芯片。主控器向与一个线性稳压器对应的芯片0、以及与另一个线性稳压器对应的芯片8发送启动信号，使得芯片0和芯片8同时与各自对应的线性稳压器连通；然后，在间隔了一个上电时间间隔之后，主控器向与一个线性稳压器对应的芯片1、以及与另一个线性稳压器对应的芯片9发送启动信号，使得芯片1和芯片9同时与各自对应的线性稳压器连通；接着，在间隔了一个上电时间间隔之后，主控器向与一个线性稳压器对应的芯片2、以及与另一个线性稳压器对应的芯片10发送启动信号，使得芯片2和芯片10同时与各自对应的线性稳压器连通；以此类推，每次向两个芯片发送启动信号，并且这两个芯片分别与不同的线性稳压器连接。本示例中，针对于每一个线性稳压器来说，每次启动一个芯片，进而线性稳压器的负载较小；从而，每一个线性稳压器的输出功率的波动，对上一级的电源来讲减少了8倍(相较于同时启动一个线性稳压器对应的8个芯片)，进而降低了对电源的压力，减少对电源的瞬时功率的冲击，降低了电源负载。
[0086]
102、在监测到各芯片均启动时，停止发送启动信号。
[0087]
示例性地，主控器在控制芯片启动以完成芯片上电的过程中，需要实时的监测各个芯片的状态，该状态包括了芯片是否启动；主控器在确定所有芯片均启动时，就是可以停止向芯片发送启动信号。
[0088]
本实施例中，通过依次向与线性稳压器连接的未启动的芯片发送启动信号，其中，启动信号用于指示启动芯片；每一线性稳压器与n个芯片连接；线性稳压器的个数为至少两个，每一线性稳压器分别与用于给芯片供电的电源连接；在监测到各芯片均启动时，停止发送启动信号。电源与至少两个线性稳压器分别连接，每一线性稳压器与n个芯片连接；主控器依次向未启动的芯片发送启动信号，进而各芯片依次与对应的线性稳压器连通；从而，线性稳压根据电源的供电对芯片进行依次上电，即，各芯片依次完成上电。由于各芯片依次完成上电，即，芯片进行阶梯式的上电，从而芯片的每次启动，会使得与芯片连接的线性稳压器的负载较小；进而，线性稳压器的输出功率的波动减小，该输出功率的波动传导至电源的时候，使得电源的脉冲波动较小，从而降低了对电源的压力，保证了电源的稳定性；进一步的保证了超算设备的稳定性。
[0089]
在一些实施例中，图5为本技术实施例提供的另一种基于多个芯片的上电方法的
示意图，如图5所示，该方法，包括：
[0090]
201、依据线性稳压器的预设次序，依次向与每一线性稳压器连接的一个未启动的芯片发送启动信号，其中，启动信号用于指示启动芯片；每一线性稳压器与n个芯片连接，n为大于等于1的正整数；线性稳压器的个数为至少两个，每一线性稳压器分别与用于给芯片供电的电源连接。
[0091]
一个示例中，线性稳压器的个数为两个；步骤202具体包括：向与一个线性稳压器连接的一个未启动的芯片发送启动信号；向与另一个线性稳压器连接的一个未启动的芯片发送启动信号；其中，与一个线性稳压器连接的一个未启动的芯片、与另一个线性稳压器连接的一个未启动的芯片两者之间对称设置或者间隔设置。
[0092]
示例性地，本实施例的执行主体可以是主控器，此时主控器是一个硬件单元、硬件器件。或者，本实施例的执行主体可以是基于多个芯片的上电装置，此时基于多个芯片的上电装置是一个独立的硬件单元或者硬件器件，基于多个芯片的上电装置也可以是设置在主控器中的逻辑单元。
[0093]
本实施例中以执行主体为主控器进行介绍。
[0094]
参见图2中的介绍，电源与至少两个线性稳压器连接，每一个线性稳压器与n个芯片连接；其中，电源用于向芯片供电；线性稳压器，例如是ldo。预先设置了线性稳压器的一个预设次序，主控器在启动芯片的时候，依据该预设次序，依次的向与每一线性稳压器连接的一个未启动的芯片发送启动信号。然后，未启动的芯片接收到启动信号之后，开始启动。
[0095]
即，分批次的启动芯片，并且，在每一次发出启动信号的时候，可以向各线性稳压器各自连接的一个未启动的芯片，依次的发出启动信号。
[0096]
一个示例中，提供了p个线性稳压器，p为大于等于2的正整数；每一个线性稳压器与n个芯片连接；可知，一共有p*n个芯片。主控器分批次的启动芯片，并且，在每一次发出启动信号的时候，主控器可以依据一个预设次序(线性稳压器的预设次序)，向p个线性稳压器中每一个线性稳压器中的m个未启动的芯片，依次发送启动信号。进而，每次启动p*m个未启动的芯片；并且，每次启动的p*m个未启动的芯片也并不是同时启动的，也是依次启动的；其中，m为大于等于1、且小于n的正整数。进而p*n个芯片中的每p*m个芯片，依次的与线性稳压器进行连通，进而依次进行上电；同时，每p*m个芯片中各芯片也是依次启动的。其中，上述预设次序，可以是线性稳压器的优先级次序。
[0097]
进一步地，在本步骤中，可以提供两个线性稳压器，两个线性稳压器中的每一个线性稳压器与电源连接，每一个线性稳压器分别与n个芯片连接。主控器在启动芯片的时候，分批次的启动芯片。并且，主控器在每次向芯片发出启动信号的时候，先向与一个线性稳压器连接的一个未启动的芯片发送启动信号，然后再向与另一个线性稳压器连接的一个未启动的芯片发送启动信号，进而，相邻批次被启动的芯片之间间隔了一个上电时间间隔；并且，每一批次被启动的芯片中的各芯片，也是依次被启动的。
[0098]
上述上电方式中，由于每一批次被启动的芯片中的各芯片，也是依次被启动的，每一批次被启动的芯片中的各芯片对应了不同的线性稳压器；从而，相对于各线性稳压器来说，上电时序的相位是正交的(即，与各线性稳压器分别对应的芯片不是同时上电的，而是交替上电的)。由于相对于各线性稳压器来说，上电时序的相位是正交的(例如，两个电源线性稳压器的上电时序的相位是正交的)，进而使得各线性稳压器(例如，两个电源线性稳压
器)的上电次序产生相位偏移，各线性稳压器的不会产生叠加的脉冲压力，可以抹平电源的波动。
[0099]
举例来说，如图4所示，提供了2个线性稳压器，每一个线性稳压器与8个芯片连接。一共有16个芯片。主控器向与一个线性稳压器对应的芯片0、以及与另一个线性稳压器对应的芯片8，依次发送启动信号，使得芯片0和芯片8依次与各自对应的线性稳压器连通；然后，在间隔了一个上电时间间隔之后，主控器向与一个线性稳压器对应的芯片1、以及与另一个线性稳压器对应的芯片9，依次发送启动信号，使得芯片1和芯片9依次与各自对应的线性稳压器连通；接着，在间隔了一个上电时间间隔之后，主控器向与一个线性稳压器对应的芯片2、以及与另一个线性稳压器对应的芯片10，依次发送启动信号，使得芯片2和芯片10依次与各自对应的线性稳压器连通；以此类推，每次向两个芯片发送启动信号，并且这两个芯片分别与不同的线性稳压器连接，这两个芯片也是依次启动。本示例中，分批次的启动芯片，相邻批次被启动的芯片之间间隔了一个上电时间间隔；并且，每一批次被启动的芯片中的各芯片，也是依次被启动的。本示例中，针对于两个线性稳压器来说，每间隔一个上电时间间隔，主控器向两个线性稳压器中的每一个线性稳压器对应的一个芯片，发送启动信号，并且，这个过程中，两个线性稳压器中的每一个线性稳压器对应的一个芯片也是依次接收启动信号的；从而，可以调整两个线性稳压器的芯片的启动次序，两个电源线性稳压器的上电时序的相位是正交的，可以使得两个线性稳压器的不会产生叠加的脉冲压力(即，对两个线性稳压器的波动产生了平滑的作用)；这样，两个线性稳压器的输出功率的波动，对上一级的电源来讲减少了16倍(相较于同时启动16个芯片)，进而降低了对电源的压力，减少对电源的瞬时功率的冲击，降低了电源负载。
[0100]
进一步地，每一批次被启动的两个芯片在超算设备中是间隔设置的。例如，两个芯片之间间隔了q个芯片，q为大于等于1的正整数。
[0101]
或者，每一批次被启动的两个芯片在超算设备中是对称设置的。其中，上述“对称设置”，可以是两个芯片相对于一个对称点之间对称(每两个芯片的对称点，可以是不同的)，或者两个芯片相对于其他芯片是对称的。
[0102]
举例来说，图6为本技术实施例提供芯片的布局示意图一，如图6所示，提供了16个芯片，分别为芯片0、芯片1、芯片2、芯片3、芯片4、芯片5、芯片6、芯片7、芯片8、芯片9、芯片10、芯片11、芯片12、芯片13、芯片14、芯片15。主控器向与一个线性稳压器对应的芯片0、以及与另一个线性稳压器对应的芯片8，依次发送启动信号，使得芯片0和芯片8依次与各自对应的线性稳压器连通；然后，在间隔了一个上电时间间隔之后，主控器向与一个线性稳压器对应的芯片1、以及与另一个线性稳压器对应的芯片9，依次发送启动信号，使得芯片1和芯片9依次与各自对应的线性稳压器连通；以此类推。其中，芯片0与芯片8之间间隔了3个芯片，芯片1与芯片9之间间隔了3个芯片。在图6所示的示例中，两个芯片之间也是对称设置的，两个芯片之间相对于一个对称点是对称的，只是每两个芯片的对称点是不同的。
[0103]
再举例来说，图7为本技术实施例提供芯片的布局示意图二，如图7所示，提供了16个芯片，分别为芯片0、芯片1、芯片2、芯片3、芯片4、芯片5、芯片6、芯片7、芯片8、芯片9、芯片10、芯片11、芯片12、芯片13、芯片14、芯片15。主控器向与一个线性稳压器对应的芯片0、以及与另一个线性稳压器对应的芯片8，依次发送启动信号，使得芯片0和芯片8依次与各自对应的线性稳压器连通；然后，在间隔了一个上电时间间隔之后，主控器向与一个线性稳压器
对应的芯片1、以及与另一个线性稳压器对应的芯片9，依次发送启动信号，使得芯片1和芯片9依次与各自对应的线性稳压器连通；以此类推。其中，芯片0与芯片8之间相对于一个对称点是对称的，芯片1与芯片9之间相对于同一个对称点是对称的(如图7所示的连接线)，以此类推。
[0104]
上述芯片的布局方式中，由于每一批次被启动的两个芯片在超算设备中是间隔设置的、或者是对称设置的，进而于每一批次被启动的两个芯片之间的散热不会被相互影响，进而保证了芯片所在的印制电路板(printed circuit board，pcb)的散热效率和热平衡，进一步的保证了超算设备的散热效率和热平衡。
[0105]
202、在监测到各芯片均启动时，停止发送启动信号。
[0106]
示例性地，本步骤可以参见图2所示的步骤102，不再赘述。
[0107]
本实施例中，在上述实施例的基础上，主控器分批次的启动芯片，并且，在每一次发出启动信号的时候，可以向各线性稳压器各自连接的一个未启动的芯片，依次的发出启动信号。例如，主控器在每次向芯片发出启动信号的时候，先向与一个线性稳压器连接的一个未启动的芯片发送启动信号，然后再向与另一个线性稳压器连接的一个未启动的芯片发送启动信号，进而，相邻批次被启动的芯片之间间隔了一个上电时间间隔；并且，每一批次被启动的芯片中的各芯片，也是依次被启动的。从而，每一批次被启动的芯片中的各芯片，也是依次被启动的，每一批次被启动的芯片中的各芯片对应了不同的线性稳压器；相对于各线性稳压器来说，上电时序的相位是正交的(例如，两个电源线性稳压器的上电时序的相位是正交的)，进而使得各线性稳压器(例如，两个电源线性稳压器)的上电次序产生相位偏移，各线性稳压器的不会产生叠加的脉冲压力，可以抹平电源的波动。并且，由于每一批次被启动的两个芯片在超算设备中是间隔设置的、或者是对称设置的，进而于每一批次被启动的两个芯片之间的散热不会被相互影响，进而保证了芯片所在的pcb板的散热效率和热平衡，进一步的保证了超算设备的散热效率和热平衡。
[0108]
在一些实施例中，图8为本技术实施例提供的又一种基于多个芯片的上电方法的示意图，如图8所示，该方法，包括：
[0109]
301、获取并存储线性稳压器与芯片之间的配对关系参数，配对关系参数用于指示线性稳压器与芯片之间的连接关系。
[0110]
示例性地，本实施例的执行主体可以是主控器，此时主控器是一个硬件单元、硬件器件。或者，本实施例的执行主体可以是基于多个芯片的上电装置，此时基于多个芯片的上电装置是一个独立的硬件单元或者硬件器件，基于多个芯片的上电装置也可以是设置在主控器中的逻辑单元。
[0111]
本实施例中以执行主体为主控器进行介绍。
[0112]
在超算设备的运行过程中，会产生很多的参数；若对超算设备中的各参数，都进行实时获取、实时调整，需要耗费大量的时间，需要人工处理或者需要超算设备耗费较多资源进行处理。
[0113]
本实施例中，主控器将超算设备中的参数，分为三个类别的参数，分别为永久参数、半永久参数和临时参数。
[0114]
其中，永久参数，指的是，被配置之后不做修改的参数，这样的参数作为永久参数不做动态修改。永久参数，包括但不限于：芯片的启动核和备份核的状态参数、温度传感器
的校准参数、电源的启动时序、芯片的默认启动时钟参数。
[0115]
半永久参数，指的是，每间隔预设时间会被更新的参数。由于超算设备中的各器件会出现老化、退化的问题，进而造成器件的性能损失，从而需要对参数进行替换、更新。或者，由于超算设备中的各器件会出现老化、退化的问题，需要对器件进行更换，从而需要对参数进行替换、更新。半永久参数，包括但不限于：当前系统的最佳工作频率、当前系统的风扇控制步进、系统热重启后风扇默认初始转速。
[0116]
临时参数，指的是，在超算设备的系统启动时，实时动态生成的参数。由于一些器件的参数是临时设置的、或者一些器件对环境的依赖程度较大，从而这些器件的参数需要被实时的动态生成。例如，温度传感器是对环境因素有较大依赖的器件，温度传感器校准算法在超算设备的系统启动的时候，需要根据环境温度变量来采用不同的算法；可知，温度传感器的参数对启动时的环境温度有极大的相关性、极大的依赖，所以将温度传感器的参数，作为了临时参数(例如，将与算法相关的参数作为了临时参数)临时参数，包括但不限于：当前系统的目标温度、当前系统的算力功耗。
[0117]
主控器将分别作为永久参数、半永久参数以及临时参数的参数，存放到配置文件中。在超算设备的不同工作阶段，主控器获取不同类别的上述参数。并且，主控器根据实际的需求，获取半永久参数和临时参数的具体信息，进而更新半永久参数和临时参数。进而，在超算设备的不同工作阶段，对永久参数、半永久参数和临时参数进行生成、维护。
[0118]
一个示例中，在超算设备的系统启动时，主控器获取或者生产永久参数；永久参数被固化到超算设备中，永久参数不会再被更新。可选的，主控器根据配置文件，确定生成部分半永久参数和临时参数。然后，在超算设备的工作过程中，主控器根据配置文件，更新半永久参数和临时参数。
[0119]
结合本实施例的上电方法，在为芯片进行上电之前，主控器需要获知每一个线性稳压器与哪些芯片连接，即需要获知线性稳压器与芯片之间的配对关系参数；该配对关系参数是一种永久参数，配对关系参数由线性稳压器与芯片连接关系而决定的，即由硬件设计所决定的。然后，主控器存储配对关系参数，然后在为芯片上电的时候，依据该配对关系参数完成后续的上电过程。
[0120]
302、每隔预设时间，获取电源的电源信息，并根据电源信息，更新与启动信号对应的芯片标识。
[0121]
示例性地，由于在上述实施例中所涉及的哪些芯片每次去接收启动信号，这是由主控器或者电源性能所决定的。在超算设备每次为各芯片进行上电操作之前，接收启动信号的芯片的次序，是可以调整的，进而，主控器可以每间隔预设时间，依据电源信息与芯片标识之间的对应关系，去更新与启动信号对应的芯片标识。即，接收启动信号的芯片的次序，是一种半永久参数。
[0122]
其中，电源信息，包括但不限于：电源电压值、电源型号、电源电流值。
[0123]
举例来说，在进行一次上电的时候，主控器确定出接收启动信号的芯片的次序依次为芯片0、芯片8、芯片1、芯片9；进而，主控器向与一个线性稳压器对应的芯片0、以及与另一个线性稳压器对应的芯片8，依次发送启动信号，使得芯片0和芯片8依次与各自对应的线性稳压器连通；然后，在间隔了一个上电时间间隔之后，主控器向与一个线性稳压器对应的芯片1、以及与另一个线性稳压器对应的芯片9，依次发送启动信号，使得芯片1和芯片9依次
与各自对应的线性稳压器连通。在进行下一次上电的时候，主控器确定出接收启动信号的芯片的次序依次为芯片1、芯片9、芯片0、芯片8；进而，主控器向与一个线性稳压器对应的芯片1、以及与另一个线性稳压器对应的芯片9，依次发送启动信号，使得芯片1和芯片9依次与各自对应的线性稳压器连通；然后，在间隔了一个上电时间间隔之后，主控器向与一个线性稳压器对应的芯片0、以及与另一个线性稳压器对应的芯片8，依次发送启动信号，使得芯片0和芯片8依次与各自对应的线性稳压器连通。
[0124]
303、每隔预设时间，获取电源的电源信息，并根据电源信息，更新上电时间间隔，其中，上电时间间隔用于指示依次发送启动信号的时间间隔。
[0125]
示例性地，主控器发出相邻批次的发送启动信号的时间间隔，是一个半永久参数，即，上述实施例所涉及的“上电时间间隔”是一个半永久参数。“上电时间间隔”是由电源性能所决定的。
[0126]
在超算设备每次为各芯片进行上电操作之前，主控器可以每间隔预设时间，依据电源信息与上电时间间隔之间的对应关系，去更新上电时间间隔。其中，电源信息，包括但不限于：电源电压值、电源型号、电源电流值。
[0127]
举例来说，在进行一次上电的时候，主控器向与一个线性稳压器对应的芯片0、以及与另一个线性稳压器对应的芯片8，依次发送启动信号，使得芯片0和芯片8依次与各自对应的线性稳压器连通；然后，在间隔了一个上电时间间隔1秒之后，主控器向与一个线性稳压器对应的芯片1、以及与另一个线性稳压器对应的芯片9，依次发送启动信号，使得芯片1和芯片9依次与各自对应的线性稳压器连通。在进行下一次上电的时候，主控器向与一个线性稳压器对应的芯片0、以及与另一个线性稳压器对应的芯片8，依次发送启动信号，使得芯片0和芯片8依次与各自对应的线性稳压器连通；然后，在间隔了一个上电时间间隔2秒之后，主控器向与一个线性稳压器对应的芯片1、以及与另一个线性稳压器对应的芯片9，依次发送启动信号，使得芯片1和芯片9依次与各自对应的线性稳压器连通。
[0128]
304、获取各芯片所在的超算设备的工作状态，并根据工作状态确定上电启动时间，其中，上电启动时间用于指示依次向与线性稳压器连接的未启动的芯片发送启动信号的执行时间。
[0129]
示例性地，在执行步骤305之前，主控器要确定出何时开始第一次发出启动信号，即，主控器需要确定出上电启动时间。上电启动时间，是由超算设备的上电状态所决定的。上电启动时间，是一种临时参数。
[0130]
在超算设备每次为各芯片进行上电操作之前，主控器需要获取超算设备的工作状态，工作状态包括但不限于：超算设备的供电能力、超算设备的散热状态、超算设备的电压、超算设备的各器件的温度。主控器依据超算设备的工作状态与上电启动时间之间的对应关系，确定出与当前的工作状态对应的上电启动时间。
[0131]
其中，步骤301-304的执行次序不做限制。
[0132]
305、依次向与线性稳压器连接的未启动的芯片发送启动信号，其中，启动信号用于指示启动芯片；每一线性稳压器与n个芯片连接，n为大于等于1的正整数；线性稳压器的个数为至少两个，每一线性稳压器分别与用于给芯片供电的电源连接。
[0133]
示例性地，本步骤可以参见图2所示的步骤101或者图4所示的步骤201，不再赘述。
[0134]
306、在监测到各芯片均启动时，停止发送启动信号。
[0135]
示例性地，本步骤可以参见图2所示的步骤102，不再赘述。
[0136]
本实施例，在上述实施例的基础上，主控器将分别作为永久参数、半永久参数以及临时参数的参数，存放到配置文件中；在超算设备的不同工作阶段，主控器获取不同类别的上述参数。并且，主控器根据实际的需求，获取半永久参数和临时参数的具体信息，进而更新半永久参数和临时参数。从而在为芯片上电的过程中，可以只更新部分参数，减少了超算设备的参数调节时间，提升了超算设备的整体工作效率。
[0137]
在一些实施例中，图9为本技术实施例提供的一种基于多个芯片的上电装置的示意图，如图9所示，该装置应用于主控器，该装置包括：
[0138]
发送模块31，用于依次向与线性稳压器连接的未启动的芯片发送启动信号，其中，启动信号用于指示启动芯片；每一线性稳压器与n个芯片连接，n为大于等于1的正整数；线性稳压器的个数为至少两个，每一线性稳压器分别与用于给芯片供电的电源连接。
[0139]
监测模块32，用于在监测到各芯片均启动时，停止发送启动信号。
[0140]
本实施例的各单元和模块的原理和技术效果，参见上述方法实施例，不再赘述。
[0141]
在一些实施例中，图10为本技术实施例提供的另一种基于多个芯片的上电装置的示意图，在图9所示实施例的基础上，如图10所示，该装置应用于主控器，其中，发送模块31具体用于：
[0142]
向与每一线性稳压器连接的m个未启动的芯片同时发送启动信号；其中，m为大于等于1、且小于n的正整数。
[0143]
在一些可能的实施方式中，发送模块具31体用于：
[0144]
依据线性稳压器的预设次序，依次向与每一线性稳压器连接的一个未启动的芯片发送启动信号。
[0145]
在一些可能的实施方式中，线性稳压器的个数为两个；发送模块31在依据线性稳压器的预设次序，依次向与每一线性稳压器连接的一个未启动的芯片发送启动信号时，具体用于：
[0146]
向与一个线性稳压器连接的一个未启动的芯片发送启动信号；然后，向与另一个线性稳压器连接的一个未启动的芯片发送启动信号；其中，与一个线性稳压器连接的一个未启动的芯片、与另一个线性稳压器连接的一个未启动的芯片两者之间对称设置或者间隔设置。
[0147]
在一些可能的实施方式中，本实施例提供的装置，还包括：
[0148]
第一获取单元41，用于获取并存储线性稳压器与芯片之间的配对关系参数，配对关系参数用于指示线性稳压器与芯片之间的连接关系。
[0149]
在一些可能的实施方式中，本实施例提供的装置，还包括：
[0150]
第二获取单元42，用于每隔预设时间，获取电源的电源信息，并根据电源信息，更新与启动信号对应的芯片标识。
[0151]
在一些可能的实施方式中，本实施例提供的装置，还包括：
[0152]
第三获取单元43，用于每隔预设时间，获取电源的电源信息，并根据电源信息，更新上电时间间隔，其中，上电时间间隔用于指示依次发送启动信号的时间间隔，
[0153]
发送模块31在依次向与线性稳压器连接的未启动的芯片发送启动信号时，具体用于：根据上电时间间隔，依次向与线性稳压器连接的未启动的芯片发送启动信号。
[0154]
在一些可能的实施方式中，本实施例提供的装置，还包括：
[0155]
第四获取单元44，用于获取各芯片所在的超算设备的工作状态，并根据工作状态确定上电启动时间，其中，上电启动时间用于指示依次向与线性稳压器连接的未启动的芯片发送启动信号的执行时间。
[0156]
本实施例的各单元和模块的原理和技术效果，参见上述方法实施例，不再赘述。
[0157]
上述各单元可以是硬件电路包括数字电路，模拟电路等等。硬件电路的物理实现包括但不局限于物理器件，物理器件包括但不局限于晶体管，忆阻器等等。上述处理器中的单元和模块可以是任何适当的硬件处理器，比如cpu、gpu、fpga、dsp和asic等等。上述存储单元可以是任何适当的磁存储介质或者磁光存储介质，比如rram，dram，sram，edram，hbm，hmc等等。
[0158]
在一些实施例中，本技术实施例还提供了一种计算机(或手机等设备)，包含上述的基于多个芯片的上电装置。
[0159]
在一些可能的实施方式中，计算机中还可包括三个电路板或者多个电路板，多个电路板之间相互并联。当然，计算机中还可包括控制板，控制板上的主控器通常可向电路板上各芯片发送计算任务或者控制信号，电路板上的芯片可向控制板上的主控器发送计算结果等，对此不作赘述。
[0160]
本技术实施例还提供了一种计算机可读存储介质，存储有计算机可执行指令，计算机可执行指令设置为执行上述基于多个芯片的上电方法。
[0161]
本技术实施例还提供了一种计算机程序产品，计算机程序产品包括存储在计算机可读存储介质上的计算机程序，计算机程序包括程序指令，当程序指令被计算机执行时，使计算机执行上述基于多个芯片的上电方法。
[0162]
上述的计算机可读存储介质可以是暂态计算机可读存储介质，也可以是非暂态计算机可读存储介质。
[0163]
本技术实施例还提供了一种超算设备，图11为本技术实施例提供的一种超算设备的结构示意图，如图11所示，该超算设备包括：
[0164]
主控器100、至少两个线性稳压器101；
[0165]
其中，每一线性稳压器101与n个芯片102连接，n为大于等于1的正整数；每一线性稳压器101分别与用于给芯片102供电的电源103连接。
[0166]
还可以包括通信接口(communication interface)104和总线105。其中，主控器100、通信接口104可以通过总线103完成相互间的通信。通信接口104可以用于信息传输。主控器100可以调用主控器100中的逻辑指令，以执行上述实施例的基于多个芯片的上电方法。
[0167]
此外，上述的主控器100中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。
[0168]
例如，主控器100中还设置有存储器，存储器作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序，如本技术实施例中的方法对应的程序指令/模块。主控器100通过运行存储在存储器中的软件程序、指令以及模块，从而执行功能应用以及数据处理，即实现上述方法实施例中的基于多个芯片的上电方法。
[0169]
存储器可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少
一个功能所需的应用程序；存储数据区可存储根据终端设备的使用所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器。
[0170]
本技术实施例的技术方案可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括一个或多个指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术实施例方法的全部或部分步骤。而前述的存储介质可以是非暂态存储介质，包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等多种可以存储程序代码的介质，也可以是暂态存储介质。
[0171]
当用于本技术中时，虽然术语“第一”、“第二”等可能会在本技术中使用以描述各元件，但这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区别开。比如，在不改变描述的含义的情况下，第一元件可以叫做第二元件，并且同样第，第二元件可以叫做第一元件，只要所有出现的“第一元件”一致重命名并且所有出现的“第二元件”一致重命名即可。第一元件和第二元件都是元件，但可以不是相同的元件。
[0172]
本技术中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地，如在本技术中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本技术中时，术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。
[0173]
所描述的实施例中的各方面、实施方式、实现或特征能够单独使用或以任意组合的方式使用。所描述的实施例中的各方面可由软件、硬件或软硬件的结合实现。所描述的实施例也可以由存储有计算机可读代码的计算机可读介质体现，该计算机可读代码包括可由至少一个计算装置执行的指令。计算机可读介质可与任何能够存储数据的数据存储装置相关联，该数据可由计算机系统读取。用于举例的计算机可读介质可以包括只读存储器、随机存取存储器、cd-rom、hdd、dvd、磁带以及光数据存储装置等。计算机可读介质还可以分布于通过网络联接的计算机系统中，这样计算机可读代码就可以分布式存储并执行。
[0174]
上述技术描述可参照附图，这些附图形成了本技术的一部分，并且通过描述在附图中示出了依照所描述的实施例的实施方式。虽然这些实施例描述的足够详细以使本领域技术人员能够实现这些实施例，但这些实施例是非限制性的；这样就可以使用其它的实施例，并且在不脱离所描述的实施例的范围的情况下还可以做出变化。比如，流程图中所描述的操作顺序是非限制性的，因此在流程图中阐释并且根据流程图描述的两个或两个以上操作的顺序可以根据若干实施例进行改变。作为另一个例子，在若干实施例中，在流程图中阐释并且根据流程图描述的一个或一个以上操作是可选的，或是可删除的。另外，某些步骤或功能可以添加到所公开的实施例中，或两个以上的步骤顺序被置换。所有这些变化被认为包含在所公开的实施例以及权利要求中。
[0175]
另外，上述技术描述中使用术语以提供所描述的实施例的透彻理解。然而，并不需要过于详细的细节以实现所描述的实施例。因此，实施例的上述描述是为了阐释和描述而呈现的。上述描述中所呈现的实施例以及根据这些实施例所公开的例子是单独提供的，以
添加上下文并有助于理解所描述的实施例。上述说明书不用于做到无遗漏或将所描述的实施例限制到本技术的精确形式。根据上述教导，若干修改、选择适用以及变化是可行的。在某些情况下，没有详细描述为人所熟知的处理步骤以避免不必要地影响所描述的实施例。