制备埋阱装置的亚微米触点的制作方法

：
1.本公开内容一般地涉及半导体，并且具体地涉及制备半导体结构的方法，仍更具体地涉及为半导体结构的腔中的有源区域(active area)制备触点的方法。


背景技术：

2.在制造集成电路中，减小比如晶体管等的半电路特征的尺寸可以允许增加晶体管的密度。通过减小晶体管和其他半导体装置的尺寸，可以实现更小的芯片、提高的功率效率和其他改进。例如，与更大的晶体管相比，提高的功率效率可以导致能够以更少热量产生进行更多计算的更小晶体管。进一步地，利用更小的裸片(die)尺寸，可以降低制造成本并增加芯片密度。
3.半导体制造中用于不同尺寸特征的技术被称为“工艺节点”或“技术节点”。随着技术节点尺寸的减小，使用那些能够制备更小且更节能的更小晶体管的技术呈现了更小的特征尺寸。
4.随着芯片尺寸减小，制备具有更小特征的半导体装置面临着挑战。例如，随着特征尺寸减小，光刻工艺的难度增加。作为另一个实例，在更高的晶体管密度情况下，串扰和电容负载会随着操作频率的增加而增加。另一个问题涉及更高密度晶体管操作的散热。进一步地，随着特征尺寸减小，制造晶体管和其他半导体结构需要更严格的公差。
5.因此，期望的是有考虑到至少一些以上讨论问题以及其他可能问题的方法和设备。例如，期望的是有克服了制造具有较小特征的半导体的技术问题的方法和设备。


技术实现要素：

6.本公开内容的实施方式提供了一种制备半导体结构的方法。在位于衬底上的第二硅锗层上的硅层上蚀刻第一硅锗层以形成浅沟槽隔离腔，该浅沟槽隔离腔延伸穿过第一硅锗层和硅层进入第二硅锗层。电介质沉积在浅沟槽隔离腔中以形成隔离结构。在两个隔离结构之间的区域中，在位于第二硅锗层上的硅层上蚀刻第一硅锗层以形成腔。将掺杂剂注入(implant)到腔中以形成n阱。以将掺杂剂的横向离散(横向散开，lateral straggle)降低到期望水平的能级注入掺杂剂。沉积金属，使得腔中的金属接触n阱。
7.在本公开内容的另一个实施方式中，方法形成了半导体结构。在半导体中形成了两个隔离结构。在半导体中两个隔离结构之间，将腔蚀刻到半导体中。将掺杂剂注入到腔的底侧以在两个隔离结构之间的腔的下方的半导体中形成掺杂区。在腔中形成触点。触点位于掺杂区上并与掺杂区直接接触。
8.在本公开内容的又另一个实施方式中，半导体结构包括半导体。两个浅沟槽隔离结构位于半导体中。腔位于两个浅沟槽隔离结构之间。有源区域位于腔下方的半导体中。金属触点位于腔中。金属触点与有源区域直接接触。
9.这些特征和功能可以在本公开内容的各个实施方式中独立实现，或者可以在又其他实施方式中组合，其中可以参考以下描述和附图看到进一步的细节。
附图说明
10.在所附权利要求中阐述了被认为是说明性实施方式特性的新颖特征。然而，当结合附图阅读时，通过参考本公开内容的说明性实施方式的以下详细描述，将最好地理解说明性实施方式以及优选的使用模式、其进一步的目的和特征，其中：
11.图1是根据说明性实施方式的半导体的平面图的图示；
12.图2是根据说明性实施方式的半导体的横截面图的图示；
13.图3是根据说明书性环境的半导体结构上的硬掩模的俯视图的图示；
14.图4是根据说明性实施方式的具有浅沟槽隔离腔和硬掩模的半导体的横截面图的图示；
15.图5是根据说明性实施方式的具有隔离结构的半导体的俯视图的图示；
16.图6是根据说明性实施方式的具有隔离结构的半导体的横截面图的图示；
17.图7是根据说明性实施方式的具有双层硬掩模的半导体的俯视图的图示；
18.图8是根据说明性实施方式的具有双层硬掩模的半导体的横截面图的图示；
19.图9是根据说明性实施方式的在双层硬掩模上具有图案化光致抗蚀剂的半导体的俯视图的图示；
20.图10是根据说明性实施方式的具有图案化以暴露开口的有机光致抗蚀剂的半导体的横截面图的图示；
21.图11是根据说明性实施方式的具有在半导体中形成的腔的半导体的俯视图的图示；
22.图12是根据说明性实施方式的半导体腔的横截面图的图示；
23.图13是根据说明性实施方式的具有衬垫的半导体的俯视图的图示；
24.图14是根据说明性实施方式的具有腔的半导体的横截面图的图示；
25.图15是根据说明性实施方式的具有有源区域的半导体的俯视图的图示；
26.图16是根据说明性实施方式的具有有源区域的半导体的横截面图的图示；
27.图17是根据说明性实施方式的具有欧姆金属的半导体的俯视图的图示；
28.图18是根据说明性实施方式的具有有源区域的半导体的横截面图的图示；
29.图19是根据说明性实施方式的具有触点的半导体的俯视图的图示；
30.图20是根据说明性实施方式的具有有源区域的半导体的横截面图的图示；
31.图21是根据说明性实施方式用于制备半导体结构的工艺的流程图的图示；
32.图22是根据说明性实施方式用于制备半导体结构的工艺中的附加操作的流程图的图示；
33.图23是根据说明性实施方式用于制备半导体结构的工艺中的附加操作的流程图的图示；
34.图24是根据说明性实施方式用于制备半导体结构的工艺中的附加操作的流程图的图示；
35.图25是根据说明性实施方式在半导体结构中形成隔离结构的流程图的图示；
36.图26是根据说明性实施方式形成触点的流程图的图示；
37.图27是根据说明性实施方式用于制备半导体结构的工艺的流程图的图示；
38.图28是根据说明性实施方式用于制备埋沟层(buried channel layer)的触点的
工艺的流程图的图示；
39.图29是根据说明性实施方式的半导体结构的框图的图示；和
40.图30是根据说明性实施方式的产品管理系统的框图的图示。
具体实施方式
41.说明性实施方式认识并考虑到一种或多种不同的情况。例如，说明性实施方式认识并考虑到将n-阱晶体管的有源区域从几微米减小到亚微米级是有益的。说明性实施方式认识并考虑到特征尺寸的这种减小可以使接触位置更接近装置核心区域，从而导致更短的信号线和更小的电荷积聚区域。说明性实施方式认识并考虑到n-阱区域尺寸的减小可以减小装置的占用面积。
42.说明性实施方式认识并考虑到在减小比如n-阱的有源区域的尺寸时，触点和有源区域之间的接入电阻(access resistance)变得更加重要。进一步地，说明性实施方式认识并考虑到随着有源区域的尺寸变小，注入离散(implant straggle)也是一个更大的问题。例如，当有源区域的宽度变得更小时，对离散的容限降低。离散是注入离子在垂直于离子运动的方向上的高斯分布的标准偏差。
43.说明性实施方式认识并考虑到可以减少接入电阻和注入离散的一种方式涉及使用具有隔离结构的凹陷蚀刻，然后以减少掺杂剂横向离散到期望水平的能级将掺杂剂注入。
44.因此，说明性实施方式提供了一种用于为结构比如埋阱(buried well)制备触点的方法和装置。例如，说明性实例可以提供为硅和硅锗(si/sige)场效应装置中的埋阱制备亚微米触点的方法。说明性实例中的工艺允许改进触点与比如埋阱的凹陷有源区域的对准。在说明性实例中，触点是自对准的，其中使用单个光刻步骤进行凹陷有源区域的注入和触点的沉积。换句话说，用于为埋阱或其他掩埋有源区域蚀刻腔的相同的掩模和图案也用于形成触点。
45.本文公开了要求保护的结构和方法的具体实施方式；然而，应当理解，所公开的实施方式仅仅是可以以各种形式体现的所要求保护的结构和方法的说明。此外，结合各种实施方式给出的每个实例都旨在是说明性的，而不是限制性的。
46.进一步地，附图不一定按比例绘制，一些特征可能被放大以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅作为教导本领域技术人员以各种方式采用本公开的方法和结构的代表性基础。
47.出于以下描述的目的，术语“上(upper)”、“下(lower)”、“右(right)”、“左(left)”、“垂直(vertical)”、“水平(horizontal)”、“顶部(top)”、“底部(bottom)”及其派生词应涉及本公开内容的实施方式，因为它在附图中是定向的。术语“位于
……
上”是指第一元件，比如第一结构，存在于第二元件，比如第二结构上，其中中间元件，比如界面结构，例如界面层可以存在于第一元件和第二元件之间。
48.在本公开内容中，当元件，比如层、区或衬底，被称为在“在另一个元件上”或“在另一个元件上方”时，该元件可以直接在另一个元件上，或者也可以存在中间元件。相反，当一个元件被称为“直接在另一个元件上”、“直接在另一个元件上方”或者“在另一个元件上并与其直接接触”时，不存在中间元件，并且该元件与另一个元件接触。
49.以下描述的工艺、步骤和结构不形成用于制造集成电路的完整工艺流程。可以结合本领域当前使用的集成电路制备技术来实践本发明，并且仅包括对于理解本公开内容的不同实例所必需的那么多通常实践的工艺步骤。附图表示制备期间集成电路的一部分的横截面且未按比例绘制，而是绘制以说明本公开内容的不同说明性特征。
50.现在参考图1-20，根据说明性实施方式描绘了形成半导体结构的工艺中的横截面的图示。首先参考图1，根据说明性实施方式描绘了半导体的平面图的图示。在该说明性实施例中，可以处理半导体100以制备场效应晶体管或其他合适的装置。
51.转到图2，根据说明性实施方式描绘了半导体的横截面图的图示。在说明性实例中，可以在多于一张图中使用相同的附图标记。在不同图中重复使用附图标记表示不同图中的相同元件。
52.在该说明性实例中，半导体100显示为沿图1中的线2-2截取的横截面图。如所描绘的，半导体100是一组半导体层，并且在该实例中，由第一硅锗层200、硅层202和第二硅锗层204组成。
53.如本文所使用，“一组”，在用于项目时，表示一个或多个项目。例如，“一组半导体层”是一个或多个半导体层。
54.在该说明性实例中，第一硅锗层200与硅层202直接接触，而硅层202与第二硅锗层204直接接触。可以处理这些层以制备半导体结构，比如硅和硅锗(si/sige)场效应晶体管(fet)或者可以为装置的一部分的一些其他合适的装置或结构。在该图中，这些层位于衬底(未显示)上。
55.接着转到图3，根据说明性环境描绘了半导体结构上的硬掩模的俯视图的图示。如所描绘的，硬掩模300被图案化有用于蚀刻半导体100以形成沟隔离腔的开口，所述沟隔离腔包括浅沟槽隔离腔302和浅沟槽隔离腔304。
56.如所描绘的，与聚合物或其他有机软抗蚀剂材料相比，硬掩模300由无机材料组成。在该说明性实例中，硬掩模300可以在进行蚀刻操作(比如凹陷蚀刻或涉及等离子蚀刻的蚀刻)时提供对轮廓和侧壁的更好控制。在该说明性实例中，硬掩模300由sin
x
构成。在其他说明性实例中，硬掩模300可由比如金属氧化物、氧化硅或其他合适的材料等的其他无机材料组成。在该实例中，硬掩模300也可称为蚀刻掩模。
57.在图4中，根据说明性实施方式描绘了具有浅沟槽隔离腔和硬掩模的半导体的横截面图的图示。在该描绘的实例中，半导体100的视图在沿图3中的线4-4截取的横截面图中显示。如该视图中所描绘的，浅沟槽隔离腔302和浅沟槽隔离腔304延伸穿过第一硅锗层200和硅层202进入第二硅锗层204。
58.接着参考图5，根据说明性实施方式描绘了具有隔离结构的半导体的俯视图的图示。在该图中，比如氧化硅(sio2)的电介质已经沉积到浅沟槽隔离腔——浅沟槽隔离腔302和浅沟槽隔离腔304——中，以形成隔离结构。这些隔离结构包括隔离结构500和隔离结构502。这些隔离结构是通过将比如氧化硅的电介质沉积到浅沟槽隔离腔中而形成的。在该实例中，在形成隔离结构500和隔离结构502之后去除硬掩模300。
59.转到图6，根据说明性实施方式描绘了具有隔离结构的半导体的横截面图的图示。在该描绘的实例中，在沿图5中的线6-6截取的横截面图中显示了半导体100的视图。如由该横截面图可见的，隔离结构500和隔离结构502分别由电介质填充浅沟槽隔离腔302和浅沟
槽隔离腔304形成。
60.参考图7，根据说明性实施方式描绘了具有双层硬掩模的半导体的俯视图的图示。在该视图中，双层硬掩模700显示在半导体100上。
61.在图8中，根据说明性实施方式描绘了具有双层硬掩模的半导体的横截面图的图示。在该描绘的实例中，在沿图7中的8-8线截取的横截面图中显示了半导体100。
62.在该说明性实例中，双层硬掩模700由第一硬掩模层800和第二硬掩模层802组成。这些硬掩模层由不同类型的材料组成。换句话说，第一硬掩模层800由与第二硬掩模层802不同类型的材料组成。在该说明性实例中，第一硬掩模层800可以由比如氧化硅的电介质组成。第二硬掩模层802可以由另一种无机材料比如金属合金、氮化硅或除氧化硅之外的其他合适材料组成。
63.接着参考图9，根据说明性实施方式描绘了在双层硬掩模上具有图案化光致抗蚀剂的半导体的俯视图的图示。在该视图中，光致抗蚀剂900由有机材料组成并且被图案化有开口，比如开口902、开口904和开口906。在该说明性实例中，制造这些开口以在将要进行蚀刻工艺以形成腔的区域中暴露双层硬掩模700。
64.现在转到图10，根据说明性实施方式描绘了具有被图案化以暴露开口的有机光致抗蚀剂的半导体的横截面图的图示。在该描绘的实例中，在沿图9中的线10-10截取的横截面图中显示了半导体100，其中开口902、开口904和开口906存在于光致抗蚀剂900中。如所描绘的，光致抗蚀剂900中的这些开口被定位以蚀刻位于隔离结构500和隔离结构502之间和任一侧的腔。
65.转到图11，根据说明性实施方式描绘了具有在半导体中形成的腔的半导体的俯视图的图示。如该图中所描绘的，使用蚀刻工艺通过光致抗蚀剂900中的开口902、开口904和开口906在半导体100中形成腔，其包括腔1100、腔1102和腔1104。如该图中所示出的，光致抗蚀剂900已被去除，暴露双层硬掩模700。光致抗蚀剂900中的开口允许腔的蚀刻。在该实例中，在存在光致抗蚀剂900处不发生蚀刻。
66.在图12中，根据说明性实施方式描绘了半导体腔的横截面图的图示。在该描绘的实例中，在沿着图11中的线12-12截取的横截面图中显示了半导体100。
67.在该图中，腔1100、腔1102和腔1104延伸穿过第一硅锗层200但不穿过半导体100中的硅层202或第二硅锗层204。在该说明性实例中，腔是延伸到半导体100中的第一硅锗层200中的凹陷腔。腔1100、腔1102和腔1104可以各自具有约50nm至约200nm的宽度。这些腔中的每个可以具有约50nm至约200nm的深度。在该说明性实例中，可以从半导体100的表面测量腔的深度。
68.在说明性实例中，腔1100、腔1102和腔1104可以具有在硅层202上方约20nm的深度。当使用该值时，这些腔的深度可基于在硅层202上方第一硅锗层的厚度200。
69.现在参考图13中，根据说明性实施方式描绘了具有衬垫(liner)的半导体的俯视图的图示。在该说明性实例中，衬垫1300沉积在半导体100上。衬垫1300是原子层沉积(ald)衬垫。这种类型的衬垫可以使用薄膜沉积技术形成。这种类型的技术可以基于气相化学工艺的连续使用。
70.接着参考图14，根据说明性实施方式描绘了具有腔的半导体的横截面图的图示。在该描绘的实例中，在沿着图13中的线14-14截取的横截面图中显示了半导体100。
71.在该说明性实例中，衬垫1300由选自氧化硅(sio2)、氮化硅(sin
x
)、氧化铝(al2o3)或一些其他介电层中的至少一种的材料组成。在该说明性实例中，衬垫1300可以具有约30埃至约100埃的厚度。
72.如本文所使用，短语
“……
中的至少一种”，在与项目列举一起使用时，是指可以使用所列项目中的一种或多种的不同组合，并且可能仅需要列举中的每种项目中的一个。换句话说，
“……
中的至少一种”是指可以使用列举中的项目和项目数量的任意组合，但并非需要列举中的所有项目。项目可以是特定对象、事物或类别。
73.例如，但不限于，“项目a、项目b或项目c中的至少一种”可以包括项目a、项目a和项目b、或者项目b。该实例还可以包括项目a、项目b和项目c或项目b和项目c。当然，可以存在这些项目的任何组合。在一些说明性实例中，
“……
中的至少一种”可以是，例如，但不限于，项目a中的两个；项目b中的一个；以及项目c中的十个；项目b中的四个和项目c中的七个；或其他合适的组合。
74.现在转到图15，根据说明性实施方式描绘了具有有源区域的半导体的俯视图的图示。在该图中，在去除图13-14中的衬垫1300之前已经进行了注入工艺。在该说明性实例中，衬垫1300用作掩蔽层(screening layer)以减少对半导体100的损坏。如该实例中所描绘的，在注入掺杂剂以形成有源区域之后去除衬垫1300。在该实例中，半导体100中的有源区域采取n-阱1600、n-阱1602和n-阱1604的形式。
75.参考图16，根据说明性实施方式描绘了具有有源区域的半导体的横截面图的图示。在该描绘的实例中，在沿着图15中的线16-16截取的横截面图中显示了半导体100。
76.在该横截面图中，n-阱1600、n-阱1602和n-阱1604使用用于注入掺杂剂的能级形成，该能级被选择为尽可能地最小化横向离散，同时仍然在n-阱中提供期望的掺杂级。例如，与高能量注入相反，可以进行低能量注入。换句话说，可以选择能级，使得从注入方向横向掺杂剂扩散可以尽可能地减少或降低到一些期望水平，同时在有源区域比如n-阱中获得期望的掺杂级。
77.在该说明性实例中，可以使用小于约20kev的注入能量来进行掺杂剂的低能量注入。例如，约5kev到约20kev的注入能量可以实现小于约15nm的横向离散。这些注入能量与可以为约40kev到超过200kev的半导体制备中使用的较高注入能量形成对比。
78.以这种方式，可以选择能级以提供以期望水平出现的掺杂剂的横向离散。换句话说，可以选择能级以减少横向离散，同时仍然在比如n-阱的有源区域中产生期望的掺杂。
79.如该横截面图中所示，n-阱1600、n-阱1602和n-阱1604在腔1100、腔1102和腔1104下方延伸。这些n-阱延伸穿过第一硅锗层200并穿过硅层202进入第二硅锗层204。在该实例中，这些n-阱可以具有与腔相对应的宽度。在说明性实例中，n-阱的深度可为约40nm。
80.转到图17，根据说明性实施方式描绘了具有欧姆金属的半导体的俯视图的图示。沉积欧姆金属1700并且进行化学机械抛光(cmp)，使得欧姆金属1700位于腔1100、腔1102和腔1104中。
81.参考图18，根据说明性实施方式描绘了具有有源区域的半导体的横截面图的图示。在该描绘的实例中，在沿着图17中的线18-18截取的横截面图中显示了半导体100。
82.如所描绘的，腔1100中的欧姆金属1700与n-阱1600直接接触；腔1102中的欧姆金属1700与n-阱1602直接接触；并且腔1104中的欧姆金属1700与n-阱1604直接接触。在该说
明性实例中，欧姆金属1700可以是可用于为有源区域制造欧姆触点的任何金属。
83.转到图19，根据说明性实施方式描绘了具有触点的半导体的俯视图的图示。在该说明性实例中，半导体100已被处理以由图17-18中的欧姆金属1700形成金属触点1900、金属触点1902和金属触点1904。
84.在图20中，根据说明性实施方式描绘了具有有源区域的半导体的横截面图的图示。在该描绘的实例中，在沿着图19中的线20-20截取的横截面图中显示了半导体100。在该视图中，硬掩模已被施加有图案，使得蚀刻工艺形成金属触点1900、金属触点1902和金属触点1904。进一步地，蚀刻中的该图案还从半导体100去除双层硬掩模700。
85.提供了图1-20中不同步骤的图示以示出可用于为半导体中凹陷的有源区域制造触点的步骤。换句话说，有源区域在半导体的表面下方。在该说明性实例中，n-阱1600、n-阱1602和n-阱1604分别为位于腔1100、腔1102和腔1104下方的凹陷的有源区域的实例。
86.在说明性实例中，该工艺可用于为埋阱si/sige场效应装置制备亚微米触点。利用图1-20中的工艺流程，更平坦的半导体表面是可能的。在说明性实例中能够形成下一级结构，比如栅(gate)、触点、线后端(beol)结构或其他结构中的至少一种。
87.此外，注入表面变得更靠近具有凹陷有源区域的si阱(通道)，因此低能量注入可以实现所需的有源区域。通过使用低能量注入，注入离散被控制以限定注入边界以使半导体结构具有更尖锐的角、期望的宽度或其他期望的形状或尺寸中的至少一种。
88.图1-20中步骤的图示并不意味着限制其他说明性实例可用于为半导体中的有源区域制备触点的方式。例如，在其他说明性实例中，可以使用单层掩模代替双层硬掩模700。虽然三个腔被显示为被附接，但其他说明性实例可仅涉及蚀刻单个腔。进一步地，可以进行其他步骤，但未显示出以避免混淆本发明的特征。例如，光致抗蚀剂沉积和图案化步骤可用于铺设各种材料，比如硬掩模或其他层。
89.在一些实例中，如图19和图20所示，不需要去除双层硬掩模700。可以进行其他处理来制备双层硬掩模700仍然在适当位置的结构。换句话说，双层硬掩模700可以在已经发生形成半导体结构的其他处理之后的稍后时间去除。在又其他实例中，双层硬掩模700可以作为半导体结构中的部件保留在适当位置上。例如，双层硬掩模700可以用作栅氧化物。
90.因此，一个或多个说明性实例能够克服制造具有较小特征的半导体的技术问题。一个或多个说明性实例提供了为半导体中的有源区域制备触点的技术方案。半导体可以是半导体衬底或由一个或多个不同的半导体层组成的半导体结构。
91.说明性实例提供了制备半导体结构的方法。在一个说明性实例中，隔离结构在半导体中形成。在半导体中的两个隔离结构之间的半导体中蚀刻腔。将掺杂剂注入到腔的底侧以在两个隔离结构之间的腔的下方的半导体中形成掺杂区。在腔中形成触点。触点位于掺杂区上并与掺杂区直接接触。
92.因此，说明性实例提供了用于有源区域的触点的方法和半导体结构。说明性实例可以被实施以为半导体结构中的有源区域形成亚微米触点，其中使用说明性实例中的一个或多个操作减小了装置占用面积。例如，当使用说明性实例中的操作注入掺杂剂时，n-阱区域的尺寸可以更小且掺杂剂的离散更小。进一步地，可以更靠近装置的核心区域形成有源区域。核心区域可以是通道区域，在该区域中，n-阱储层中的电荷载流子被转移和操纵以进行逻辑操作。
93.在一个或多个实例中，进行凹陷蚀刻和注入。在由凹陷蚀刻形成的腔中形成触点。与其他当前使用的技术相比，通过单次光刻操作，减少了触点与有源区域的对准问题。
94.在说明性实例中，使用该工艺能够制备si/sige纳米电子装置，以为掩埋有源区域创建触点。说明性实例中的工艺还可用于制备用于量子处理装置的半导体结构。例如，可以在选自光波导、狭缝波导、脊形波导、肋形波导、掩埋光波导、悬浮波导、光谐振器、使用碳化硅装置层内的点缺陷的光子发射量子存储器或用于量子处理装置的其他合适结构中的至少一种的装置中制造有源区域的触点。
95.接着参考图21，根据说明性实施方式描绘了用于制备半导体结构的工艺的流程图的图示。该工艺开始于在半导体中形成两个隔离结构(操作2100)。在操作2100中，半导体可以采取多种不同的形式。例如，半导体可以选自一组半导体层和衬底中的至少一种。
96.在该说明性实例中，由介电材料形成的两个隔离结构填充两个腔。在该实例中，这些隔离结构是浅沟槽隔离(sti)结构。半导体可由选自硅、硅锗、磷酸铟、碳化硅、砷化镓、氮化镓或一些其他合适材料中的至少一种的材料组成。例如，合适的材料可以是与埋阱高电子迁移率晶体管(hemt)结构一起使用的材料。hemt是场效应晶体管，其在具有不同带隙的两种材料之间并入了结(即，异质结)作为通道而不是掺杂区。
97.该工艺在半导体中的两个隔离结构之间的半导体中蚀刻腔(操作2102)。该工艺将掺杂剂注入腔的底侧以在两个隔离结构之间的腔的下方的半导体中形成掺杂区(操作2104)。在操作2104中，掺杂剂的注入形成在半导体内凹陷的有源区域。掺杂剂是n-型掺杂剂和p-型掺杂剂中的一种。在该说明性实例中，有源区域可以是n-阱、p-阱、n 区、p 区或一些其他合适类型的有源区域。进一步地，在操作2104中，以将掺杂剂的横向离散降低到期望水平的能级注入掺杂剂。
98.该工艺在腔中形成触点，其中触点在掺杂区上并且与掺杂区直接接触(操作2106)。此后该工艺终止。
99.接着参考图22，根据说明性实施方式描绘了用于制备半导体结构的工艺中的附加操作的流程图的图示。在该流程图中，描绘了可以在图21的工艺中进行的附加操作的实例。
100.该工艺在将掺杂剂注入腔以在腔下方的半导体中形成掺杂区之前沉积衬垫(操作2200)。可以在图21中的操作2104之前进行该操作。
101.该工艺在将金属沉积到腔中使得金属为掺杂区形成欧姆触点形式的触点之前去除衬垫(操作2202)。该操作可以在图21中的操作2106之前进行。此后该工艺终止。
102.接着参考图23，根据说明性实施方式描绘了用于制备半导体结构的工艺中的附加操作的流程图的图示。在该流程图中，描绘了可以在图21的工艺中进行的附加操作的实例。
103.该工艺在蚀刻半导体以形成两个浅沟槽隔离腔之前在半导体表面上沉积硬掩模并使其图案化具有开口(操作2300)。此后该工艺终止。
104.接着参考图24，根据说明性实施方式描绘了用于制备半导体结构的工艺中的附加操作的流程图的图示。在该流程图中，描绘了可以在图21中的工艺中进行的附加操作的实例。
105.该工艺在蚀刻半导体以形成两个浅沟槽隔离腔之前在硬掩模中形成开口(操作2400)。此后该工艺终止。开口限定用于蚀刻两个浅沟槽隔离腔的区域。
106.接着参考图25，根据说明性实施方式描绘了在半导体结构中形成隔离结构的流程
图的图示。在该流程图中，描绘了可以进行图21中的操作2100的一种方式的实例。
107.该工艺开始于蚀刻半导体以在半导体中形成两个浅沟槽隔离腔(操作2500)。该工艺将电介质沉积到两个浅沟槽隔离腔中以形成两个隔离结构(操作2502)。此后该工艺终止。
108.接着参考图26，根据说明性实施方式描绘了形成触点的流程图的图示。在该流程图中，描绘了可以进行图21中的操作2106的一种方式的实例。
109.该工艺在半导体上沉积金属，其中金属填充腔(操作2600)。该工艺从腔外部的区域去除金属，其中保留在腔中的金属为掺杂区形成触点(操作2602)。此后该工艺终止。
110.接着转到图27，根据说明性实施方式描绘了用于制备半导体结构的工艺的流程图的图示。在该实例中，半导体结构在由第一硅锗层、硅层和第二硅锗层组成的半导体中形成。这些层可以位于衬底上，该衬底可以是硅锗衬底、硅衬底或一些其他合适类型的衬底。
111.该工艺开始于在位于衬底上的第二硅锗层上的硅层上蚀刻第一硅锗层以形成延伸穿过第一硅锗层和硅层进入第二硅锗层的浅沟槽隔离腔(操作2700)。该工艺将电介质沉积到浅沟槽隔离腔中以形成隔离结构(操作2702)。
112.该工艺在位于两个隔离结构之间的区域中的位于第二硅锗层上的硅层上蚀刻第一硅锗层以形成腔(操作2704)。该工艺进行低能量注入到腔中以形成n-阱(操作2706)。在说明性实例中，低能量注入可以是使用约5kev至约20kev的注入能量进行的掺杂剂注入。操作2706中的能级可以是将掺杂剂的横向离散降低到期望水平的任何能级。可以选择能级以尽可能地最小化横向离散，同时仍然在n-阱中提供所期望的掺杂级。
113.该工艺沉积金属，使得腔中的金属接触n-阱(操作2708)。此后该工艺终止。在操作2708中，接触是腔中的金属与n-阱的直接接触。在该实例中，金属可以是为半导体比如si/sige结构制成欧姆触点的任何金属。
114.参考图28，根据说明性实施方式描绘了用于为掩埋通道层制备触点的工艺的流程图的图示。在该实例中，掩埋通道层是比如n-阱的掩埋有源区域。在该实例中，制备可以用于埋阱si/sige装置的亚微米触点。该工艺可用于制备图1-20所描绘的工艺中所示出的半导体结构。
115.该工艺开始于在半导体结构上沉积硬掩模，该半导体结构包括与硅层直接接触的第一硅锗层，该硅层与第二硅锗层直接接触(操作2800)。该工艺图案化硬掩模以形成开口(操作2802)。该工艺蚀刻半导体结构，使得在硬掩模中存在开口的位置中形成沟槽(操作2804)。这种蚀刻可以是浅沟槽隔离技术的一部分。操作2804可以是浅沟槽隔离(sti)蚀刻，其形成具有圆形底部的锥形侧壁以减少或防止任何应力或电场集中。在该实例中，浅沟槽隔离蚀刻可以使用主要蚀刻气体(比如hbr、cl2或cf4)连同附加气体(比如o2)以在蚀刻操作期间钝化si或sige侧壁。
116.该工艺沉积介电材料以在沟槽中形成浅沟槽隔离结构(操作2806)。在操作2806中，介电材料可以是氧化硅或一些其他合适的材料。进一步地，在操作2806中可以使用超过一种类型的介电材料。
117.该工艺进行化学机械抛光并去除用于蚀刻沟槽的硬掩模(操作2808)。然后该工艺将双层硬掩模沉积到半导体结构上(操作2810)。该工艺将光致抗蚀剂沉积到双层硬掩模上(操作2812)。然后该工艺图案化光致抗蚀剂以形成用于在隔离结构之间蚀刻腔的开口(操
作2814)。
118.该工艺蚀刻半导体结构，使得在光致抗蚀剂中存在开口的位置中去除双层硬掩模(操作2816)。
119.该工艺从半导体结构剥离光致抗蚀剂(操作2818)。该工艺进行蚀刻工艺，使得在不再存在双层硬掩模的位置中去除硅锗以在隔离结构之间形成腔(操作2820)。在操作2820中，在该说明性实例中，在第一硅锗层中进行蚀刻工艺，而不在硅层中或穿过硅层进行该蚀刻工艺。在该操作中，蚀刻可以是提供垂直侧壁轮廓和具有方形底角的平坦底部轮廓的有源凹陷蚀刻。当形成n-阱或其他有源区域时，这种形状会导致均匀注入。这种蚀刻可以使用非常贫乏的主要蚀刻气体(比如cf4或cl2)进行，无需任何钝化化学物质。在该描绘的实例中，可以进行蚀刻工艺以形成每个宽度为约50nm至约200nm的腔。进一步地，在该实例中，腔可以具有距半导体结构表面约50nm至约200nm的深度。
120.该工艺将原子层沉积衬垫沉积到半导体结构上(操作2822)。当进行离子注入时，该衬垫可以减少对半导体结构的损坏。作为原子层沉积衬垫，衬垫可以由选自氧化硅(sio2)、氮化硅(sin
x
)、氧化铝(al2o3)或一些其他介电层中的至少一种的材料组成。在该说明性实例中，原子层沉积衬垫可以具有约30埃至约100埃的厚度。选择特定厚度以使得能够注入期望量的离子，同时减少对位于衬垫下方的半导体结构中的底层材料的损坏。
121.然后该工艺进行低能量注入以在浅沟槽隔离结构之间的腔的下方的半导体结构中形成n-阱形式的有源区域(操作2824)。在操作2824中，用于注入的能级可以为，例如，约5kev至约20kev。
122.在该说明性实例中，可选择离子注入能级以减少横向离散或将注入半导体结构中的掺杂剂的横向离散维持在期望水平。在该说明性实例中，横向离散是注入的掺杂剂可以从沿着其进行离子注入的轴横向扩散的距离。通过减少在注入期间这种类型的掺杂剂扩散，与使用高能量离子注入的当前技术相比，可以使得比如有源区域的尺寸等的特征更小。
123.该工艺从半导体结构去除原子层沉积衬垫(操作2826)。该工艺沉积金属，使得金属填充腔(操作2828)。在操作2828中，金属与n-阱直接接触。该金属是欧姆金属并且是可以用于为半导体结构制造欧姆触点的金属或金属合金。该工艺进行化学机械抛光(操作2830)。该工艺进行湿蚀刻工艺以去除双层硬掩模并为半导体结构形成触点(操作2832)。此后该工艺终止。在说明性实例中，操作2832是任选操作。在一些说明性实例中，硬掩模可以保留并形成比如栅氧化物的结构。
124.因此，可以实施图21-28中不同流程图中的工艺以为半导体中凹陷的有源区域制备触点。例如，该工艺可用于为埋阱si/sige场效应装置制备亚微米触点。
125.不同描绘的实施方式中的流程图和框图示出了说明性实施方式中的设备和方法的一些可能实施的架构、功能和操作。在这方面，流程图或框图中的每个方框可表示模块、区段、功能或者操作或步骤的一部分中的至少一个。例如，可以将一个或多个方框实施为程序代码、硬件或程序代码和硬件的组合中的指令，以控制用于制造半导体结构的制备设备。当以硬件实施时，硬件可以，例如，采取集成电路的形式，该集成电路被制造或配置为进行流程图或框图中的一个或多个操作。当实施为程序代码和硬件的组合时，该实施可以采取固件的形式。流程图或框图中的每个方框都可以使用专用硬件系统来实施，该专用硬件系统进行专用硬件和由专用硬件运行的程序代码的不同操作或组合，以操作制备设备来制造
半导体结构。
126.在说明性实施方式的一些可选实施中，方框中标注的一个或多个功能可以不按图中标注的顺序发生。例如，在一些情况下，连续显示的两个方框可以基本上同时进行，或者这些方框有时可以以相反的顺序进行，这取决于所涉及的功能。而且，除了流程图或框图中所示出的方框之外，还可以添加其他方框。
127.接着参考图29，根据说明性实施方式描绘了半导体结构的框图的图示。在该说明性实例中，半导体结构2900是可以如在图1-20中所示的工艺和结构以及图21-28中的流程图中所描绘形成的半导体结构的实例。
128.在该描绘的实例中，半导体结构2900由半导体2902组成。半导体2902由选自硅、锗硅、磷酸铟、碳化硅、砷化镓、氮化镓或一些其他合适材料中的至少一种的材料组成。
129.半导体2902可以是一组半导体层2904或衬底2906中的至少一种。如所描绘的，隔离结构2908位于半导体2902中。隔离结构2908包括具有电介质2912的沟槽2910。在该实例中，隔离结构2908是两个浅沟槽隔离结构2914。如所描绘的，电介质2912可以采取许多不同的形式。例如，电介质2912可以是二氧化硅、掺氟二氧化硅、硅酸铪、硅酸锆、二氧化铪、二氧化锆和其他合适材料中的一种。
130.腔2918位于两个隔离结构2908之间。腔2918可具有距半导体2902的表面约50nm至200nm的深度。进一步地，在一个实例中，腔2918的宽度为约20nm至约200nm。
131.有源区域2916位于腔2918下方的半导体2902中。有源区域2916可以是n-阱、p-阱、n 区和p 区中的一种。有源区域2916中的掺杂剂可以是n-型掺杂剂和p-型掺杂剂中的一种。
132.在该说明性实例中，金属触点2920在腔2918中。金属触点2920与有源区域2916直接接触。在该实例中，金属触点2920是欧姆触点2922。
133.现在转到图30，根据说明性实施方式描绘了产品管理系统的框图的图示。产品管理系统3000是物理硬件系统。在该说明性实例中，产品管理系统3000包括制造系统3002或维护系统3004中的至少一种。
134.制造系统3002配置为制造产品。如所描绘的，制造系统3002包括制造设备3006。制造设备3006包括制备设备3008或组装设备3010中的至少一种。
135.制备设备3008是用于为用于形成产品的零件制备部件的设备。制备设备3008可用于制备金属零件、复合零件、半导体、电路、紧固件、肋条、蒙皮面板、翼梁、天线或其他合适类型的零件中的至少一种。
136.例如，制备设备3008可以包括机器和工具。这些机器和工具可以是钻头、液压机、熔炉、模具、复合带铺设机、真空系统、车床或其他合适类型的设备中的至少一种。
137.关于制备半导体部件，制备设备3008可以包括外延反应器、氧化系统、扩散系统、蚀刻机、清洗机、结合机、划片机(dicing machine)、晶片锯、离子注入机、物理气相沉积系统、化学气相沉积系统、光刻系统、电子束光刻系统、等离子蚀刻机、裸片附接机、焊线机、裸片外涂层系统(die overcoat system)、成型设备、密封机、电测试仪、老化炉、保留烘烤炉、uv擦除机或可用于制造半导体结构的其他合适类型的设备中的至少一种。
138.组装设备3010是用于组装零件以形成比如芯片、集成电路、计算机、飞行器等产品或一些其他产品的设备。组装设备3010还可以包括机器和工具。这些机器和工具可以是机
械臂、履带、紧固件安装系统、基于轨道的钻孔系统或机器人中的至少一种。
139.在该说明性实例中，维护系统3004包括维护设备3012。维护设备3012可以包括对产品进行维护所需要的任何设备。维护设备3012可以包括用于对产品上的零件进行不同操作的工具。这些操作可以包括拆卸零件、翻新零件、检查零件、返工零件、制造替换零件或用于对产品进行维护的其他操作中的至少一种。这些操作可以用于日常维护、检查、升级、翻新或其他类型的维护操作。
140.在说明性实例中，维护设备3012可以包括超声检查设备、x-射线成像系统、视觉系统、钻机、履带和其他合适的装置。在一些情况下，维护设备3012可包括制备设备3008、组装设备3010或两者，以生产并组装维护所需的零件。
141.产品管理系统3000还包括控制系统3014。控制系统3014是硬件系统并且还可以包括软件或其他类型的部件。控制系统3014配置为控制制造系统3002或维护系统3004中的至少一个。具体地，控制系统3014可以控制制备设备3008、组装设备3010或维护设备3012中的至少一个。
142.控制系统3014中的硬件可以使用硬件来实施，所述硬件包括计算机、电路、网络和其他类型的设备。控制可以采取制造设备3006的直接控制的形式。例如，机器人、计算机控制的机器和其他设备可以由控制系统3014控制。在其他说明性实例中，在制造或对产品进行维护中，控制系统3014可以管理由人工操作员3016进行的操作。例如，控制系统3014可以分配任务、提供指令、显示模型或进行其他操作以管理由人工操作员3016进行的操作。在这些说明性实例中，可以使用控制系统3014来实施所描述和图示的用于为半导体结构中的凹陷有源区域制备触点的不同步骤。
143.在不同的说明性实例中，人工操作员3016可以操作制造设备3006、维护设备3012或控制系统3014中的至少一个或与其交互。可以发生这种交互以便制造用于产品比如半导体装置的半导体结构和的其他部件，或者用于比如航空器、航天器、通信系统、微机电系统、光子装置或超导单光子探测器等产品的部件。
144.因此，说明性实例提供了用于有源区域的触点的方法和半导体结构。说明性实例提供了制备半导体结构的方法。在一个说明性实例中，隔离结构在半导体中形成。在半导体中的两个隔离结构之间的半导体中蚀刻腔。掺杂剂被注入到腔的底侧以在两个隔离结构之间的腔的下方的半导体中形成掺杂区。在说明性实例中，掺杂区是凹陷有源区域。触点在腔中形成。触点位于掺杂区上并且与掺杂区直接接触。
145.可以实施说明性实例以为半导体结构中的有源区域形成亚微米触点，其中使用说明性实例中的一种或多种操作减小了装置占用面积。例如，当使用说明性实例中的操作进行注入时，n-阱区域的尺寸可以更小，并且掺杂剂的离散更少。进一步地，可以更靠近装置的核心区域形成有源区域。
146.在一个或多个实例中，进行凹陷蚀刻和离子注入。在由凹陷蚀刻形成的腔中形成触点。通过单次光刻操作，减少了触点与有源区域的对准问题。
147.对不同说明性实施方式的描述是为了说明和描述的目的而呈现的，并且不旨在穷举或限于所公开形式的实施方式。不同的说明性实例描述了进行动作或操作的部件。在说明性实施方式中，部件可以配置为进行所描述的动作或操作。例如，部件可以具有结构的如此配置或设计，其用于为部件提供进行在说明性实例中描述为由部件进行的动作或操作的
能力。进一步地，就本文使用的术语“包括”、“包含”、“具有”、“含有”及其变体而言，这种术语旨在以类似于术语“包括”作为开放式承接词的方式包含，而不排除任何另外的或其他要素。
148.进一步地，本公开内容包括根据以下条款的实施方式：
149.条款1.一种用于制备半导体结构(2900)的方法，所述方法包括：
150.在位于衬底(2906)上的第二硅锗层(204)上的硅层(202)上蚀刻第一硅锗层(200)以形成延伸穿过第一硅锗层(200)和硅层(202)进入第二硅锗层(204)的浅沟槽隔离腔(302、304)；
151.在所述浅沟槽隔离腔(302、304)中沉积电介质(2912)以形成隔离结构(500、502、2908)；
152.在位于所述隔离结构(500、502、2908)中的两个之间的区域中，在位于所述第二硅锗层(204)上的所述硅层(202)上蚀刻所述第一硅锗层(200)以形成腔(1100、1102、1104、2918)；
153.将掺杂剂注入到所述腔(1100、1102、1104、2918)中以形成n-阱，其中以将所述掺杂剂的横向离散降低到期望水平的能级注入所述掺杂剂；和
154.沉积金属，使得所述腔(1100、1102、1104、2918)中的金属接触n-阱。
155.条款2.根据条款1所述的方法，进一步包括：
156.在位于所述衬底(2906)上的所述第二硅锗层(204)上的所述硅层(202)上蚀刻所述第一硅锗层(200)以形成延伸穿过所述第一硅锗层(200)和所述硅层(202)进入所述第二硅锗层(204)中的所述浅沟槽隔离腔(302、304)之前，在所述第一硅锗层(200)的表面上沉积硬掩模(300)。
157.条款3.根据条款2所述的方法，进一步包括：
158.在位于所述衬底(2906)上的所述第二硅锗层(204)上的所述硅层(202)上蚀刻所述第一硅锗层(200)以形成延伸穿过所述第一硅锗层(200)和所述硅层(202)进入所述第二硅锗层(204)的所述浅沟槽隔离腔(302、304)之前，在所述硬掩模(300)中形成开口(902、904、906)，其中所述开口(902、904、906)限定用于蚀刻所述浅沟槽隔离腔(302、304)的区域。
159.条款4.根据任何前述条款所述的方法，进一步包括：
160.在进行注入所述腔(1100、1102、1104、2918)以在所述腔(1100、1102、1104、2918)下方形成所述n-阱之前，沉积衬垫(1300)；和
161.在将所述金属沉积到所述腔(1100、1102、1104、2918)使得所述金属形成所述n-阱的欧姆触点(2922)之前，去除所述衬垫(1300)。
162.条款5.根据条款4所述的方法，其中所述衬垫(1300)是原子沉积层衬垫。
163.条款6.根据条款4所述的方法，其中所述衬垫(1300)由选自sio2、sin
x
和al2o3中的一种的材料组成。
164.条款7.根据任何前述条款所述的方法，进一步包括：
165.对所述沉积的金属进行化学机械抛光，其中去除所述腔(1100、1102、1104、2918)的区域外部的金属，并且所述腔(1100、1102、1104、2918)中的金属形成所述n-阱的欧姆触点(2922)。
166.条款8.根据任意前述条款所述的方法，其中所述电介质(2912)是二氧化硅、掺氟二氧化硅、硅酸铪、硅酸锆、二氧化铪和二氧化锆中的一种。
167.条款9.根据任意前述条款所述的方法，其中所述能级是约5kev至约20kev。
168.条款10.根据任意前述条款所述的方法，其中所述腔(1100、1102、1104、2918)的深度为约50nm至200nm。
169.条款11.根据任意前述条款所述的方法，其中所述腔(1100、1102、1104、2918)的宽度为约20nm至大约200nm。
170.条款12.根据任意前述条款所述的方法，其中所述腔(1100、1102、1104、2918)在所述硅层(202)上方具有约20nm的深度。
171.条款13.一种制备半导体结构(2900)的方法，所述方法包括：
172.在半导体(100、2902)中形成两个隔离结构(500、502、2908)；
173.在所述半导体(100)中的所述两个隔离结构(500、502、2908)之间的所述半导体(100、2902)中蚀刻腔(1100、1102、1104、2918)；
174.将掺杂剂注入所述腔(1100、1102、1104、2918)的底侧以在所述两个隔离结构(500、502、2908)之间的所述腔(1100、1102、1104、2918)的下方的所述半导体(100、2902)中形成掺杂区；和
175.在所述腔(1100、1102、1104、2918)中形成触点，其中所述触点在所述掺杂区上并且与所述掺杂区直接接触。
176.条款14.根据条款13所述的方法，进一步包括：
177.在将掺杂剂注入到所述腔(1100、1102、1104、2918)以在所述腔(1100、1102、1104、2918)下方的所述半导体(100、2902)中形成掺杂区之前，沉积衬垫(1300)；和
178.在将金属沉积到所述腔(1100、1102、1104、2918)中使得所述金属为所述掺杂区形成欧姆触点(2922)形式的触点之前，去除所述衬垫(1300)。
179.条款15.根据条款14所述的方法，其中所述衬垫(1300)是原子层沉积衬垫。
180.条款16.根据条款14所述的方法，其中所述衬垫(1300)由选自sio2、sin
x
和al2o3中的一种的材料组成。
181.条款17.根据条款13-16中任一项所述的方法，其中在所述半导体(100、2902)中形成两个隔离结构(500、502、2908)包括：
182.蚀刻所述半导体(100、2902)以在所述半导体(100、2902)中形成两个浅沟槽隔离腔(302、304)；和
183.在所述两个浅沟槽隔离腔(302、304)中沉积电介质(2912)以形成所述两个隔离结构(500、502、2908)。
184.条款18.根据条款17所述的方法，其中所述电介质(2912)是二氧化硅、掺氟二氧化硅、硅酸铪、硅酸锆、二氧化铪和二氧化锆中的一种。
185.条款19.根据条款17所述的方法，进一步包括：
186.在蚀刻半导体(100、2902)以形成所述两个浅沟槽隔离腔(302、304)之前，在所述半导体(100、2902)的表面上沉积硬掩模(300)并使其图案化有开口(902、904、906)。
187.条款20.根据条款19所述的方法，进一步包括：
188.在蚀刻所述半导体(100、2902)以形成所述两个浅沟槽隔离腔(302、304)之前，在
所述硬掩模(300)中形成开口(902、904、906)，其中所述开口(902、904、906)限定用于蚀刻所述两个浅沟槽隔离腔(302、304)的区域。
189.条款21.根据条款14所述的方法，其中在所述腔(1100、1102、1104、2918)中形成所述触点，其中所述触点在所述掺杂区上并且与所述掺杂区直接接触，包括：
190.在所述半导体(100)上沉积金属，其中所述金属填充所述腔(1100、1102、1104、2918)。
191.条款22.根据条款21所述的方法，其中在所述腔(1100、1102、1104、2918)中形成所述触点，其中所述触点在所述掺杂区上并且与所述掺杂区直接接触，进一步包括：
192.从所述腔(1100、1102、1104、2918)的外部区域去除所述金属，其中保留在所述腔(1100、1102、1104、2918)中的所述金属形成用于所述掺杂区的触点。
193.条款23.根据条款13-22中任一项所述的方法，其中以约5kev至约20kev的能级注入掺杂剂。
194.条款24.根据条款13所述的方法，其中所述掺杂区距所述半导体(100、2902)的表面的深度为约50nm至约200nm。
195.条款25.根据条款13-24中任一项所述的方法，其中所述腔(1100、1102、1104、2918)具有约20nm至约200nm的宽度。
196.条款26.根据条款13-25中任一项所述的方法，其中所述半导体(100、2902)由选自硅、硅锗、磷酸铟、碳化硅、砷化镓或氮化镓中的至少一种的材料组成。
197.条款27.根据条款13-26中任一项所述的方法，其中所述半导体(100、2902)选自一组半导体层(2904)和衬底(2906)中的至少一种。
198.条款28.根据条款13-27中任一项所述的方法，其中所述掺杂剂是n-型掺杂剂和p-型掺杂剂中的一种。
199.条款29.一种半导体结构(2900)，其包括：
200.半导体(100、2902)；
201.所述半导体(100、2902)中的两个浅沟槽隔离结构(2914)；
202.在所述两个浅槽隔离结构(2914)之间的腔(1100、1102、1104、2918)；
203.在所述腔(1100、1102、1104、2918)下方的所述半导体(100)中的有源区域(2916)；和
204.在所述腔(1100、1102、1104、2918)中的金属触点(1902、1904、2920)，其中所述金属触点(1902、1904、2920)与有源区域(2916)直接接触。
205.条款30.根据条款29所述的半导体结构(2900)，其中所述腔(1100、1102、1104、2918)的深度为约50nm至约200nm。
206.条款31.根据条款29-30中任一项所述的半导体结构(2900)，其中所述腔(1100、1102、1104、2918)的宽度为约20nm至约200nm。
207.条款32.根据条款29-31中任一项所述的半导体结构(2900)，其中所述半导体(100、2902)由选自硅、锗硅、磷酸铟、碳化硅、砷化镓或氮化镓中的至少一种的材料组成。
208.条款33.根据条款29-32中任一项所述的半导体结构(2900)，其中所述半导体(100、2902)选自一组半导体层(2904)或衬底(2906)中的至少一种。
209.条款34.根据条款29-33中任一项所述的半导体结构(2900)，其中所述有源区域
(2916)是n-阱、p-阱、n 区和p 区中的一种。
210.条款35.根据条款29-34中任一项所述的半导体结构(2900)，其中所述有源区域(2916)中的掺杂剂是n-型掺杂剂和p-型掺杂剂中的一种。
211.许多修改和变化对于本领域普通技术人员来说将是显而易见的。进一步地，与其他期望的实施方式相比，不同的说明性实施方式可以提供不同的特征。选择和描述所选择的一个或多个实施方式是为了最好地解释实施方式的原理、实际应用，并使本领域的其他普通技术人员能够理解各种实施方式的本公开内容具有适合于预期特定用途的各种更改。