制备埋阱装置的亚微米触点的制作方法

技术特征：
1.一种制备半导体结构(2900)的方法，所述方法包括：在位于衬底(2906)上的第二硅锗层(204)上的硅层(202)上蚀刻第一硅锗层(200)以形成延伸穿过所述第一硅锗层(200)和所述硅层(202)进入所述第二硅锗层(204)的浅沟槽隔离腔(302、304)；在所述浅沟槽隔离腔(302、304)中沉积电介质(2912)以形成隔离结构(500、502、2908)；在位于所述隔离结构(500、502、2908)中的两个之间的区域中的所述第二硅锗层(204)上的所述硅层(202)上蚀刻所述第一硅锗层(200)以形成腔(1100、1102、1104、2918)。将掺杂剂注入所述腔(1100、1102、1104、2918)以形成n-阱，其中以将所述掺杂剂的横向离散降低到期望水平的能级注入所述掺杂剂；和沉积金属，使得所述腔(1100、1102、1104、2918)中的所述金属接触所述n-阱。2.根据权利要求1所述的方法，进一步包括：在位于所述衬底(2906)上的所述第二硅锗层(204)上的所述硅层(202)上蚀刻所述第一硅锗层(200)以形成延伸穿过所述第一硅锗层(200)和所述硅层(202)进入所述第二硅锗层(204)的所述浅沟槽隔离腔(302、304)之前，在所述第一硅锗层(200)的表面上沉积硬掩模(300)。3.根据权利要求2所述的方法，进一步包括：在位于所述衬底(2906)上的所述第二硅锗层(204)上的所述硅层(202)上蚀刻所述第一硅锗层(200)以形成延伸穿过所述第一硅锗层(200)和所述硅层(202)进入所述第二硅锗层(204)的所述浅沟槽隔离腔(302、304)之前，在所述硬掩模(300)中形成开口(902、904、906)，其中所述开口(902、904、906)限定用于蚀刻所述浅沟槽隔离腔(302、304)的区域。4.根据任意前述权利要求所述的方法，进一步包括：在进行注入所述腔(1100、1102、1104、2918)以在所述腔(1100、1102、1104、2918)下方形成所述n-阱之前，沉积衬垫(1300)；和在将所述金属沉积到所述腔(1100、1102、1104、2918)使得所述金属形成所述n-阱的欧姆触点(2922)之前，去除所述衬垫(1300)。5.根据权利要求4所述的方法，其中所述衬垫(1300)是原子沉积层衬垫。6.根据权利要求4所述的方法，其中所述衬垫(1300)由选自sio2、sin
x
和al2o3中的一种的材料组成。7.根据权利要求1-3中任一项所述的方法，进一步包括：在所述沉积的金属上进行化学机械抛光，其中去除所述腔(1100、1102、1104、2918)的区域外部的金属，并且所述腔(1100、1102、1104、2918)中的金属形成所述n-阱的欧姆触点(2922)。8.根据权利要求1-3中任一项所述的方法，其中所述电介质(2912)是二氧化硅、掺氟二氧化硅、硅酸铪、硅酸锆、二氧化铪和二氧化锆中的一种。9.根据权利要求1-3中任一项所述的方法，其中所述能级为约5kev至约20kev。10.根据权利要求1-3中任一项所述的方法，其中所述腔(1100、1102、1104、2918)的深度为约50nm至约200nm。11.根据权利要求1-3中任一项所述的方法，其中所述腔(1100、1102、1104、2918)的宽
度为约20nm至200nm，或者任选地其中所述腔(1100、1102、1104、2918)在所述硅层(202)上方的深度为约20nm。12.一种半导体结构(2900)，其包括：半导体(100、2902)；所述半导体(100、2902)中的两个浅沟槽隔离结构(2914)；所述两个浅沟槽隔离结构(2914)之间的腔(1100、1102、1104、2918)；在所述腔(1100、1102、1104、2918)下方的所述半导体(100)中的有源区域(2916)；和在所述腔(1100、1102、1104、2918)中的金属触点(1902、1904、2920)，其中所述金属触点(1902、1904、2920)与所述有源区域(2916)直接接触。13.根据权利要求12所述的半导体结构(2900)，其中所述腔(1100、1102、1104、2918)的深度为约50nm至200nm，或者任选地其中所述腔(1100、1102、1104、2918)的宽度为约20nm至200nm。14.根据权利要求12-13中任一项所述的半导体结构(2900)，其中所述半导体(100、2902)由选自硅、硅锗、磷酸铟、碳化硅、砷化镓或氮化镓中的至少一种的材料组成，或者任选地其中所述半导体(100、2902)选自一组半导体层(2904)或衬底(2906)中的至少一种。15.根据权利要求12-13中任一项所述的半导体结构(2900)，其中所述有源区域(2916)是n-阱、p-阱、n 区和p 区中的一种，或者任选地其中所述有源区域的掺杂剂是n-型掺杂剂和p-型掺杂剂中的一种。

技术总结
本发明的名称是制备埋阱装置的亚微米触点。一种用于形成半导体结构(2902)的方法。在半导体(2902)中形成两个隔离结构(2908)。在半导体(2902)中的两个隔离结构(2908)之间的半导体(2902)中蚀刻腔(1100、1102、1104、2918)。将掺杂剂注入到腔(1100、1102、1104、2918)的底侧以在两个隔离结构(2908)之间的腔(1100、1102、1104、2918)的下方的半导体(2902)中形成掺杂区。在腔(1100、1102、1104、2918)中形成触点。触点位于掺杂区上并与掺杂区直接接触。触点位于掺杂区上并与掺杂区直接接触。


技术研发人员：K
受保护的技术使用者：波音公司
技术研发日：2021.07.26
技术公布日：2022/1/28