天线装置和制造方法与流程

1.本发明总体上涉及射频半导体器件，并且在特定实施例中，涉及封装天线(antenna-in-package)半导体器件。


背景技术：

2.自集成电路发明以来，由于各种电子部件的集成密度不断改进，半导体行业经历了快速增长。集成密度的改进来自于最小特征尺寸的不断减小。减小的特征尺寸允许将更多部件集成到给定的半导体面积中。随着近来对进一步减小电子器件尺寸的需求不断增长，对半导体管芯的更具创造性的封装技术的需求也在增长。
3.随着半导体技术的发展，扇出晶片级(fan-out wafer-level)封装已成为进一步减小半导体芯片的物理尺寸的有效备选方案。在具有扇出信号布线布局的半导体器件中，半导体管芯的输入和输出焊盘可以被重新分布到半导体管芯下方面积之外的面积。因此，输入和输出焊盘可以将信号传播到比半导体管芯下方的面积更大的面积，并且为互连提供附加的空间。由于具有扇出信号布线布局，半导体器件的输入和输出焊盘的数量可以被增加。
4.在扇出晶片级封装中，半导体管芯可以包括射频集成电路(rfic)。这样的半导体器件的一个示例是封装天线(aip)器件。aip器件包括rfic和天线。rfic和天线被包括在同一封装件中。aip器件允许将具有有源电路(例如，rfic)的rf部件(例如，天线)集成到同一模块中。aip器件能够减少射频半导体器件的占位面积。
5.在一些高频应用中，诸如在毫米波频率下操作的rfic，存在各种挑战。例如，进一步减小aip器件尺寸的限制因素可能来自如何对天线馈送结构进行布线来更好地隔离和/或屏蔽馈线和天线层。需要有新的aip结构来进一步改进rfic的性能。


技术实现要素：

6.根据一个实施例，半导体器件包括：包括射频(rf)电路的半导体管芯、被设置在半导体管芯的第一表面之上的第一介电层、被设置在第一介电层的表面之上的天线层以及将天线层耦合到半导体管芯的rf电路的天线馈送结构，其中半导体管芯包括过孔，并且天线馈送结构包括第一部分以及第二部分，第一部分被布置在半导体管芯的开口内并且延伸到半导体管芯的第一表面，第二部分被配置为穿过第一介电层布置。
7.根据另一实施例，方法包括：在包括射频(rf)电路的半导体管芯中形成过孔；在半导体管芯的第一表面之上沉积第一介电层；在第一介电层中形成第一过孔；以及在第一介电层的第一表面上形成天线层，其中天线馈送结构被配置为将rf电路耦合到天线层，并且其中天线馈送结构包括第一部分以及第二部分，第一部分由半导体管芯的过孔形成并且延伸到半导体管芯的第一表面，第二部分由第一过孔形成。
8.根据又一实施例，系统包括：包括过孔和射频(rf)电路的半导体管芯、被设置在半导体管芯的第一表面之上的第一介电层、被设置在半导体管芯的表面之上的天线层以及天
线馈送结构，天线馈送结构包括第一部分以及第二部分，第一部分由半导体管芯的过孔形成，第二部分在第一介电层内，其中天线层借助天线馈送结构而被耦合到半导体管芯的rf电路。
9.前面已相当宽泛地概述了本公开的特征和技术优点，以使得可以更好地理解以下公开的详细描述。本公开的附加特征和优点将在下文中描述，其形成本公开的权利要求的主题。本领域技术人员应当理解，所公开的概念和具体实施例可以容易地用作修改或设计用于执行本公开内容的相同目的的其他结构或过程的基础。本领域技术人员还应认识到，这样的等效构造不脱离所附权利要求中阐述的本公开的精神和范围。
附图说明
10.为了更完整地理解本公开及其优点，现结合附图参考以下描述，其中：
11.图1图示了根据本公开的各种实施例的射频半导体器件的框图；
12.图2图示了根据本公开的各种实施例的包括图1中所示的射频半导体器件的aip器件的第一实现方式的截面图；
13.图3图示了根据本公开的各种实施例的图2中所示的aip器件的俯视图；
14.图4图示了根据本公开的各种实施例的包括图1中所示的射频半导体器件的aip器件的第二实现方式的截面图；
15.图5图示了根据本公开的各种实施例的包括图1中所示的射频半导体器件的aip器件的第三实现方式的截面图；
16.图6图示了根据本公开的各种实施例的包括图1中所示的射频半导体器件的aip器件的第四实现方式的截面图；
17.图7图示了根据本公开的各种实施例的包括图1中所示的射频半导体器件的aip器件的第五实现方式的截面图；
18.图8图示了根据本公开的各种实施例的包括图1中所示的射频半导体器件的aip器件的第六实现方式的截面图；
19.图9图示了根据本公开的各种实施例的包括图1中所示的射频半导体器件的aip器件的第七实现方式的截面图；
20.图10图示了根据本公开的各种实施例的包括图1中所示的射频半导体器件的aip器件的第八实现方式的截面图；
21.图11-图20图示了根据本公开的各种实施例的、制造图2所示的aip器件的中间步骤；以及
22.图21图示了根据本公开的各种实施例的用于制造图2中所示的aip器件的方法的流程图。
23.除非另有说明，否则不同图中对应的附图标记和符号一般指代对应的部分。这些图被绘制来清楚地图示各种实施例的相关方面并且不一定按比例绘制。
具体实施方式
24.以下详细讨论当前优选实施例的制作和使用。然而，应当理解，本公开提供了可以体现在多种特定上下文中的许多适用的发明概念。所讨论的具体实施例仅用于例示制作和
使用本公开的具体方式，并且不限制本公开的范围。
25.将关于特定上下文(即，封装天线半导体器件)中的优选实施例来描述本公开。然而，本公开也可以备应用于各种射频半导体器件。在下文中，将参考附图来详细解释各种实施例。
26.图1图示了根据本公开的各种实施例的射频半导体器件的框图。射频半导体器件120包括射频集成电路(rfic)。为简单起见，图1中未图示射频半导体器件120的功能块。本领域技术人员将理解，射频半导体器件120可以包括多种功能块，诸如基带处理器、发射器、接收器等。在整个描述中，射频半导体器件120可以备选地被称为rfic 120。
27.射频半导体器件120包括各种有源电路。射频半导体器件120在半导体管芯上实现(如图2所示)。有源电路(例如，rfic)被形成为与半导体管芯的第二侧相邻。该侧例如对应于半导体管芯的前侧。半导体管芯的第一侧被称为半导体管芯的背侧。前侧和背侧是半导体管芯的两个相对侧。
28.如图1所示，射频半导体器件120包括多个输入/输出焊盘122。输入/输出焊盘122被用于将rfic电耦合到外部电路。在一些实施例中，输入/输出焊盘122与半导体管芯的前侧相邻放置。多个导电特征可以被形成在半导体管芯的背侧上。此外，多个过孔可以被形成在半导体管芯中。rfic可以借助多个过孔中的至少一个过孔而被电耦合到导电特征。以下将参考图2来描述射频半导体器件120的详细结构。
29.射频半导体器件120可以与多个天线结构(例如，天线层)被集成到封装件中。包括rfic和天线结构的半导体封装件被称为封装天线(aip)器件。以下将参考图2-图10来描述aip器件的详细结构。
30.图2图示了根据本公开的各种实施例的、包括图1中所示的射频半导体器件的aip器件的第一实现方式的截面图。aip器件200也被统称为半导体器件200。aip器件200包括被嵌入在第一介电层130中的射频半导体器件120。在一些实施例中，第一介电层130由合适的介电材料形成，诸如环氧树脂、玻璃纤维(例如，预浸料)、模塑料材料等。在一些实施例中，第一介电层可以被实现为模塑料层。如图2所示，射频半导体器件120被形成在半导体管芯中。在整个描述中，射频半导体器件120可以备选地被称为半导体管芯120。
31.半导体管芯120包括在半导体管芯120的第二侧上形成的多个输入/输出焊盘122，以及在半导体管芯120的第一侧上形成的导电特征126和128。如以上关于图1所描述的，半导体管芯120的第二侧是半导体管芯的前侧。半导体管芯120的第一侧是半导体管芯的背侧。半导体管芯120还包括穿过其而被布置的多个过孔121和123。过孔121、123使用被布置在半导体管芯120中的对应开口而形成。如图2所示，过孔121和123从半导体管芯120的背侧延伸到前侧。在备选实施例中，过孔121、123可以是延伸到半导体管芯120的背侧(第一侧)的盲孔，开口是对应地被布置在半导体管芯120的背侧中的盲开口。
32.应当注意，图2仅图示了半导体管芯120的两个输入/输出焊盘，半导体管芯120可以包括大量(例如数百个)这样的输入/输出焊盘。本文中图示的输入/输出焊盘的数量仅限于清楚地例示各种实施例的发明方面的目的。本公开不限于任何特定数量的输入/输出焊盘。同样，本文中图示的半导体管芯120的过孔(例如，过孔121和123)的数量仅限于清楚地例示各种实施例的发明方面的目的。此外，虽然图2图示了具有两个导电特征126和128的半导体管芯120，但是半导体管芯120可以容纳任何数量的导电特征。
33.如图2所示，在第一介电层130中可以形成多个过孔。更具体地，第一过孔136从第一介电层130的第一侧(图2上的顶侧)的表面延伸至导电特征126的表面。第二过孔138从第一介电层130的第一侧的表面延伸至导电特征128的表面。第三过孔132从第一介电层130的第二侧(图2的底侧)的表面延伸到输入/输出焊盘122的表面。第四过孔134从第一介电层130的第二侧的表面延伸到输入/输出焊盘122的表面。在一些实施例中，第三过孔132和第四过孔134被实现为微过孔。如图2所示，上述第一侧与第二侧是第一介电层130的两个相对侧。应注意，虽然图2示出了过孔(例如，138)的截面为矩形形状，但是过孔的形状可以根据不同的过孔形成过程而变化。例如，当采用激光钻孔过程来形成过孔时，过孔可以是截头圆锥体形状。
34.此外，第二介电层140被沉积在第一介电层130的第一侧之上。多个天线层142和144被嵌入在第二介电层140中。如图2所示，第一天线层144被形成在第一介电层130的第一侧的表面上。第一天线层144被电耦合到第一过孔136。同样地，第二天线层142被形成在第一介电层130的第一侧的表面上。第二天线层142被电耦合到第二过孔138。
35.附加地，第三介电层110被沉积在第一介电层130的第二侧之上。一个或多个重分布层(例如，多个重分布层112和114)被嵌入在第三介电层110中。重分布层112和114与第三介电层110形成重分布结构。多个金属凸块102被形成在第三介电层110之上。金属凸块102被耦合到半导体管芯120以及天线层142和144。在整个描述中，金属凸块102可以备选地被称为aip器件200的输入/输出连接器。
36.如图2所示，天线层142和144借助由过孔136、138、导电特征126、128以及半导体管芯120内的过孔121、123形成的导电沟道而被电耦合到半导体管芯120的有源电路。应当注意，本公开中使用的过孔通过在开口中填充导电材料而形成。过孔是在导电材料已被填充到开口中之后的导电过孔。在整个描述中，导电沟道可以备选地被称为天线馈送结构，其被用于在半导体管芯120与天线层142和144之间传送rf信号。
37.如图2所示，天线馈送结构包括三个部分。天线馈送结构的第一部分由半导体管芯120的过孔(例如，过孔121)形成。换言之，天线馈送结构的第一部分被布置在半导体管芯120内部，并且被连接至其在半导体管芯120内的有源电路。天线馈送结构的第二部分由第一介电层130中的过孔(例如，过孔136)形成。天线馈送结构的第三部分被布置在导电特征(例如，导电特征126)内。如图2所示，天线馈送结构的第三部分(例如，导电特征126)被耦合在天线馈送结构的第一部分(例如，过孔121)与第二部分(例如，过孔136)之间。第三部分被示出为沿半导体管芯120的第一表面(背侧)布置。在图2中，天线馈送结构仅包括这三个部分。
38.将天线结构(例如，天线层142和144)集成到扇出晶片级封装中的一个有利特征是图2中所示的天线结构为射频应用提供了小形状因数、低成本和低信号损失的解决方案。将关于图11-图20来详细描述aip器件200的形成过程。
39.图3图示了根据本公开的各种实施例的、图2中所示的aip器件的俯视图。图3示出了第二介电层140的边界。图3还图示了过孔136、138、天线层142、144和过孔121、123。返回参考图2，过孔136和138被形成在第一介电层130中。天线层142和144被形成在第二介电层140中。过孔121和123被形成在半导体管芯120中。
40.应当注意，在图3中未图示aip器件200的所有特征。此外，图3中示出的特征可以不
沿着相同的截面图。
41.如图3所示，天线层142和144的形状为矩形。在操作中，由rfic示出的rf信号流过导电路径，导电路径包括过孔121、123、导电特征126、128、过孔136、138和天线层142、144。过孔121、123、导电特征126、128、以及过孔136、138在rfic与天线层142、144之间形成天线馈送结构。
42.在一些实施例中，天线层142和144可以是发射器的一部分。天线层142和144可以被配置为将rf信号发射到接收电路(未示出)。在备选实施例中，天线层142和144可以是接收器的一部分。天线层142和144可以被配置为接收rf信号。rf信号借助相同的导电路径而从天线层142和144流向rfic。此外，天线层142和144可以是发射器和接收器两者并置的单站雷达系统的一部分。天线层142和144可以被配置为发射和/或接收rf信号。
43.应当注意，虽然图3示出了天线层的形状基本上是矩形的，但这仅是示例。天线层142和144包括其他形状，诸如但不限于椭圆形、方形或圆形，也在本公开的范围和精神内。此外，根据不同的应用和设计需要，天线层142和144的形状以及尺寸可以相应地变化。例如，天线层的形状和/或尺寸可以被修改来适应不同的rf通信频率。
44.在操作中，上述天线馈送结构在电学和机械上是灵敏的。如果天线馈送结构通过半导体管芯的前侧而在aip器件200内布线，则输入/输出连接器102不可以被放置在半导体管芯120下方。返回参考图2，天线馈送结构沿半导体管芯120的背侧布线。由于天线馈送结构已使用过孔121、123从半导体管芯120的前侧移动到背侧，输入/输出连接器102可以被放置为邻近于半导体管芯120的前侧。例如，如图3所示，至少四个输入/输出连接器102被放置在半导体管芯120下方。将输入/输出连接器放置在半导体管芯120下方的一个有利特征是aip器件200的总封装尺寸能够被减小。
45.图4图示了根据本公开的各种实施例的、包括图1中所示的射频半导体器件的aip器件的第二实现方式的截面图。aip器件400的结构类似于图2所示的aip器件200的结构，不同之处在于天线馈送结构仅包括两个部分。第一部分被布置在半导体管芯120的过孔(例如，过孔121)内。第二部分(例如，过孔136)被布置在第一介电层130中的过孔内。
46.如图4所示，天线馈送结构的第一部分(例如，过孔121)与第二部分(例如，过孔136)直接接触，即，第一部分将第二部分直接延长。天线层(例如，天线层144)借助在第一介电层130中形成的第二部分(例如，过孔136)以及在半导体管芯120中形成的第一部分(例如，过孔121)而被电耦合到半导体管芯120。如图4所示，第二部分(例如，过孔136)的宽度(过孔的直径)大于第一部分(例如，过孔121)的宽度。
47.需要注意，图4所示的天线馈送结构的第一部分和第二部分的尺寸仅为示例。根据不同的应用和设计需要，天线馈送结构的第一部分和第二部分的尺寸可以相应地变化。例如，第一部分(例如，过孔121)的宽度大于第二部分(例如，过孔136)的宽度。
48.图5图示了根据本公开的各种实施例的、包括图1中所示的射频半导体器件的aip器件的第三实现方式的截面图。aip器件500的结构类似于图4中所示的aip器件400的结构，不同之处在于第二部分(例如，过孔136)的宽度等于第一部分(例如，过孔121)的宽度。
49.使得第二部分的宽度等于第一部分的宽度的一个有利特征是这两个过孔(例如，过孔121和136)可以在相同的过孔形成过程(诸如激光钻孔过程)中形成。
50.图6图示了根据本公开的各种实施例的、包括图1中所示的射频半导体器件的aip
器件的第四实现方式的截面图。aip器件600的结构类似于图2中所示的aip器件200的结构，不同之处在于天线层142和144在aip器件600的侧壁之上延伸。换言之，天线层142限定了在aip器件600的侧壁之上延伸的天线。如图6所示，天线层142部分覆盖aip器件600的最左侧侧壁。同样，天线层142部分覆盖aip器件600的最右侧侧壁。
51.在图6所示的aip器件600的侧壁之上延伸天线层仅是一个示例。根据不同的应用和设计需求，可能会有许多变化、修改和备选方案。例如，天线层142可以完全覆盖第一介电层130的侧壁，或者只有天线层中的一个天线层可以在第一介电层130的侧壁之上延伸。
52.图7图示了根据本公开的各种实施例的、包括图1中所示的射频半导体器件的aip器件的第五实现方式的截面图。aip器件700的结构类似于图2所示的aip器件200的结构，不同之处在于过孔121和123不是通孔。
53.如图7所示，半导体管芯120包括导电触点131和133。导电触点131和133被嵌入在半导体管芯120中。如图7所示，过孔121部分地延伸穿过半导体管芯120。过孔121的第一端子与导电特征126直接接触。过孔121的第二端子与导电触点131直接接触。同样，过孔123部分地延伸穿过半导体管芯120。过孔123的第一端子与导电特征128直接接触。过孔123的第二端子与导电触点133直接接触。
54.图8图示了根据本公开的各种实施例的、包括图1中所示的射频半导体器件的aip器件的第六实现方式的截面图。aip器件800的结构类似于图2所示的aip器件200的结构，不同之处在于半导体管芯120被直接连接到重分布结构。与图2所示的aip器件200相比，半导体管芯120与第三介电层110直接接触。如图8所示，半导体管芯120的输入/输出焊盘122被直接电耦合到重分布层112和114。与图2所示的aip器件200相比，不需要过孔132和134来将重分布层112和114与半导体管芯120的输入/输出焊盘122电耦合。
55.图9图示了根据本公开的各种实施例的包括图1中所示的射频半导体器件的aip器件的第七实现方式的截面图。aip器件900的结构类似于图2所示的aip器件200的结构，不同之处在于天线结构具有多个金属和介电层。如图9所示，附加的介电层150被形成在第一介电层130与第二介电层140之间。
56.介电层150可以由诸如rogers 3003的高性能rf材料形成。天线层142和144被形成在介电层150的第一表面上。天线层142和144被嵌入在第二介电层140中。如图9所示，天线层142和144未被电耦合到半导体管芯120。相反，天线层142和144被分别磁耦合到导电特征152和154。
57.如图9所示，aip器件900包括多个金属结构，多个金属结构包括水平金属线156和竖直金属线155。在一些实施例中，水平金属线156和竖直金属线155被电接地。如图9所示，竖直金属线155延伸穿过介电层150。竖直金属线155位于第二介电层140与第一介电层130之间。
58.如图9所示，开口153可以被形成在水平金属线156中。第一开口(左侧的开口153)位于天线层142与导电特征152之间。第二开口(右侧的开口153)位于天线层144与导电特征154之间。导电特征152和154借助天线馈送结构而被电耦合到半导体管芯120。由半导体管芯120生成的rf信号首先被发送到导电特征152和154，并且然后借助开口153而被电磁耦合到天线层142和144。
59.图10图示了根据本公开的各种实施例的、包括图1中所示的射频半导体器件的aip
器件的第八实现方式的截面图。aip器件1000的结构类似于图2所示的aip器件200的结构，不同之处在于aip器件1000的输入/输出连接器被实现为平面栅格阵列(land grid array)(lga)焊盘。lga焊盘在本领域中是公知的，因此不进一步详细讨论以避免重复。
60.应当注意，上文关于一个特定aip器件描述的特征和实施例可以适用于图2-图10中描述的任何其他aip器件。例如，根据不同的应用和设计需要，图4中所示的天线馈送结构(例如，过孔121和136)可以被用于替换图10中所示的天线馈送结构(例如，过孔121、导电特征126和过孔136)。
61.图11-图20图示了根据本公开的各种实施例的、制造图2所示的aip器件的中间步骤。应注意，图11-图20中所示的制造步骤以及aip结构仅是示例。本领域技术人员将认识到可以存在许多备选、变化和修改。
62.图11图示了根据本公开的各种实施例的载体的截面图。载体1102可以由硅、玻璃、陶瓷氧化铝、氧化硅、它们的任意组合和/或类似物来形成。分离层(未示出)可以被形成在载体1102之上。在一些实施例中，分离层由环氧基热释放材料形成。在备选实施例中，分离层可以由紫外(uv)胶形成，紫外(uv)胶在暴露于uv光时失去其粘合性质。此外，分离层可以由光热转换层形成，光热转换层在分离层被暴露于激光之后失去其粘合性质。
63.图12图示了根据本公开的各种实施例的、半导体器件在半导体管芯已被安装在载体上之后的截面图。半导体管芯120包括在半导体管芯120的前侧上形成的多个输入/输出焊盘122、延伸穿过半导体管芯120的多个过孔121、123以及在半导体管芯120的背侧上形成的多个导电特征126、128。
64.如图12所示，半导体管芯120的前侧被安装在载体1102上。输入/输出焊盘122与载体1102直接接触。导电特征126和128被形成在半导体管芯120的背侧上。导电特征126和128可以通过合适的半导体制造过程(诸如镀覆等)而形成。
65.应当注意，半导体管芯120在没有细节的情况下绘制。半导体管芯120可以包括衬底、有源电路(例如，rfic)、多个层间介电(ild)层以及金属间介电(imd)层。
66.半导体管芯120的衬底可以由硅形成，但是半导体管芯120的衬底也可以由其他iii族、iv族和/或v族元素形成，诸如硅、锗、镓、砷及其组合。衬底也可以是绝缘体上硅(soi)的形式。soi衬底可以包括在绝缘体层(例如，掩埋氧化物等)之上形成的半导体材料层(例如，硅、锗等)，绝缘体层形成在硅衬底中。此外，可以使用的其他衬底包括多层衬底、梯度衬底、混合取向衬底和/或类似物。
67.在衬底上形成的有源电路可以是适用于特定应用的任何类型的电路装置。根据一个实施例，有源电路可以包括各种n型金属氧化物半导体(nmos)和/或p型金属氧化物半导体(pmos)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、保险丝和/或类似物。有源电路可以被互连来执行一个或多个功能。功能可以包括射频电路、存储器结构、处理结构、传感器、放大器、功率分布、输入/输出电路装置和/或类似物。本领域普通技术人员将理解，提供上述示例仅用于例示目的，并不旨在将各种实施例限制为任何特定应用。
68.在整个描述中，半导体管芯具有有源电路的一侧被备选地称为半导体管芯120的前侧。另一方面，半导体管芯不具有有源电路的一侧被称为半导体管芯120的背侧。
69.应当注意，虽然图12图示了被安装在载体1102上的单个半导体管芯，但是载体1102可以容纳任何数量的半导体管芯。
70.图13图示了根据本公开的各种实施例的、图12中所示的半导体器件在第一介电层被形成在半导体器件之上之后的截面图。在一些实施例中，第一介电层130由合适的介电材料形成，诸如环氧树脂、玻璃纤维(例如，预浸料)、模塑料材料等。在一些实施例中，第一介电层130是模塑料层。模塑料层130可以由环氧基树脂等形成。备选地，模塑料层130可以由包括聚苯并恶唑(pbo)、su-8光敏环氧树脂、薄膜型聚合物材料和/或类似物的光敏材料代替。在整个描述中，第一介电层130可以被备选地称为模塑料层。
71.根据一个实施例，模塑料层130被层压或被涂覆在半导体管芯120之上。具有被层压或被涂覆在半导体管芯120顶部上的模塑料层的一个有利特征是半导体管芯120的有效管芯面积可以被扩展，使得扇出封装件可以基于模塑料层130而形成。
72.图14图示了根据本公开的各种实施例的、图13中所示的半导体器件在载体已被去除并且附加的介电材料已被沉积在半导体管芯之上之后的截面图。图13所示的载体1102可以从半导体器件拆卸。可以采用多种拆卸过程来将半导体器件从载体1102拆卸。多种拆卸过程可以包括化学溶剂、uv曝光、激光脱键过程等。
73.在载体1102已被拆卸之后，附加的介电材料已被沉积在半导体管芯120之上。附加的介电材料类似于第一介电层130的介电材料。附加的介电材料可以使用与上述相同或相似的形成过程而被形成在半导体管芯120的前侧之上。由于在半导体管芯120上沉积更多的介电材料，半导体管芯120被第一介电层130完全覆盖。
74.图15图示了根据本公开的各种实施例的、图14中所示的半导体器件在两个种子层已被形成在第一介电层之上之后的截面图。第一种子层1502形成在第一介电层130的第一表面上。第二种子层1504形成在第一介电层130的第二表面上。种子层1502和1504可以包括合适的导电材料，诸如铜。在一些实施例中，种子层1502和1504使用合适的形成方法(诸如，化学气相沉积(cvd)、物理气相沉积(pvd)等)而形成。
75.图16图示了根据本公开的各种实施例的、图15中所示的半导体器件在两个开口已被形成在第一介电层中之后的截面图。第一开口1602和第二开口1604被形成在第一介电层130中。如图16所示，开口1602和1604从第一种子层1502延伸到半导体管芯120背侧上的导电特征。开口1602和1604可以通过合适的钻孔过程(诸如激光钻孔过程)而被形成。在已形成开口1602和1604之后，导电特征的顶表面被暴露。
76.图17图示了根据本公开的各种实施例的、图16中所示的半导体器件在导电材料已被填充在开口中之后的截面图。导电材料(例如，铜)已填充开口1602和1604(如图17所示)，以形成过孔136和138。此外，导电材料被用于使用合适的形成方法(诸如镀覆)来形成天线层142和144。
77.天线层142和144的形成过程包括：在第一种子层1502之上沉积第一光致抗蚀剂层(如图16所示)；在第一种子层的暴露部分之上镀覆导电材料来形成天线层142和144；去除第一光致抗蚀剂层来暴露在第一光致抗蚀剂层下方的第一种子层；以及在去除第一光致抗蚀剂层之后，应用第一刻蚀过程来去除第一种子层的暴露部分。第一光致抗蚀剂层具有与天线层142和144的形状相匹配的第一预定图案。
78.图18图示了根据本公开的各种实施例的、图17中所示的半导体器件在重分布层已形成之后的截面图。类似于形成图17所示的天线层的过程，两个开口被形成在第一介电层130中和半导体管芯120下方。导电材料(例如，铜)被填充在开口中，以形成过孔132和134。
此外，导电材料被用于使用合适的形成方法(诸如镀覆)来形成重分布层112和114。
79.重分布层112和114的形成过程包括：在第二种子层1504之上沉积第二光致抗蚀剂层(如图16所示)；在第二种子层的暴露部分之上镀覆导电材料来形成重分布层112和114；去除第二光致抗蚀剂层来暴露在第二光致抗蚀剂层下方的第二种子层；以及在去除第二光致抗蚀剂层之后，应用第二刻蚀过程来去除第二种子层的暴露部分。第二光致抗蚀剂层具有第二预定图案，第二预定图案与重布线层112和114的形状匹配。
80.图19图示了根据本公开的各种实施例的、图18中所示的半导体器件在已形成附加介电层之后的截面图。第二介电层140被形成在第一介电层130的上表面之上。在第二介电层140已形成之后，天线层142和144被嵌入在第二介电层140中。在一些实施例中，第二介电层140可以由与第一介电层130的介电材料不同的介电材料形成。例如，第二介电层140可以是阻焊层。备选地，第二介电层140可以由与第一介电层130相同的材料形成。
81.此外，第三介电层110形成在第一介电层130的下表面之上。在第三介电层110已形成之后，重分布层112和114被嵌入在第三介电层110中。在一些在实施例中，第三介电层110可以由合适的聚合物形成，诸如聚苯并恶唑(pbo)、聚酰亚胺、苯并环丁烯(bcb)、它们的任意组合等。在备选实施例中，第三介电层110可以由合适的基于氮化物的材料形成，诸如氮化硅。此外，其他合适的介电材料(诸如氧化硅、磷硅玻璃(psg)、硼硅玻璃(bsg)、掺硼磷硅玻璃(bpsg))也可以被用于形成第三介电层110。
82.介电层110和140可以通过合适的沉积过程而形成，沉积过程诸如是旋涂、层压、cvd、pvd等。重分布层112、114和第三介电层110可以被统称为重分布结构。
83.应注意，虽然图19示出了重分布结构包括一个介电层和一个导电金属线层，但是重分布结构可以包括被形成在多个介电层中的多个导电特征(例如，导电金属线和过孔)层。
84.图20图示了根据本公开的各种实施例的、图19中所示的半导体器件在形成多个输入/输出连接器之后的截面图。输入/输出连接器102延伸到第三介电层110中。输入/输出连接器102与重分布层112和114机械并且电耦合。在一些实施例中，输入/输出连接器102是诸如受控塌陷(collapse)芯片连接(c4)凸块的导电凸块。c4凸块包括合适的导电材料，诸如锡。在备选实施例中，输入/输出连接器102可以被实现为焊料凸块。
85.图20中所示的aip器件的一个有利特征是至少一个输入/输出连接器横向位于半导体管芯120的两个侧壁之间。在常规的aip器件中，天线馈送结构沿半导体管芯的前侧布线。为了防止输入/输出连接器干扰天线馈送结构，输入/输出连接器不可以被放置在半导体管芯下方。换言之，输入/输出连接器不可以被放置在半导体管芯的两个侧壁之间。在本公开中，天线馈送结构沿着半导体管芯120的背侧布线。由于具有该天线馈送结构布置，输入/输出连接器102可以被放置在半导体管芯120的两个侧壁之间。
86.图21图示了根据本公开的各种实施例的、用于制造图2中所示的aip器件的方法的流程图。图21所示的流程图仅为示例，不应过度限制权利要求的范围。本领域的普通技术人员将认识到许多变化、备选和修改。例如，图21中所示的各个步骤可以被添加、删除、替换、重新布置和重复。
87.在步骤2102处，过孔被形成在半导体管芯中。半导体管芯包括多个射频电路和多个过孔。半导体管芯还包括在半导体管芯的前侧上形成的多个输入/输出焊盘。多个导电特
征被形成在半导体管芯的背侧上。导电特征借助被形成在半导体管芯中的过孔而被电耦合到多个射频电路。
88.在步骤2104处，第一介电层被沉积在半导体管芯的背侧之上。第一介电层是模塑料层。半导体管芯的背侧被第一介电层完全覆盖。
89.在步骤2106处，第一过孔被形成在第一介电层中。第一过孔的形成包括在第一介电层中形成第一开口并且利用导电材料填充第一开口来形成第一过孔。在一些实施例中，导电材料是铜。
90.在步骤2108处，天线层被形成在第一介电层的第一表面上。天线层通过合适的半导体制造过程(诸如镀覆)而形成。半导体管芯中的过孔、半导体背侧上的导电特征以及第一介电层中的第一过孔形成天线馈送结构。天线馈送结构被配置为将多个射频电路耦合到天线层。
91.虽然已详细描述了本公开的实施例及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以在本文中进行各种改变、替换和变更。
92.此外，本技术的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。作为本领域普通技术人员将容易地从本公开的公开内容中理解，目前存在的或以后将开发的、执行与本文中描述的对应实施例基本相同的功能或者实现基本相同的结果的过程、机器、制造、物质组成、手段、方法或步骤可以根据本公开来使用。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、手段、方法或步骤包括在其范围内。